Documente Academic
Documente Profesional
Documente Cultură
Roteiro
200
300
0 a 2,56
0 a 1,7
400
0 a 1,28
600
0 a 0,85
800
0 a 0,64
1200
0 a 0,42
1600
0 a 0,32
2400
0 a 0,21
3200
0 a 0,16
4
Mdidas estticas:
O pior caso negativo do DNL de -0.33 LSB e o pior caso positivo foi
de 1 LSB.
O INL teve o seu pior caso negativo de -0.67 LSB e o pior caso
positivo de 0.88 LSB
(a)
(b)
Figura 4 Erro diferencial de no-linearidade (DNL) (a) e integral de no-linearidade (INL) (b)
para a resoluo de 8 bits
8
Concluso
A variao da faixa de entrada do ADC Multi-Rampa, com a
alterao da capacitncia de entrada foi a tcnica usada, e
as simulaes das diferentes faixas de entrada do conversor
proposto mostraram-se satisfatrias, e garante a faixa do
sinal de medio sem perdas.
15
Referncias
[1] BEZERRA, T. B.; NUNES, R. O.;
CATUNDA, S. Y. C.; PETRAGLIA, A.; e
FREIRE, R. C. S., Transistor Level Design of a
Switched Capacitor Integrating ADC with
Programmable Input Range and Resolution, in
Iberchip XVIII Workshop 2012.
[2] Delta-sigma data converters: theory, design,
and simulation / edited by Steven R. Norworthy,
Richard Schreier Gabor C. Temes; IEEE Circuits &
Systems Society.
16