CARLOS ANDRS BUITRAGO FORERO

JOS ALFREDO CRUZ JIMNEZ

UNIVERSIDAD PEDAGGICA Y TECNOLGICA Y

TECNOLGICA DE COLOMBIA
ELECTRNICA DIGITAL II
Ing. JOSIE ESTEBAN RODRGUEZ CONDA

TEMAS
ARQUITECTURAS RISC Y
ARQUITECTURAS CISC
ARQUITECTURAS HARVARD Y
ARQUITECTURAS VON NEWMANN

CISC Complex Instruction Set Computer

RISC Reduced Instruction Set Computer
Los procesadores se agrupan hoy en dos familias, la ms antigua y comn de las
cuales es la "CISC": Computadoras con un conjunto de instrucciones complejo.
Esto corresponde a procesadores que son capaces de ejecutar un gran nmero de
instrucciones pre-definidas en lenguaje de mquina (del orden del centenar).
Desde hace unos aos se fabrican y utilizan en algunas mquinas procesadores
"RISC: Computadoras con un conjunto de instrucciones reducido. Esto permite
una ejecucin ms rpida de las instrucciones pero requiere compiladores ms
complejos. Se obtiene una ganancia en velocidad por el hecho que el RISC domina
instrucciones muy frecuentes mientras son operaciones menos frecuentes las que
deben descomponerse.

ARQUITECTURAS RISC Y
ARQUITECTURAS CISC

ARQUITECTURAS CISC
(Computadoras con un conjunto de instrucciones complejo)
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy
amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros
internos.
La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas
CISC. La microprogramacin significa que cada instruccin de mquina es interpretada por un
microprograma localizado en una memoria en el circuito integrado del procesador.
Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la
mayora de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas
instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas microinstrucciones.
Para realizar una sola instruccin un chip CISC requiere de cuatro a diez ciclos de reloj.

OBJETIVO Y CARACTERSTICAS DE LA
ARQUITECTURA CISC
AMPLIO Y VERSTIL: Se dice que el objetivo de la arquitectura de los microprocesadores CISC es
ejecutar tareas de procesamiento en el menor nmero de lneas de cdigo como sea posible.
Gran cantidad de instrucciones.
Instrucciones complejas.
Gran cantidad de modos de direccionamiento.
Soporta gran cantidad de tipos de datos.
Implementacin de instrucciones de alto nivel lo ms directamente posible.
Reduccin del tiempo de ejecucin de instrucciones complejas por medio de implementacin directa en
hardware.
Compatibilidad con miembros anteriores de la familia.
Microarquitectura ms compleja.

VENTAJAS DE LA ARQUITECTURA CISC:

Reduce la dificultad de crear compiladores.
Permite reducir el costo total del sistema.
Reduce los costos de creacin de software.
Mejora la compactacin de cdigo.
Facilita la depuracin de errores.

DESVENTAJAS DE LA ARQUITECTURA CISC:

Poco uso de las instrucciones y direccionamientos complejos.
Poco aprovechamiento de parte de los compiladores: no es fcil encontrar
la mejor instruccin para ejecutar una tarea.
Baja densidad de cdigo.
Accesos a memoria disminuyen velocidad de ejecucin.

MICROPROCESADORES BASADOS EN LA
TECNOLOGA CISC:

Intel8086, 8088, 80286, 80386, 80486.

Motorola 68000, 68010, 68020, 68030, 6840.

ARQUITECTURAS RISC:
(Computadoras con un conjunto de instrucciones reducido)
Con una determinada arquitectura de base, la ejecucin de programas compilados
directamente con microinstrucciones y residentes en memoria externa al circuito
integrado resultaban ser mas eficientes, gracias a que el tiempo de acceso de las
memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado.
Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden
implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la
necesidad de decodificar instrucciones complejas.
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de
diseo ms cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la
aplicacin de las ms recientes tecnologas de semiconductores. Por ello, los
procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del
sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de

Caractersticas
Incrementar el tamao del conjunto de registros.
Mayor velocidad en la ejecucin de instrucciones.
Implementar medidas para aumentar el paralelismo interno.
Aadir cachs enormes.
Aadir otras funcionalidades, como E/S y relojes para minicontroladores.
Construir los chips en lneas de produccin antiguas que de otra manera no
seran utilizables.
No ampliar las funcionalidades, y por lo tanto ofrecer el chip para aplicaciones
de bajo consumo de energa o de tamao limitado.

OBJETIVO Y CARACTERSTICAS DE LA
ARQUITECTURA RISC
IMPLEMENTAR EL CASO FRECUENTE PARA EJECUCIN RPIDA: El
objetivo de disear mquinas con esta arquitectura es posibilitar la
segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los
accesos a memoria.
Conjunto de instrucciones reducido y simple.
Conjunto de instrucciones ortogonal (slo una instruccin para cada funcin).
Pocos modos simples de direccionamiento.
Pocos tipos de datos soportados.
Gran nmero de registros de propsito general.

VENTAJAS DE LA ARQUITECTURA RISC:

Microarquitectura ms simple.
Instrucciones ms cortas, menos tiempo de acceso a memoria.
Compiladores ms sencillos y eficientes.
La CPU trabaja mas rpido al utilizar menos ciclos de reloj para ejecutar
instrucciones.
Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a
diferencia de CISC, RISC conserva despus de realizar sus operaciones en
memoria los dos operandos y su resultado, reduciendo la ejecucin de nuevas
operaciones.
Cada instruccin puede ser ejecutada en un solo ciclo del CPU.

DESVENTAJAS DE LA ARQUITECTURA RISC:

Mayor nmero de lneas de cdigo para una funcin.
Compatibilidad con arquitecturas antiguas es ms difcil de mantener.
Tienen un mercado de software menos difundido que la tecnologa Cisc.

MICROPROCESADORES BASADOS EN LA
TECNOLOGA RISC:
MIPS, Millions Instruction Per Second.
PA-RISC, Hewlett Packard.
SPARC, Scalable Processor Architecture, Sun Microsystems.
POWER PC, Apple, Motorola e IBM.

CISC vs RISC
Con tecnologas de semiconductores comparables e igual frecuencia de reloj, un procesador
RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un
CISC, pero su estructura de hardware es tan simple, que se puede realizar en una fraccin de
la superficie ocupada por el circuito integrado de un procesador CISC, lo cual se aprovecha con
frecuencia para ubicar en el mismo, funciones adicionales.
Esto hace suponer que RISC reemplazar al CISC, pero la respuesta a esta cuestin no es tan
simple ya que para aplicar una determinada arquitectura de microprocesador son decisivas las
condiciones de realizacin tcnica y sobre todo la rentabilidad, incluyendo los costos de
software.
Hay quienes consideran que en breve los microprocesadores RISC sustituirn a los CISC, pero
existe el hecho que los microprocesadores CISC tienen un mercado de software muy difundido .

CISC vs RISC
Hoy en da los RISC obtienen mas prestaciones, es decir, son mas potentes y rpidos que los CISC, sin
embargo, el mercado se ha decantado por la tecnologa CISC en cuanto a volumen de ventas.
Si bien el campo de aplicaciones de las arquitecturas RISC de alta capacidad crece con fuerza, esto no
equivale al fin de otras arquitecturas de procesadores y controladores acreditadas que tambin seguirn
perfeccionndose, lo que si resulta dudoso es la creacin de familias CISC completamente nuevas.
CISC tiene un coste "razonable", que es alcanzado a nivel de usuario, lo que no ocurre con los RISC,
que tienen un coste elevado, por esto mismo esta tecnologa ha sido enfocada a ventas a nivel
de empresa y equipos de gama alta.
Las decisiones en el mercado las toman los usuarios, y aqu, el software o la aplicacin concreta juega
un papel mucho ms importante que las diferencias entre las estructuras que son inapreciables para el
usuario final.

CISC vs RISC

ARQUITECTURAS HARVARD Y
ARQUITECTURAS VON NEWMANN
Relacin al uso y distribucin de la memoria

ARQUITECTURA VON NEWMANN

JohnvonNeumann, (28 de diciembre de 1903 - 8 de febrero de 1957) fue uno de los ms
grandes matemticos del siglo XX.
Hngaro-estadounidense que realiz contribuciones importantes en fsica cuntica, anlisis
funcional, teora de conjuntos, ciencias de la computacin, economa, anlisis numrico,
ciberntica, estadstica y muchos otros campos de la matemtica.
Tradicionalmente los sistemas con microprocesadores se basan en esta arquitectura, en la
cual la unidad central de proceso (CPU), est conectada a una memoria principal nica (casi
siempre slo RAM) donde se guardan las instrucciones del programa y los datos. A dicha
memoria se accede a travs de un sistema de buses nico (control, direcciones y datos).

ARQUITECTURA VON NEWMANN

En un sistema con arquitectura Von Neumann el tamao de la unidad de
datos o instrucciones est fijado por el ancho del bus que comunica la
memoria con la CPU. As un microprocesador de 8 bits con un bus de 8 bits,
tendr que manejar datos e instrucciones de una o ms unidades de 8 bits
(bytes) de longitud. Si tiene que acceder a una instruccin o dato de ms de
un byte de longitud, tendr que realizar ms de un acceso a la memoria.
El tener un nico bus hace que el microprocesador sea ms lento en su
respuesta, ya que no puede buscar en memoria una nueva instruccin
mientras no finalicen las transferencias de datos de la instruccin anterior.

1)Obtiene la siguiente instruccin desde la memoria en la direccin indicada por el contador de

programa y la guarda en el registro de instruccin.
2) Aumenta el contador de programa en la longitud de la instruccin para apuntar a la siguiente.
3) Descodifica la instruccin mediante la unidad de control. sta se encarga de coordinar el
resto de componentes del ordenador para realizar una funcin determinada.
4)Se ejecuta la instruccin. sta puede cambiar el valor del contador del programa,
permitiendo as operaciones repetitivas.
5) Regresa al paso N

Principales limitaciones:
La limitacin de la longitud de las instrucciones por el bus de datos,
que hace que el microprocesador tenga que realizar varios accesos
a memoria para buscar instrucciones complejas.
La limitacin de la velocidad de operacin a causa del bus nico
para datos e instrucciones que no deja acceder simultneamente a
unos y otras, lo cual impide superponer ambos tiempos de acceso.

ARQUITECTURA HARVARD
El trmino proviene de la computadora Harvard Mark I, que almacenaba las instrucciones
en cintas perforadas y los datos en interruptores.
Este modelo, que utilizan los Microcontroladores PIC, tiene la unidad central de proceso
(CPU) conectada a dos memorias (una con las instrucciones y otra con los datos) por
medio de dos buses diferentes. Una de las memorias contiene solamente las instrucciones
del programa (Memoria de Programa), y la otra slo almacena datos (Memoria de Datos).
Ambos buses son totalmente independientes lo que permite que la CPU pueda acceder de
forma independiente y simultnea a la memoria de datos y a la de instrucciones. Como los
buses son independientes estos pueden tener distintos contenidos en la misma direccin y
tambin distinta longitud. Tambin la longitud de los datos y las instrucciones puede ser
distinta, lo que optimiza el uso de la memoria en general.

Esta arquitectura ofrece la posibilidad de poder acceder a una sola instruccin

en un ciclo de reloj. Mientras la memoria de programa es accedida la memoria
de datos esta en un bus independiente y puede ser leda y escrita. Esta
separacin de buses permite que una instruccin sea ejecutada mientras la
siguiente es extrada.

VENTAJAS
El tamao de las instrucciones no esta relacionado con el de los
datos, y por lo tanto puede ser optimizado para que cualquier
instruccin ocupe una sola posicin de memoria de programa,
logrando as mayor velocidad y menor longitud de programa.
El tiempo de acceso a las instrucciones puede superponerse
con el de los datos, logrando una mayor velocidad en cada
operacin.

Hoy en da la gran mayora de los equipos son construidos con la arquitectura Von
Newmann debido a las capacidades del diseo, como la implementacin y operacin de un
programa en vez de dos, aunque puede ser ms lenta para determinadas tareas, es ms
flexible y permite ms conceptos como la programacin libre, procesador de textos, etc

REFERENCIAS:
Tanembaum, Andrew S. (1992) Organizacin de Computadoras. Un Enfoque Estructurado Ed.
Prentice Hall.
Rolf Jurgen B. Del CISC al RISC: Aumento explosivo de la potencia en los microprocesadores
Revista Siemens Ao 51 Enero/Marzo 1991. Siemens Aktiengesellschaft. Munich, RFA.
Hernndez, Luis. RISCOCISC? PC/TIPS BYTE. Ao 5 No. 50 Marzo de 1992.
Abrams, Marshall D. (1973). Computer Hardware and Software. Madrid. Addison-Wesley
Coello, Carlos A. (2003). Breve Historia de la computacin y Sus Pioneros. Coleccin . Seccin de Obras
de Ciencia y Tecnologa
Tremblay Paul.J. (1982) Introduccin a la ciencia de las computadoras. Mxico. McGraw-Hill.

GRACIAS !