Diseño Digital Cmos90oji

DISEO DIGITAL CMOS
EL TRANSISTOR nMOS
Ing. JULIO GONZALEZ PRADO
El transistor nMOS
Elctricamente,
un transistor nMOS es
un dispositivo de 4 terminales que
permite controlar por voltaje la corriente
que circula por el canal.
Los portadores de carga de la corriente
son los electrones.
Partes del nMOS

SUSTRATO
(B): tpicamente no se tiene

en cuenta porque generalmente esta
conectado a GND.
PUERTA (G): es un terminal de control
que regula la corriente del canal.
Partes del nMOS

FUENTE
(S) y DRENADOR (D): son los

terminales de origen y destino de los
portadores de carga (electrones).
Fsicamente son equivalentes, su nombre
depende del sentido de la corriente.
FUENTE: origen del flujo de electrones,
llegada de la corriente.
DESTINO: destino del flujo de electrones,
origen de la corriente.
Transistor nMOS
G
S
B
El transistor nMOS
Conceptualmente
su
comportamiento
es:
Si existe una diferencia de potencial
positivo suficiente entre Puerta y
Sustrato se induce un canal conductor
de tipo n entre Drenador y Fuente.
VGB > 0 Se induce canal.
El transistor nMOS
Si
existe una diferencia de potencial

entre Drenador y Fuente y existe canal,
la corriente circula a travs del mismo
(transmite electrones).
VDS > 0 Circula corriente por el canal.
EL TRANSISTOR pMOS
El transistor pMOS
Elctricamente,
un transistor pMOS es
un dispositivo de 4 terminales que
tambin permite controlar por voltaje la
corriente que circula por el canal.
Los portadores de carga son los
huecos.
Partes del pMOS

SUSTRATO
(B): tpicamente no se tiene

en cuenta porque esta conectado a
FUENTE.
PUERTA (G): es un terminal de control
que regula la corriente que circula por el
canal
Partes de pMOS
FUENTE
(S) y DRENADOR (D): son los

terminales de origen y destino de los
portadores de carga ( huecos).
Fsicamente son equivalentes
y su
nombre depende del sentido de la
corriente.
Transistor pMOS
G
Transistor pMOS
Conceptualmente
su
comportamiento
es:
Si existe una diferencia de potencial
negativo suficiente entre Puerta y
Sustrato, se induce un canal conductor
de tipo p entre Drenador y Fuente.
VGB < 0 Se induce canal.
Transistor pMOS
Si
existe una tensin negativa entre

Drenador y Fuente, y existe canal, la
corriente circula a travs del mismo.
VDS < 0 Circula corriente.
PUERTAS DE PASO
PUERTAS DE PASO
Comportamiento
de Transistores nMOS:
Se considera al transistor MOS como
INTERRUPTORES.
CONSIDERACIONES:
1
lgico: voltaje comprendido entre 1.5

V y 15 V. Se representa por Vdd PWR.
0 lgico: voltaje de 0 V, representado
por Vss GND.
Por convenio, la corriente circula de Vdd
a Vss en sentido contrario del flujo de
electrones.
CONSIDERACIONES
La
definicin de la seal (0 1) en un
punto se define como la capacidad de
este punto de conducir corriente:
mayor definicin = mayor capacidad.
Vdd es fuente de 1 definidos.
Vss es fuente de 0 definidos.
COMPORTAMIENTO DE UN
TRANSISTOR nMOS
Si
G = 0: Fuente y Drenador se aslan,

el transistor NO conduce. VG = VB
Si
G = 1: Fuente y Drenador se unen

por el canal. El transistor conduce.
* transmite los 0 sin distorsionar.
* transmite los 1 distorsionados.
transmite ceros definidos.
PUERTA DE PASO nMOS

1
X
X
Y
0
X
X
PUERTA DE PASO nMOS

1
1
distorsionado
definido
0
COMPORTAMIENTO DE UN
TRANSISTOR pMOS
Si
G = 1, Fuente y Drenador se aslan,

el transistor NO CONDUCE. VG = VB
Si
G = 0, Fuente y Drenador se unen

mediante el canal, el transistor conduce.
* transmite sin distorsionar los 1
* transmite distorsionados los 0
transmite UNOS definidos.
PUERTA DE PASO pMOS

0
X
X
Y
1
X
X
PUERTA DE PASO pMOS

0
distorsionado
1
definido
PUERTAS DE PASO CMOS

Los
transistores MOS funcionando

separado como puertas de paso
imperfectos pero complementarios:
nMOS transmite sin distorsin
cuando G = 1.
pMOS transmite sin distorsin
cuando G = 0.
por
son
0
1
PUERTAS DE PASO CMOS

Una
combinacin en paralelo de un
transistor nMOS y otro pMOS con
valores de puerta opuestos ser una
PUERTA DE PASO ( interruptor)
perfecta.
PUERTA DE PASO CMOS
Y=X
PUERTA DE PASO CMOS

Si
S = 0 ningn transistor conduce y la

salida se asla (Z).
Si S = 1 ambos transistores conducen
y la salida sigue a la entrada.
* Cuando hay un 0, el transistor nMOS
lo transmite.
* Cuando hay un 1 , el transistor pMOS
lo transmite.
EL INVERSOR CMOS
ESTATICO
INVERSOR CMOS ESTATICO

OBSERVACIONES:
Las
funciones lgicas generan a la

salida valores diferentes que los
presentes en la entrada.
Usando Drenador y Fuente como
entrada y salida solo conseguimos
pasar una seal.

Para
transformarlas es necesario usar la

Puerta del transistor como entrada:
Para nMOS, un terminal ser la salida y
el
otro
estar
conectado
permanentemente a Vss (GND), porque
el transistor nMOS solo transmite 0 sin
degradar.

Y

Para
pMOS, un terminal ser la salida y

el
otro
estar
conectado
permanentemente a Vdd (Fuente), ya
que el transistor pMOS solo transmite
los 1 sin degradar.

Vdd
Qu pasa cuando se unen las

entradas y salidas de ambos?
Y=

El
inversor
CMOS
(MOS
complementario) esta formado por un
transistor pMOS en serie con un
transistor nMOS con sus Puertas
unidas:
La entrada del inversor es la puerta
comn y la salida, el punto de unin de
los transistores.

El
transistor pMOS se llama transistor

de pull up , tiene un terminal conectado
a Vdd y es el encargado de poner la
salida a 1 cuando conduce (cuando la
entrada vale 0)

El
transistor nMOS se llama transistor

de pull down , tiene un terminal
conectado a Vss y es el encargado de
poner la salida a 0 cuando conduce
(cuando la entrada vale 1).
CIRCUITOS
COMBINACIONALES BASICOS
CIRCUITOS COMBINACIONALES
BASICOS
Todo
circuito combinacional CMOS

esttico se basa en la conexin de dos
rboles duales con entrada comunes y
salida
comn,
que
en
estado
estacionario
no
conducen
simultneamente.
BASICOS
ARBOL
DE PULL UP: formado

nicamente por transistores pMOS, que
conectan condicionalmente (en funcin
de las entradas) la salida a Vdd.
ARBOL DE PULL DOWN: formado
nicamente por transistores nMOS, que
conectan condicionalmente (en funcin
de las entradas) la salida a Vss.
BASICOS
Vdd
Arbol de
pull up
x
F(x)
Arbol de
pull down
REGLAS DE DISEO
Los
transistores se usan como

interruptores (controlados por Puerta).
Los rboles se construyen conectando
en serie en paralelo grupos de
transistores del mismo tipo.
REGLAS DE DISEO
Es
condicin suficiente aunque no

necesaria que las estructuras de
transistores de los rboles sean duales.
Por ejemplo: Si en el rbol de pull up los
transistores estn en serie, en el de pull
down estarn en paralelo.
REGLAS DE DISEO
Se
implementa con lgica inversora, es

decir,
Las funciones inversas se implementan
directamente,
Las funciones directas requieren de un
inversor adicional.
CIRCUITOS
COMBINACIONALES
GENERALES
METODOLOGIA PARTIENDO DE
UNA EXPRESION DE
CONMUTACION
Para implementar el rbol de Pull Up se

trabaja con la funcin sin complementar:
Manipular
la funcin para que solo

dependa de variables complementadas.
Cada termino producto se disea
mediante transistores pMOS en serie.
Cara termino suma se disea mediante
transistores pMOS en paralelo.
Para implementar el rbol de Pull Down se

trabaja con la funcin complementada:
Manipular
la funcin para que solo

dependa de variables sin complementar.
Cada termino suma se disea mediante
transistores nMOS en paralelo.
Cada termino producto se disea
mediante transistores nMOS en serie.
Si
no es posible hacer el proceso se

debe hacer una doble inversin de la
funcin e implementar por un lado el
inversor y por otro la funcin invertida
siguiendo el anterior proceso.
CIRCUITOS
COMBINACIONALES
GENERALES
METODOLOGIA PARTIENDO DEL
MAPA DE KARNAUGH
Para implementar el Arbol de Pull

Up:
Se
agrupan los unos

Representar la funcin como una suma
de productos de variables
complementadas.
Proceder como los casos anteriores.
Para implementar el rbol de Pull

Down:
Se
agrupan los ceros.

Representar la funcin como un
producto de sumas de variables sin
complementar.
Proceder como en los casos anteriores.
CIRCUITOS SECUENCIALES
BASICOS
LATCHES
Biestable disparado por nivel (latch)

Es
un dispositivo de tres terminales

capaz de almacenar 1 bit de informacin
bajo el control de una seal de control.
D: entrada de datos
CLK: entrada de reloj
Q: salida de datos
LATCH
D
CLK
Su comportamiento es el
siguiente:
Si CLK es =1, transmite la entrada a la salida
D
Si clk es 0, la salida permanece estable

al ultimo valor cuando clk vala 1:
D
BIESTABLE DISPARADO POR

FLANCO
FLIP FLOP
FLIP FLOP
El
comportamiento de un biestable tipo

D disparado por flanco de subida (flip
flop) es similar al latch con la diferencia
de que solo muestrea la entrada durante
el intervalo en que cambia la seal de
reloj de 0 a 1.
Se disea componiendo dos latches en
serie: maestro - esclavo
FLIP FLOP
CLK
CLK = 0
CLK = 1
Lgica CMOS esttica
CARACTERISTICAS
Excepto
durante transitorios, toda salida

de una puerta esta conectada a Vdd
Vss a travs de un camino de baja
resistencia, luego las salidas no se
degradan.
Excepto durante transitorios, no existe un
camino directo entre Vdd y Vss, luego el
consumo esttico es prcticamente nulo.
CARACTERISTICAS
Excepto
durante transitorios, toda salida

de una puerta tiene el valor de la funcin
de conmutacin que implemente.
Una puerta de N entradas requiere de
2N transistores.
CARACTERISTICAS
Existe
facilidad de diseo, ya que tiene

que existir una relacin fija de tamao
entre sus componentes.
Baja sensibilidad al ruido y a las
variaciones del proceso
Los tiempos de subida y bajada son
simtricos (bajo los factores de escala
adecuados).
CARACTERISTICAS
El
retardo de propagacin de una puerta

se degrada rpidamente conforme
aumenta el FAN IN de la misma:
Al crecer el numero de transistores,
crece la capacidad global.
Las conexiones en serie retardan la
transicin, ya que las resistencias de
carga/descarga aumentan.
CONFIGURACIONES MOS
BiCMOS
Mejora
la potencia de excitacin de las

puertas CMOS aadiendo un driver
bipolar.
BiCMOS
Arbol de
pull up
F(X)
Arbol de
pull down
pseudo nMOS
Reemplaza
el rbol de Pull Up por un

transistor pMOS que siempre esta en
conduccin.
pseudo nMOS
F(X)
Arbol de
pull
down
CMOS dinmico
Existe
una seal de reloj, , que divide

el ciclo de operacin de la puerta en dos
fases:
PRECARGA: ( = 0) la salida se carga
incondicionalmente a 1.
EVALUACION: ( = 1), en funcin de
las entradas la salida eventualmente se
descarga a 0
CMOS dinmico
F(x)
X
Arbol de
Pull
Down
CMOS domin
Para
no solapar la activacin de los

transistores de precarga y evaluacin de
etapas encadenadas, se incorpora un
inversor CMOS a la salida.
CMOS domin
PRECARGA:
( = 0) la entrada del
inversor se carga incondicionalmente a
1 siendo la salida de esta estructura
0.
Todas la etapas lgicas (tipo nMOS)
alimentadas por esta salida estn
cortadas.
CMOS domin
EVALUACION:
( = 1) en funcin de las
entradas, la entrada del inversor pasa
eventualmente a 0 y la salida de la
estructura pasa a 1, permitiendo que
las siguientes etapas evalen.
CMOS domin
F(x)
Arbol de
Pull
Down

Diseño Digital Cmos90oji

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Diseño Digital Cmos90oji

Încărcat de

Drepturi de autor:

Formate disponibile

DISEO DIGITAL CMOS

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Partes del nMOS

(B): tpicamente no se tiene

Ing. JULIO GONZALEZ PRADO

Partes del nMOS

(S) y DRENADOR (D): son los

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

existe una diferencia de potencial

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Partes del pMOS

(B): tpicamente no se tiene

Ing. JULIO GONZALEZ PRADO

(S) y DRENADOR (D): son los

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

existe una tensin negativa entre

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

lgico: voltaje comprendido entre 1.5

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

G = 0: Fuente y Drenador se aslan,

G = 1: Fuente y Drenador se unen

Ing. JULIO GONZALEZ PRADO

PUERTA DE PASO nMOS

Ing. JULIO GONZALEZ PRADO

PUERTA DE PASO nMOS

Ing. JULIO GONZALEZ PRADO

G = 1, Fuente y Drenador se aslan,

G = 0, Fuente y Drenador se unen

PUERTA DE PASO pMOS

Ing. JULIO GONZALEZ PRADO

PUERTA DE PASO pMOS

Ing. JULIO GONZALEZ PRADO

PUERTAS DE PASO CMOS

transistores MOS funcionando

Ing. JULIO GONZALEZ PRADO

PUERTAS DE PASO CMOS

Ing. JULIO GONZALEZ PRADO

PUERTA DE PASO CMOS

Ing. JULIO GONZALEZ PRADO

PUERTA DE PASO CMOS

S = 0 ningn transistor conduce y la

Ing. JULIO GONZALEZ PRADO

INVERSOR CMOS ESTATICO

funciones lgicas generan a la

Ing. JULIO GONZALEZ PRADO

INVERSOR CMOS ESTATICO

transformarlas es necesario usar la

Ing. JULIO GONZALEZ PRADO

INVERSOR CMOS ESTATICO

Ing. JULIO GONZALEZ PRADO

INVERSOR CMOS ESTATICO

pMOS, un terminal ser la salida y

Ing. JULIO GONZALEZ PRADO

INVERSOR CMOS ESTATICO

Ing. JULIO GONZALEZ PRADO