Faculdade Joaquim Nabuco

Disciplina:

Hardware Aplicado a
Professor:
Redes
Sabino Rogrio da Silva
Alunos:
Antunes
Alcis Manoel
Bruno Germano
Kylson Estellfran
Turma:

Redes de Computadores, 2
Perodo, Noite.
Maro, 2015

ARQUITETURAS RISC e
CISC
RISC: Reduced Instruction Set Computer ou
Computador com um Conjunto Reduzido de
Instrues.
CISC: Commplex Instruction Set Computer,
ou
Computador com um Conjunto Complexo de
Instrues.

ARQUITETURA RISC
Os projetos de Arquitetura Risc
comeam a se desenvolver na
dcada de 70 no sculo XX. E a sua
proposta inicial foi ento implementar
todo um conjunto de instrues em
um nico chip. Visava maior rapidez
de processamento e reduo de
custos.
Andrew Tanenbaum conseguiu
demonstrar que os processadores
tiveram muitas vezes tamanhos
desproporcionais
imediatos.
Por
exemplo, ele mostrou que 98% de
todas as constantes em um programa

ARQUITETURA RISC
Uma vez que muitos programas do mundo real
passam a maior parte do seu tempo executando
operaes
simples,
alguns
pesquisadores
decidiram concentrar em fazer as operaes o
mais rpido possvel. A velocidade do clock de
uma CPU limitado pelo tempo que leva para
executar a mais lenta sub-operao de qualquer
instruo, diminuindo o tempo de ciclo que,
muitas vezes acelera a execuo de outras
instrues. O foco na "instrues reduzida"
levou ao resultando mquina que est sendo
chamado de "computador conjunto reduzido de
instrues" (RISC). O objetivo era fazer instrues

Principais Caractersticas da RISC

1.
2.
3.
4.
5.

Controle por hardware;

Intrues ocorrem dentro do Processador;
Pequeno conjunto de instrues;
Todas as instrues tm tamanho fixo;
Execuo otimizada de chamada de funes (Call /
Return);
6. Pouqussimos modos de endereamento;
7. Uso intenso de pipeline;
8. Execuo rpida de cada instruo (uma por ciclo do
relgio);
9. Conseguem realizar grande volume de instrues por
segundo (MIPS);
10.Para instrues de ponto flutuante elas necessitam de
Hardwares especiais;
11.Tem mltiplos conjuntos de registradores que
contribuem para um maior desempenho;
12.Alguns programas criados em linguagem de alto nvel
precisam de uma library ;

RISC e PIPELINE
uma tcnica que permite a CPU realizar busca
de uma ou mais instrues alm da prxima
executada. Essa so colocadas em fila de uma
memria onde aguardaro o momento para serem
executadas.
Possibilita a execuo de uma instruo para cada
ciclo.
Dependncias
podem ser endereadas
Estgiosde
dodados
Pipeline:
reordenando
as
instrues
quando
possvel
(compilador).fetch (Ciclo de InstruesInstruction
busca);
Instruction decode (Decodificao de
Instrues);
Operand fetch (Busca o Operando);
Execution (Executa a Operao);
Write back (H o armazenamento).

Por que o RISC mais Rpido?

1. Tem mais espao no CHIP = Performance
acelerada;
2. Maior facilidade de otimizao;
3. Simplifica a traduo de linguagem de alto nvel,
etc. Alguns Recursos do RISC:
1. Arquitetura carga/armazenamento;
2. Codificao de tamanho fixo;
3. Decodificao de hardware;
4. Grande conjunto de Registradores.

ARQUITETURA CISC
Durante grande parte da histria dos computadores
pessoais o modelo predominante dos microcomputadores
tem sido da Intel. O primeiro processador da IBM PC foi o
Intel 80088. As geraes seguintes foram da famlia 80X86,
80286, 80386, 80486.
A partir do 80586 Intel comeou a ter concorrentes como
AMD, CYRIX e TEXAS INSTRUMENTS .

Surgiu devido necessidade de aumento de

desempenho e simplificao dos compiladores devido ao
surgimento de linguagens de programao de alto nvel.

ARQUITETURA CISC
O padro de arquitetura CISC, utiliza-se de comando
com grande nmeros de pequenas instrues para
executar uma simples operao. capaz de executar vrias
instrues complexas.
Dispunham de um nmero menor de registros, e
consequentemente, uma organizao diferente que
suportasse diversos mecanismos de memria de forma
eficiente. Uma das conseqncias do fato da arquitetura
CISC dispor de um menor nmero de registros a alocao
das variveis escalares, em regra, a posies de memria,
enquanto que nas arquiteturas.

Principais Caractersticas da
arquitetura CISC
1. Em processadores CISC, uma instruo de alto nvel
seria traduzida em apenas uma instruo de mquina;
2. A arquitetura CISC possui gravado no processador um
micro cdigo;
* Uma tendncia do incio dos anos 80 era ampliar o micro
cdigo porm, vrios pesquisadores vem analisando
que instrues complexas dificilmente so utilizadas
com frequncia;
3. Facilita a programao em linguagem de mquina;
4. Instrues devem ser decodificadas dentro da unidade
de controle e quebradas em vrias outras instrues
menores;
5. Instrues complexas tornam o cdigo mais complicado
e dificulta o desempenho de Pipeline;

Principais Caractersticas da
arquitetura CISC
6. Outra promessa da arquitetura CISC deixar o
cdigo fonte menor e mais rpido;
7. Menor consumo de memria;
-. Na prtica isso nem sempre ocorre, j que depois de
compilado, os programas tendem a ter um grande
nmero de instrues de mquina;
8. Mais rpido so mais eficientes;
- Para deixar o conjunto de instrues mais rico, a
unidade de controle deve ser mais elaborada,
consumindo maior processamento na decodificao
da instruo;

RISC x CISC

Imagem III
II --Comparativo
Comparativo
RISC x CISC

Imagem I - Comparativo

RISC x CISC
ARQUITETURA

CISC

RISC

Implementao de
Controle

Micro
programao

Hardware

Comprimento das
instrues

Varivel

fixo

Numero de registradores

Baixo (4 bits a 16
bits)

Alto (32 bits a 128

bits)

Numero de instrues

Alto (mais de 100)

Mdio
(aproximadamente
64)

Execuo de instrues

Baixa
superposio

Alta superposio
(Pipeline)

Alto (4 ou mais)

Baixo (3 ou menos)

Numero de modos de
endereamento

Imagem III
II --Comparativo
Comparativo
RISC x CISC

Imagem I - Comparativo

RISC x CISC

RISC

CISC

Instrues Simples durante 1 ciclo

Instrues complexas durante vrios

ciclos

Apenas LOAD/STORE referncia a

memria

Qualquer instruo pode referenciar a

memria

Alto uso de Pipeline

Baixa uso de Pipeline

Instrues executadas pelo Hardware

Instrues interpretadas pelo Micro

programa (Micro programao)

Instrues com formato fixo

Instrues de vrios formatos

Poucas Instrues e modo de

endereamentos

Muitas Instrues e modo de

endereamentos

Mltiplos conjuntos de registradores

Conjunto nico de registradores

A complexidades esta no compilador

A complexidade esta no micro programa

Imagem III
II --Comparativo
Comparativo
RISC x CISC

Imagem I - Comparativo

COMPARAES RISC e CISC

COMPARAES RISC e CISC

COMPARAES RISC e CISC

COMPARAES RISC e CISC

COMPARAES RISC e CISC

Concluso
A RISC com sua simplificao das instrues um
grande mrito e provavelmente continuar a
influenciar futuras arquiteturas; da mesma forma que
a CISC muito importante, sobretudo quando falamos
de processamentos de alta complexidade.
Sendo assim, percebemos que os princpios RISC e
CISC podero viver harmoniosamente em um nico
projeto. As memrias cache maiores (que diminuem a
dependncia dos acessos memria) e uma melhoria
na tecnologia dos compiladores diminuem ainda mais
as diferenas apregoadas entre as mquinas RISC e
CISC, fazendo-as interagir, e melhorando ainda mais a
qualidade dos processadores, beneficiando todos os
usurios de forma geral.

Referncias
APIKI, Steve. Windows em RISC. Byte Brasil, So Paulo, v.3, n.5, p.32-37,
maio 1994.
BUSSMANN, Luis A. S. Arquitetura Interna de Computadores RISC.
Curitiba: PUC-PR, /1994/
TAURION, Cezar. CISC x RISC: benchmarks confundem usurio.
Datanews, So Paulo, v. 16, n. 60 1, p.20-21, jul. 1992.
CISC x RISC: vale a pena discutir? ComputerWorld, So Paulo, v. 1, n. 31,
p. 20, jun. 1993.
CPU Architeture. PC Magazine, v.12, n. 11, p. 144, jun. 1993.
RANGEL, Ricardo. Uma pequena histria dos processadores. Byte Brasil
So Paulo, v.3, n.5, p.78-82, maio 1994.
ZUFFO, Joo Antnia. CISC x RISC. Dados e Idias. v. 11 , n. 10 1 , So
Paulo, p.55-59,
out. 1986.
SERAFIN, Edvaldo. Arquitetura de Computadores, IFSP Capivari, 2013.