Circuitos Secuenciales

Construccin de tablas de la verdad con transiciones.

Profesora: Estudiante:
Zaida Medina Lesvia Lpez
C.I.: 27.505.999
 Dispositivos Sncronos Biestables

Biestable R-S (Latch): Este biestable tiene

dos entradas: S R
R (Reset): permite poner a 0 el estado del S R 1 0 S R
biestable (resetea el estado). Si es un cero indica
que est desactivado y si es un uno estar activado. 0 0 0 0
0 1
S (Set): permite ponerlo a 1 (manda informacin) . 0 1 1 0
Si es un cero indica que est desactivado y si es un
uno estar activado S R
Para construir la tabla de la verdad se debe tomar en 0 1
cuenta el siguiente diagrama de transiciones:
 Construccin de la Tabla
Cuando se va de 0 a 0 y de 1 a 1, el sistema no
debe cambiar por lo que las combinaciones de S R Q(t) Q(t+1)
entradas son S=0 (no hay informacin) y R=0 (el
sistema no se resetea). 0 0 0 0
De 0 a 0 S=0 y R=1, lo cual reinicia el sistema 0 0 1 1
R, S: entradas.
llevndolo nuevamente a cero (estado actual).
0 1 0 0 Q(t): estado actual.
De 1 a 1 S=1 y R=0, lo que causa que se envi Q(t+1): siguiente estado
informacin al sistema por la entrada set y genere 0 1 1 0 : No permitido
un 1 en la salida (estado actual). 1 0 0 1
De 0 a 1, S=1 y R=0.
1 0 1 1
De 1 a 0, S=0 y R=1.
1 1 0
En base a lo anterior la tabla resulta:
1 1 1
 Tabla de transiciones y verdad

Tabla de transicin Tabla de la Verdad

Transicin S R El X representa un S R Q(t+1) Cuando ambas entradas estn

00 0 X dont care que 0 0 Q(t) en cero la respuesta va a ser la
01 1 0 indica que sin 0 1 0 misma que el estado actual
importar si l es un 1 Q(t). En el ltimo caso, el
10 0 1 1 0 1
o 0 la transicin se (no permitido) ya que
11 X 0 dar de igual forma. 1 1 viola la condicin de
complementariedad de las
salidas.