ELETRNICA DIGITAL II

AULA 03: CMOS/ COLETOR E DRENO ABERTO/ TRISTATE

PROFESSORA: EVLYN FERNANDES
EMAIL: evlyn.fernandes@unialfa.com.br
 FAMLIA MOS

MOS (Metal-Oxide-Semiconductor) : estrutura bsica formada por um

eletrodo de metal conectado a uma camada de xido isolante que,
por sua vez, depositada sobre um substrato de silcio.

Os transistores construdos na tcnica MOS so transistores por efeito

de campo (field-effect transistor) chamados de MOSFETs.
Campo eltrico do eletrodo de metal, do lado do xido isolante, tem efeito sobre a
resistncia do substrato.
FAMLIA MOS

Vantagens
Simples (1/3 da complexidade de um TTL)
Baixo custo fabricao
Baixa potncia
Ocupam menos espao no chip
Em geral no usam resistores, diminuindo a rea necessria

Desvantagens
susceptvel a danos causados pela eletricidade esttica
 MOSFET

Smbolo

Sentido da seta indica o tipo de canal

Linha tracejada entre dreno e a fonte: indica que

normalmente no h canal de conduo entre eles.

Espao entre a porta (gate) e os demais terminais indica

que h uma alta resistncia (1010 ) entre a porta e o
canal formado no substrato.
 MOSFET COMO CHAVE

Exemplo canal N
O dreno tem polaridade positiva em relao
fonte
Tenso entre porta e fonte V a de entrada
GS

Usada para controlar a resistncia entre dreno e

fonte
V =0V (ou negativo)
GS

No h canal de conduo
V =5V (1,5 V ou mais)
GS

Positiva em relao fonte

H conduo (diminui a resistncia)

Comuta de resistncia alta pra baixa conforme a tenso na porta comuta de BAIXO para ALTO
 MOSFET COMO CHAVE

Exemplo canal P
Mesma ideia que o de canal N, mas com
polaridade oposta
Dreno conectado em VDD para ter polaridade
negativa em relao fonte
Para polarizar e conduzir, deve ser aplicado uma
tenso negativa que exceda a tenso limiar
Porta em 0V, V =-5V
GS

H canal de conduo
Porta em 5V (em relao GND) - V =0V
GS

No h conduo
 CMOS - COMPLEMENTAR
Porta NAND
Usa uma lgica que une MOSFETS de canal N e canal P

N
V < 1,5 V no conduz
GS

V 1,5 V conduz
GS

P
V > - 1,5 V no conduz
GS

V - 1,5 V conduz
GS
 CMOS
N Porta NAND
V < 1,5 V no conduz
GS

V 1,5 V conduz
GS

P
V > - 1,5 V no conduz
GS

V - 1,5 V conduz
GS

Entrada 0 V liga P e desliga N

Entrada 5 V desliga P e liga N

Se ambas entradas esto em nvel alto: ambos canais N ativos

(baixa resistncia com o terra) sada nvel baixo
TERMOS CIS DE FAMLIAS OU SRIES DIFERENTES

Compatvel pino a pino

Mesma pinagem em relao numerao

Funcionalmente equivalente
Realizam as mesmas funes lgicas

Eletricamente compatveis
Podem ser ligados uns aos outros sem necessidade de precaues
especiais (no necessrio circuito de interface)
FAMLIAS CMOS

Srie 4000/14000
Primeiros da famlia
Consumo baixo. Operam de 3 a 15 V
Lentos se comparados TTL
Baixa corrente de sada
No so eletricamente compatveis com nenhum dispositivo TTL.
74C
compatvel, pino a pino e funo por funo, com os dispositivos TTL de mesmo
nmero.
Performance quase idntica da srie 4000
FAMLIAS CMOS

74HC/74HCT (high speed CMOS)

Alta velocidade se comparada ao 74LS
Capacidade de corrente maior que srie 7400
Compatveis pino a pino com o TTL de mesma numerao
74HCT tambm eletricamente compatvel com o TTL de mesma numerao

74AC/74ACT (CMOS avanado)

Funcionalmente equivalente a diversas sries TTL, mas no so compatveis pino a pino.
74ACT eletricamente compatvel com TTL
Tem melhor imunidade ao rudo que a srie HC
FAMLIAS CMOS

Srie 74AHC/ 74AHCT (avanada de alta velocidade)

Aplicaes de alta velocidade

Baixo consumo
Baixa capacidade de acionamento
So trs vezes mais rpidos que os HC, podendo ser usados
como substitutos diretos a eles
TENSO DE ALIMENTAO/ NVEIS DE TENSO
LGICOS

Srie 4000/14000 e 74C operam com V de 3 a 15 V,

DD

demais sries operam com V padro de 5V.

DD

Os nveis de tenso diferem de uma srie para outra

TENSO DE ALIMENTAO/ NVEIS DE TENSO
LGICOS
DISSIPAO DE POTNCIA

Se no est comutando, a Pd baixa, da ordem de 2,5 nW por porta quando V = DD

5V
No entanto ela depende da frequncia de comutao de estado do circuito.
Cada vez que a sada comuta de BAIXO para ALTO, uma corrente transiente deve ser
fornecida da fonte para as capacitncias de carga. Em geral tm 5 mA e duram de 20
a 30 ns.

de 10 nW para CC, 0,1 mW para 100 kpps e 1 mW para 1 MHZ

Em frequncias altas, pode perder algumas vantagens em relao TTL

DISSIPAO DE POTNCIA

Transientes de corrente em uma porta inversora CMOS

 FAN-OUT
Em geral, o que limita o nmero de portas no a corrente,
mas a capacitncia de carga.

Como consequncia pela configurao de transistores, cria-

se uma capacitncia que torna a mudana de estados na
sada mais lenta

Cada entrada gera 5 pF para GND e cada carga gera

um atraso de 3ns de propagao.

O F-O fica limitado ento ao atraso mximo permitido no

projeto.

Em geral de 50 para frequncias de at 1 MHz

VELOCIDADE COMUTAO E ENTRADAS NO
USADAS
Velocidade de comutao relativamente alta pois a carga
capacitiva carregada por uma resistncia de 1 k (resistncia em
modo ativo)
H uma melhora se V aumenta pois a resistncia do MOSFET
DD

diminui

Entradas por ventura no utilizadas devem ser conectadas a um nvel

de tenso fixo (0 ou 1) ou a alguma outra entrada
So suscetveis eletricidade esttica que podem danificar o circuito
SENSIBILIDADE ELETRICIDADE ESTTICA

A descarga eletrosttica responsvel pela perda de milhes de dlares, devido a danos

causados por ela em equipamentos eletrnicos.

A carga eletrosttica quando aplicada na camada do xido supera sua capacidade de

isolamento, danificando permanentemente o equipamento.

Alguns procedimentos so adotados para evitar esse problema:

deve-se conectar terra o chassi de todos os instrumentos de testes
o operador deve se conectar terra atravs de uma pulseira especial
no deixar desconectada nenhuma entrada de qualquer CI que no esteja sendo utilizada
EXERCCIO VERDADEIRO OU FALSO?

O consumo de potncia aumenta com a frequncia de operao para

componentes CMOS.
Entradas CMOS podem ser mantidas desconectadas.
Componentes TTL so mais indicados para funcionamento em ambientes
com rudo eltrico alto.
A velocidade de comutao de um CMOS aumenta com a frequncia de
operao.
A velocidade de comutao de um CMOS aumenta com o aumento da
tenso de operao.
EXERCCIO VERDADEIRO OU FALSO?

O consumo de potncia aumenta com a frequncia de operao para componentes

CMOS. (V) transientes de corrente
Entradas CMOS podem ser mantidas desconectadas. (F) suscetveis elestrosttica
Componentes TTL so mais indicados para funcionamento em ambientes com rudo
eltrico alto. (F) margem rudo CMOS melhor
A velocidade de comutao de um CMOS aumenta com a frequncia de operao.
(F)
A velocidade de comutao de um CMOS aumenta com o aumento da tenso de
operao. (V) menor resistncia do MOSFET
SADAS COLETOR E DRENO ABERTO
Em algumas situaes as sadas de um dispositivo
devem ser ligadas a sadas de outro dispositivo
atravs de um fio comum, transmitindo informaes
aos vizinhos
Problema: em sadas conflitantes, quem ganha ?
No h como prever!

As sadas CMOS de dispositivos convencionais

NUNCA devem ser conectadas!

As sadas TTL totem-pole NUNCA devem ser

conectadas!
SADAS DE COLETOR E DRENO ABERTO

Para resolver esse problema:

TTL: sadas de coletor aberto
Coletor de Q4 (pull-down) conectado diretamente ao
pino de sada
Acrescenta-se um resistor externo entre VCC e a sada
para operao correta (resistor de pull-up)

CMOS: sadas de dreno aberto

O objetivo da configurao desse CI possibilitar
a implantao da Lgica por Fios (E- wired-AND)
SADAS COLETOR E DRENO ABERTO
Conexo wired-AND

Vrias sadas coletor (ou dreno) aberto conectadas

por um nico fio.
Sada em nvel ALTO devido a Rp.
Se uma ou mais sada for para nvel BAIXO, haver
queda de tenso em Rp, levando a sada a nvel
BAIXO.

Velocidade chaveamento lenta de BAIXO para ALTO

SADAS TRISTATE (TRS ESTADOS)

Configurao para TTL e CMOS

Alta velocidade de configurao da sada pull-up/pull-down e possibilita
ligao da sada em um mesmo fio
Sada nvel ALTO, BAIXO e alta impedncia.
Alta impedncia: transistores pull-up e pull-down desligados
Quando a sada do dispositivo colocada em alta impedncia o circuito no
fornece nem absorve corrente, ou seja, fica com sua sada desconectada
Na prtica, equivale a desconectar a sada do CI do circuito externo em que ela
est conectada.
SADAS TRISTATE (TRS ESTADOS)

OE output enable
No sacrificam velocidade de chaveamento
Sadas tristate conectadas em um nico fio: apenas uma deve ser habilitada por vez!
Esse recurso interessante nos casos em que vrios CIs compartilham o
mesmo barramento, evitando conflito no envio dos dados.
SADAS TRISTATE (TRS ESTADOS)

Vantagem da sada Tri-State: CI com sada em tri-state permitem

que essas sadas possam ser ligadas juntas (em paralelo) sem
comprometer a velocidade de comutao do circuito. Uma sada tri-
state , quando habilitada, funciona como uma sada em totem-poole,
com suas caractersticas de baixa impedncia e alta velocidade de
operao. Porm, quando ligadas em paralelo, apenas uma delas
pode estar habilitada em cada tempo, porque do contrrio, duas
sadas em totem-poole ativas e conectadas juntas podero produzir
correntes de valor alto que podem danificar o circuito