Introducere în știința și ingineria calculatoarelor.

Interfața Hardware - Software

Capitolul 5

Structuri Logice Digitale II

Elemente de memorare
 Memorii

 Circuite logice secvențiale

Elemente de memorare: Bistabilul R-S
The
0
R-S Latch
1 1 0

0 1
1 0

• ieşirea a poate fi setată pe 1 prin •Conversely, the output can be set

setarea temporară a lui S pe 0 şi
menţinerea (îndelungată) a intrării
R pe 1.
•Dacă S este setat pe 1 ieșirea
rămâne în 0.
to 0 by keeping S at 1 and
momentarily setting R to 0.
•When R is set back to 1, the output
stays at 0.

Bistabil R-S: reţine două stări stabile

3-2
Elemente de memorare: Bistabilul de
The R-S Latch
tip D (Delay)
•Reprezintă o extensie a
bistabilului de tip R-S.
•Există două intrări: una de
date – D şi una de validare
a procesului de memorare –
WE (write enable).
•Dacă WE este egal cu 1
atunci ieşirea bistabilului (fie
aceasta Q) este setată la
valoarea D.
•Ieşirea rămâne la valoarea
setată până la o nouă
setare a semnalului WE pe
1 (când la ieşire va fi noua
valoare a lui D).

3-3
Figura 4.5. Bistabil de tip D – cronogramă
 Regiștrii
Registru paralel – cu rol de încărcare
Registrul paralel (de
stocare / tampon) este
format din n bistabili de
tip D acţionaţi sincron
de un tact comun.

Registru serie – cu rol de deplasare

3-4
 Registrele combinate permit
trecerea de la transferul paralel
la cel serie şi invers

•Dacă semnalul S/P (comportament de registru serie / paralel) este 0 => sunt
deschise porţile 2 şi datele de intrare I0, I1, I2 şi I3 au acces la intrările celor
Figura 4.8. Schema generală a unui registru paralel-serie sau serie-paralel
4 bistabile. Încărcarea paralel are loc în momentul aplicării impulsului de ceas
(CLK).

•Dacă S/P=1, registrul realizează o deplasare a datelor de la stânga

la dreapta, cu câte un bit pentru fiecare impuls de ceas.
3-5
 Memorii - 1
• Reprezintă o zonă de date de capacitate mai mare decât
regiştrii procesorului dar mai lentă decât aceştia.
• Memoria este caracterizată de un număr mare de locaţii
de dimensiune fixă fiecare.

 Spațiul de adresă
Cu n biţi de adresă pot fi adresate 2n locaţii de memorie
Exemplu: cu 24 biți se adresează 224 = 16,777,216
locații (16M locații).
 Dacă fiecare locaţie reţine 1 octet atunci spaţiul de memorie
acoperit este de 16 Mbytes
 Dacă locaţia conţine un cuvânt de 4 octeţi rezultă că spaţiul de
3-6 memorie adresabil este de 16∙4=64 MBytes
 Memorii - 2
 Adresabilitatea

 Calculatoarele sunt adresabile (pot extrage cuvinte de dimensiuni variabile)

în mod normal pe octet sau pe cuvânt (uzual 32 biți, cu toate că există
procesoare pe 64 biți).

 În general un cuvânt este scris sau citit la un moment dat:

 Dacă sistemul de calcul este adresabil pe cuvânt, atunci cuvântul este obținut de la
o singură locație de memorie (de la adresa specificată).
 Dacă sistemul de calcul este adresabil pe octet, și citim un cuvânt format din mai
mulți octeți, atunci cuvântul este obținut de la locații succesive de memorie în
funcție de convenţia de reprezentare de pe maşina respectivă (big sau little endian).

3-7
 Proiectarea unei memorii - 1
A[1:0] D

 Fiecare bit WE
 Este un bistabil de tip D
 Fiecare locație
 constă din w biți (aici w = 1)
 w = 8 atunci memoria este
adresabilă pe octet
 Adresare
 n locații înseamnă log2n biți de
adresă (aici 2 biți => 4 locații)
 Un decodificator translatează
adresa într-una din cele n adrese.

Figura 4.10. Schema generală a unei memorii pe un bit

3-8
(soluţia nescalabilă)
 Proiectarea unei memorii - 2
 În realitate semnalul de ieşire
nu poate fi obţinut dintr-o
poartă SAU cu 2n intrări. Soluţia
de scalabilitate a ieşirii
compusă din cele 2n intrări
presupune folosirea de porţi
SAU cu 2 intrări.
 Obs: timpul de citire al locaţiei
0 este mai lung decât timpul de
citire al ultimei locaţii (2n -1) –
informaţia de la locaţia 0 are de
parcurs mult mai multe porţi
SAU decât oricare alta.

Figura 4.11. Schema generală a unei memorii pe un bit

3-9
(soluţia scalabilă)
 Exemplu de memorie - 1

O memorie cu 22 locații
și adresabilitate pe 3 biți:
•Două linii de adresă: A[1:0]
•Trei linii de date: D[2:0]
•Un semnal de control: WE

Bistabil de
tip D

3 - 10
 Proiectarea unei memorii din
subansamble
 Proiectarea unei memorii de 8Kbytes folosind circuite de 2K intrări și
adresabilitate pe 4 biți.
 CS = chip select:
A10-A0 2K x 4 bits 2K x 4 bits Semnalul CS dacă
CS CS este setat pe 1 este
validată adresarea,
d
2K x 4 bits 2K x 4 bits citirea şi scrierea
CS CS unui cip.
e
A12-A11 c
o
d 2K x 4 bits 2K x 4 bits
er CS CS
Memorie de 8KB
adresabilă pe
2K x 4 bits 2K x 4 bits octet
CS CS

3 - 11
 Exemplu de memorie - 2
 Implementarea unei memorii de 64Kcuvinte (cuvânt=32 biți) folosind circuite
de 8K intrări adresabile 1 octet
 Care sunt liniile de adresă dacă memory este adresabilă pe cuvânt? Dar dacă este
adresabilă pe octet?

A? - A? 8K x 1B

d
e
A? - A? c
o
d
er

3 - 12
 Automat cu număr finit de stări
input Combinational output
Logic Circuit

Storage
Element

 Output (ieșirea) este o funcție de input (intrare) și state (stare)

 Funcția este calculată de un circuit logic combinațional
 Starea curentă este memorată de un element de memorare
 Starea viitoare este de asemenea o funcție de starea curentă și
de input

3 - 13
 FSM Example
• Funcţionarea unui automat
simplu de închidere /
deschidere a unei uşi (de
supermarket, de autobuz, etc.).

• Automatul se poate afla în

două stări posibile (DESCHIS
sau ÎNCHIS).

•Condiţii de tranziţie
(declanşată practic de
„scurgerea” unui interval de timp
sau de apăsarea unui buton, sau
de un senzor de mişcare, etc.)
iar la intrarea în fiecare stare are
loc o acţiune de intrare.

3 - 14
LC-3 văzut ca un automat
cu stări finite (FSM)

3 - 15
 Calea de
date LC-3

3 - 16