1

Capítulo 3:
ASIC
Darwin Alulema
v3.0 (2014-2015)
2 EVOLUCIÓN DEL IC – ESCALA DE INTEGRACIÓN

 Desde el 1er chip a inicios de los 70s, la industria del

semiconductor ha madurado rápidamente.

•Small-Scale Integration
•1 -10 Logic Gates (NAND, NOR, ...)
SSI

•Medium-Scale Integration
MSI •counters, etc

•Large-Scale Integration
LSI •primeros microprocesadores

•Very Large-Scale integration

•>1 Millon transistores
•64bit uP con cache y unidad de punto flotante en un
VLSI solo chip.
•Sistemas completos en un solo chip (System-On-Chip)
Darwin Alulema
v3.0 (2014-2015)
3 EVOLUCIÓN DEL IC – ESCALA DE INTEGRACIÓN

 Ley de Moore: Número de transistores en los circuitos integrados (1971-2016)

4 Que es un ASIC?

 Un Aplication Specific Integrate Circuit o circuito integrado de aplicación

específica, es un circuito integrado configurable que ha sido diseñado para un
propósito u aplicación específica para un producto electrónico específico.
 Con los últimos avances en las tecnologías de miniaturización y las herramientas
de diseño, la complejidad máxima, y por ende la funcionalidad, en un ASIC ha
crecido desde 5.000 puertas lógicas a más de 100 millones.
 Los ASIC modernos a menudo incluyen otros elementos prediseñados tales
como:
 Procesadores de 32-bit.
 Bloques de memoria RAM, ROM, EEPROM y memoria flash.
 DSP.
 Amplificadores analógicos.
 Módulos caracterizados por el consumidor tales como interfases o codificadores.
 Este tipo de ASIC frecuentemente es llamado Sistema en un Chip, o SoC.
Darwin Alulema
v3.0 (2014-2015)
5 Que es un ASIC?

 Para el diseño de ASIC se usan lenguajes descriptores de hardware (HDL),

tales como Verilog o VHDL, para describir la funcionalidad de estos
dispositivos.
 Los niveles de configuración de un ASIC pueden estar en el campo de lo
físico (construcción del hardware) o a nivel lógico (configuración por
software). Ello depende del subconjunto o tipo de ASIC que se emplee.

Darwin Alulema
v3.0 (2014-2015)
6 Historia

 En1980 la compañía Ferranti, comenza a explorar las ventajas

del diseño de un IC configurable o adaptable para un
sistema o aplicación en particular mas allá de usar circuitos
integrados estándar.
 Ferranti empresa de Ukrania, fue la primera en producir los
primeros arreglos de compuertas. La adaptación del arreglo
se produce cuando es cambiada la mascara de
interconexión metálica.
 Las ULA (Uncommitted Logic Array) consideradas como uno de los
primeros IC´ssemiconfigurables desarrolladas, en principio tenían unos
cientos de compuertas para luego extender la gamma y hacer otros
modelos que incluyen elementos de memoria RAM. Darwin Alulema
v3.0 (2014-2015)
7 Construcción

 Los ASIC están hechos sobre una oblea de silicio de

algunos micrones de grosor.
 Los transistores y el cableado están hechos de muchas
capas cuyo número está entre unas 10 y 15 todas
distintas entre sí, dispuestas una sobre la otra e
interconectadas según los requerimientos.
 Cada capa tiene un patrón que es definido utilizando
una mascara similar a una diapositiva de fotografía.
 La primera mitad de las capas definen a los transistores
y la segunda mitad a las interconexiones entre ellos.
Darwin Alulema
v3.0 (2014-2015)
8 Tipos

Darwin Alulema
v3.0 (2014-2015)
9 ASIC completamente configurable
(Full Custum)
Un ASIC completamente configurable tiene
probablemente todos los elementos lógicos
configurables y adicionalmente todas sus capas
son configurables.
En este tipo de ASIC's se pueden diseñar una o
todas las celdas lógicas, la circuitería o layout
especificamente para un ASIC.

Darwin Alulema
v3.0 (2014-2015)
10 ASIC semiconfigurable

 Los ASIC mas utilizados son los semiconfigurables. En

estos las celdas lógicas ya han sido
preconfiguradas y solo pueden alterarse las
configuraciones de todas las máscaras de
interconexión.
 Para esta clase de ASIC's existen dos subcategorias:
 ASIC's basados en celdas estándar.
 ASIC's basados en arreglos de compuertas.

Darwin Alulema
v3.0 (2014-2015)
11 ASIC's basados en celdas estándar
(Standard-Cell-Based ASICs)
 Utiliza celdas lógicas prediseñadas tales como compuestas AND,
compuertas OR, multiplexores y flip-flop's.

Darwin Alulema
v3.0 (2014-2015)
12 ASIC's basados en arreglos de
compuertas (Gate Array)
 En un ASIC's basado en arreglo de
compuertas los transistores están
predefinidos en una oblea de
silicio.
 Los patrones de definición de los
transistores de un arreglo de
compuertas es replicado para hacer
la base del arreglo, a este diseño
primario se le llama la celda primitiva.
 Solo la capa superior tiene definida
las interconexiones entre los
transistores.
Darwin Alulema
v3.0 (2014-2015)
13 Dispositivos Lógicos Programables - PLD

 Ofrecen en un solo chip, un arreglo de compuertas lógicas y flip-flop’s, que pueden

ser programados por el usuario para implementar funciones lógicas; y así, una
manera más sencilla de reemplazar varios circuitos integrados estándares o de
funciones fijas.
 Las ventajas que trae con respecto a los circuitos integrados de funciones fijas (
series 74XX y 40XX ) son:
 Los PLD’s representan menor costo para los fabricantes.
 Pueden reemplazar funciones de otros dispositivos lógicos.
 Reducción de espacio en las tarjetas de circuito impreso.
 Simplificación del alambrado entre unos chips y otros.
 Disminución en los requerimientos de potencia ( por consiguiente menor consumo de
energía )
 Realización de aplicaciones especiales no encontradas en circuitos integrados de
funciones fijas.
 Puede reflejarse menor costo para el usuario al ver las ventajas de tener menor cantidad
de circuitos integrados; por consiguiente, procesos de ensamblado más rápidos, menor
probabilidad de que puedan ocurrir fallas, así como menores procedimientos en la
detección de fallas cuando estas se presenten. Darwin Alulema
v3.0 (2014-2015)
14 Dispositivos Lógicos Programables - PLD

 Toda variable de entrada a estas redes debe tener, también, su

complemento o negación.
 Se implementa, con dos buffers: uno inversor y uno no inversor.

 En la figura se muestra la conexión de los dos buffers y cl circuito

equivalente que lo simbolizará en los diagramas lógicos.

Darwin Alulema
v3.0 (2014-2015)
15 Dispositivos Lógicos Programables - PLD

 Los fusibles de los PLD's son similares a los utilizados en memorias

PROM, EPROM y EEPROM.
 La mayoría dc programadores EPROM se pueden usar para configurar PLD's.
 Usualmente, el fusible dc un PLD se funde direccionando la localización
deseada y aplicando un pulso dc alto voltaje (de 12V a 30V,
dependiendo del dispositivo) a través dcl fusible cuando el chip está
en su modo de programación.
 En la figura se muestra la forma de representar un fusible intacto y uno
que ha sido “fundido".

Darwin Alulema
v3.0 (2014-2015)
16 Dispositivos Lógicos Programables - PLD

 En el caso de redes lógicas que

utilizan compuertas OR y/o AND
de múltiples entradas, no se
representa separadamente cada
una de las entradas sino que se
reemplazan por una línea única.
 Esto se hace con el fin de evitar
recargar el diagrama lógico de
este tipo de circuitos.
 Un punto indica la presencia de
una conexión con una de las
entradas, mientras que una cruz
indica la presencia de un fusible
programable entero.
Darwin Alulema
v3.0 (2014-2015)
17 Dispositivos Lógicos Programables - PLD

Darwin Alulema
v3.0 (2014-2015)
18 Clasificación

Los dispositivos lógicos programables se pueden

agrupar bajo dos patrones:
Por su estructura interna.
Por su capacidad de borrado y reprogramación.

Darwin Alulema
v3.0 (2014-2015)
19 Clasificación

 De acuerdo a su estructura interna, los PLD's se clasifican en:

 PROM (Programmable ROM). Memoria ROM Programable.
 PAL (Programmable Array Logic). Arreglo Lógico Programable.
 PLA (Programmable Logic Array). Arreglo Programable Lógico.
 Según la capacidad de borrado y reprogramación, los PLD's se clasifican en:
 EEPROM (Electrical Erasable PROM). Versión reprogramable de la PROM.
 EPROM (Erasable PROM). Versión reprogramable de la PROM.
 FPAL (Field Programmable Array Logic). PAL programable por el usuario.
 FPLA (Field Programmable Logic Array). PLA programable por el usuario.
 GAL (General Logic Array). Arreglo Lógico General. Versión mejorada de un PAL que puede
ser programada y borrada eléctricamente.

Darwin Alulema
v3.0 (2014-2015)
20 Clasificación

Darwin Alulema
v3.0 (2014-2015)
21 Estructura programable PROM

 Un dispositivo lógico programable puede ser

imaginado como un generador universal de
sumas de productos (AND—OR).
 Como tales, los componentes de esta familia están
realizados con base en dos redes de compuertas
lógicas elementales AND y OR.
 En la figura puede verse el diagrama de bloques
de una estructura programable constituida
básicamente por dos niveles:
 El primero, formado por una red de puertas AND,
acepta las señales de entrada, realiza las funciones
deseadas con éstas y entrega el resultado al
segundo nivel.
 El segundo, formado por una red de compuertas
OR, suministra, finalmente, a las salidas las funciones
obtenidas.

Darwin Alulema
v3.0 (2014-2015)
22 Estructura programable PROM

 En la figura se muestra la estructura

básica de una PROM utilizando la
simbología de fusibles.
 La PROM dispone de cuatro entradas, 16
posiciones de memoria (compuertas AND ) y
cuatro salidas.
 Una característica importante de la
PROM, es que las entradas están
totalmente decodificadas por una red
fija de puertas AND que controlan una
red programable de puertas OR.
 Esto significa que cada combinación de
entradas esta representada por una puerta Darwin Alulema
AND independiente. v3.0 (2014-2015)
23 Estructura PAL

 La arquitectura de un arreglo lógico programable o

PAL es exactamente opuesta a una PROM.
 La red de compuertas AND (plano AND) es
programable, mientras que la red de compuertas OR
(plano OR) es fija.
 Esta disposición evita el problema que para n
entradas haya 2𝑛 compuertas AND.
 La PAL de la figura dispone de 6 entradas pero
solamente de 16 compuertas AND.
 Así se evita uno de los problemas dc la PROM,
permitiendo a la PAL disponer dc tantas entradas
como sea necesario.
 La única limitación dc una PAL es que cl número de
puertas AND necesario para una determinada
función no puede exceder cl disponible.
Darwin Alulema
v3.0 (2014-2015)
24 Estructura PAL

 Los PAL disponen de líneas de entrada y salida programables,

registros de salida realimentados y programación del nivel activo de
las salidas (alto o bajo).
 En la figura se muestra un esquema de PAL con salidas
bidireccionales.
 La posibilidad de programar el sentido de actuación de las líneas de
entrada y salida les permite a los PAL adaptarse a la configuración
deseada evitando las limitaciones que presentan las PROM.

Darwin Alulema
v3.0 (2014-2015)
25
Estructura PAL

Darwin Alulema
v3.0 (2014-2015)
26 Ejemplo 1

Darwin Alulema
v3.0 (2014-2015)
27 Estructura PLA

Un PLA es un arreglo de

compuertas lógicas de
propósito general cuyas
interconexiones pueden
programarse.
En la figura se presenta la
estructura interna de un PLA de
4 entradas y 4 salidas.
Tanto la matriz de entrada,
conformada por compuertas
AND, como la de salida,
conformada por OR son Darwin Alulema

programables.
v3.0 (2014-2015)
28 Diferencia entre las Arquitecturas

Darwin Alulema
v3.0 (2014-2015)
29 Ejemplo 2

Darwin Alulema
v3.0 (2014-2015)
30 Ejercicio 1

Darwin Alulema
v3.0 (2014-2015)
31 Ejercicio 2

Darwin Alulema
v3.0 (2014-2015)
32 Ejercicio 3

Darwin Alulema
v3.0 (2014-2015)
33 Ejercicio 4

 F1=AB+(C+D)
 F2= ABCD
 F3= A´ + BCD
 F4= A´ + B + D + C

Darwin Alulema
v3.0 (2014-2015)
34 Ejercicio 4

Darwin Alulema
v3.0 (2014-2015)