Sunteți pe pagina 1din 26

ARQUITECTURA DE

COMPUTADORAS
Hernández Tamayo Óscar Aramis
Osornio Ruíz Mayra
Rios Mancilla Noemy Guadalupe

Grupo : 6A
Profesora: Ma. Elena Montes Almanza
Arquitectura
de
computadoras

Arquitectura Arquitectura Arquitectura Arquitectura Arquitectura


vectorial secuencial Paralela Escalar Superescalar

Ventajas y Ventajas y Ventajas y Ventajas y Ventajas y


desventajas Desventajas Desventajas Desventajas Desventajas

Referencias
Arquitectura vectorial
Descripción:
Los procesadores de vectores son especiales para que coincidan
con una variedad de tareas de computación (científicas). Estas
tareas consisten en grandes conjuntos de datos activos,
ubicaciones pobres y tiempos de ejecución largos.
Una instrucción vectorial sustituye un bucle de instrucciones
escalares. Se trata de N elementos de proceso (EP) sincronizados
y bajo el control de una única unidad de control (UC). Cada
elemento de proceso está formado básicamente por una unidad
aritmético lógica, asociada a unos registros de trabajo, y una
memoria local para el almacenamiento de datos distribuidos.
 La unidad de control, que muchas veces es un procesador
escalar, tiene su propia memoria para almacenar el
programa y datos. Las instrucciones vectoriales son
transmitidas a los EPs para su ejecución. De esta manera se
alcanza un alto grado de paralelismo gracias a la
multiplicidad
de los elementos
procesadores.
Características:
En cada instrucción vectorial, el cálculo de cada componente
del vector resultado es independiente del resto de
componentes reducción del número de dependencias de
datos.
Una instrucción vectorial supone gran cantidad de trabajo
reducción del cuello de botella de Flynn (1 instrucción 1
operación, con lo que se limita el número máximo de
instrucciones que se pueden lanzar en el mismo ciclo de
reloj).
Una instrucción vectorial equivale a un bucle de
instrucciones escalares, sin la sobrecarga de las instrucciones
de control de bucle, ni de los riesgos de control.
 Una instrucción vectorial que accede a memoria tiene un
patrón de acceso conocido a priori las organizaciones de
memoria de múltiples módulos funcionan muy bien, sin
intervención de una ante memoria. • Constan de un array
de elementos sincronizados de proceso (ALUs) que son
controlados (en cuanto a la operación que realizan y los
datos que usan) por un módulo de control del array.
 La UC tiene su propia memoria para almacenar los
programas de sistema y los de usuario.
 Existe también un procesador escalar, para las operaciones
SISD.
 Los elementos de proceso están unidos por una red de
interconexión
Ventajas:

 El número de instrucciones a ser ejecutadas se reduce


dramáticamente, dado que una sola instrucción vectorial
representa un gran número de operaciones aritméticas.
Esto reduce el tráfico en la memoria.
 Como las componentes del vector se almacenan
usualmente en forma contigua en la memoria, el patrón de
acceso al almacenamiento de datos es lineal.
 No hay retrasos de memoria por la espera de un operando
vectorial ya que se encuentra completamente en un registro
vectorial.
Desventajas:
Funciona bien solo con datos que se pueden ejecutar de manera
altamente o completamente paralela.
Necesita grandes bloques de datos para funcionar para ser
eficiente debido a los avances recientes que aumentan la
velocidad de acceso a la memoria.
Severa falta de rendimiento en comparación con los procesadores
normales en datos escalares. Alto precio de los chips individuales
debido a las limitaciones de la memoria en el chip.
Aumento de la complejidad del código necesario para vectorizar
los datos.
Alto costo en diseño y bajos retornos en comparación con los
microprocesadores superescalares.
Arquitectura secuencial
Descripción:
A diferencia de los sistemas combinacionales, en los
sistemas secuenciales, los valores de las salidas, en un
momento dado, no dependen exclusivamente de los valores
de las entradas en dicho momento, sino también de los
valores anteriores. El sistema secuencial más simple es el
biestable.

La mayoría de los sistemas secuenciales están gobernados


por señales de reloj.
Características:

 Se basan en el modelo de
Von Newmann.
 Una unidad central de procesamiento
 Memoria principal para almacenar información
 Bus donde fluyan los datos
 Mecanismo de sincronización
Ventajas:

 Esta arquitectura es la más utilizada en la actualidad, que es


muy versátil.
 Implementa la memoria a la arquitectura de la
computadora.
Desventajas:

 El bus de datos y direcciones único se convierte en un collar


de botella, obligando a que todos los accesos a esta sean
secuenciales.
 Limita el grado de paralelismo
Arquitectura paralela
Descripción:
 La arquitectura paralela o de líneas paralelas (pipe-line), es
una técnica en la que se descomponen un proceso
secuencial en suboperaciones, y cada subproceso se ejecuta
en un segmento dedicado especial que opera en forma
concurrente con los otros segmentos. Una línea puede
considerarse como un conjunto de segmentos de
procesamiento por el que fluye información binaria. Cada
segmento ejecuta un procesamiento parcial, dictado por la
manera en que se divide la tarea.
Características:

 Cantidad y potencia de los elementos de proceso


 Tipo y tamaño de la memoria
 Forma de comunicación entre los elementos de proceso
 Rendimiento
 Escalabilidad del sistema
 Recursos de potencia requeridos
Ventajas:

Económica
Flexibilidad
Desventajas:

Redes
Seguridad
Arquitectura escalar
Descripción:
Surgen en los años 80´s
Un procesador escalar procesa solo un dato cada vez, con
elementos de datos típicos que son enteros o números de
coma flotante .Un procesador escalar se clasifica como
procesador SISD (instrucciones únicas, datos únicos) en la
taxonomía de Flynn.
Características:

 Unidad de punto flotante en chip en los modelos i860 y


M88100
 Solo las instrucciones de carga y alamacenamiento acceden
a la memoria por datos
 Paralelismo entre instrucciones (réplica-segmentacion )
 Cada instrucción de un procesador escalar opera sobre un
dato cada vez
 Procesadores escalares con varios flujos de información
 Conjunto de instrucciones de 51 a 124 instrucciones básicas
 Pequeño conjunto de instrucciones con formato fijo de 32
bits. La mayor parte de instrucciones basadas en registros
 Modos de direccionamiento limitado a 3-5
 Registros de propósito general y modelos de cache entre 32
y 192 GPRS.
Ventajas:

 El CPU trabaja más rápido al utilizar menos ciclos de reloj


para ejecutar instrucciones.
 Utiliza un sistema de direcciones no destructivas en RAM.
Esto significa que conserva después de realizar sus
operaciones en memoria los operandos y su resultado,
reduciendo la ejecución de nuevas operaciones
 Cada instrucción puede ser ejecutada en un solo ciclo del
CPU.
 Pocas instrucciones y muy básicas
 Formatos de instrucciones uniformes
Desventajas:

 Excesiva dependencia en la efectividad del compilador


 La depuración de los programas se hace difícil ppor la
programación de instrucciones
 Se incrementa el tamaño del código de lenguaje maquina
 Necesidad de memoria rápida.
Arquitectura superescalar
Descripción:
 La CDC 6600 de Seymour Cray es construida en 1965, y es la
primera arquitectura superescalar.
 Es la micro arquitectura de procesador capaz de ejecutar
más de una instrucción por ciclo de reloj. Oposición a la
micro arquitectura escalar . En la clasificación de Flynn, un
procesador superescalar es un procesador de tipo MIMD
(multiple instruction multiple data).
 La micro arquitectura superescalar utiliza el paralelismo de
instrucciones además del paralelismo de flujo, éste último
gracias a la estructura en pipeline
Características:

 Varias instrucciones por ciclo de reloj


 Paralelismo de instrucciones
 Paralelismo de flujo (pipeline)
 La estructura típica de un procesador superescalar consta
de un pipeline con 6 etapas.
 El procesador maneja mas de una instrucción en cada etapa
(grado)
 Las instrucciones pueden terminar en desorden.
 Las instrucciones pueden correr en desorden.
 Se generan nuevos peligros por dependencias
 Al emitir varias instrucciones por ciclo el CPI (ciclos
 por instrucción) es menor a 1.
 Una CPU de 6 GHz que emite 4 instrucciones a la
 vez puede ejecutar hasta 24 mil millones de
 instrucciones por segundo para un CPI de 0.25.
 En vez de CPI se usa IPC (instrucciones por ciclo de reloj) =
1 / CPI.
 Un CPI de 0.25 es igual a un IPC de 4.
Ventajas:
 Explota el paralelismo a nivel de instrucción, los
superescalares son capaces de ejecutar

Desventajas:
 Conflictos en los recursos similares a los riesgos estructurales
de los causes. Duplicación de recursos
 Dependencia de control: los saltos reducen la eficiencia
 Dependencia de datos: existe cuando dos instrucciones
utilizan el mismo registro. Impiden que las instrucciones
puedan reordenarse.
 La verificación d3e la dependencia de datos hace crecer mucho
la complejidad del dispatcher, limitando la implementación a
un máximo de 4.
Hongging Liu.(2001) Vector processors, Recuperado de
“https://www.cs.umd.edu/~meesh/cmsc411/website/proj01/cache/vector.html”

S. Tanenbaum A. (1975) structured computer organization.Unites States.Pearson

Stephen P. S. Lam (02 June 2005) An iterative array processor architecture for
matrix computation, Recuperado de
"https://link.springer.com/chapter/10.1007/3-540-58184-7_155"

"
Facultad de Ingeniería
Universidad de la República (2010) Arquitectura de Computadores, Recuperado de
"https://www.fing.edu.uy/inco/cursos/arqsis2/teorico/Slides-clase17-arquitecturasParalelas.pdf"

Ralex(lunes, 22 de abril de 2013) Arquitectura Vectorial vs RISC, Recuperado de


"http://arquigrupod.blogspot.com/2013/04/arquitectura-vectorial-vs-risc.html"

Stephen N.M,(2016) Tema 7: Procesadores Vectoriales,Recuperado de


"https://sindominio.net/apm/articulos/apuntes/uned_2/etciii/07.html"

Lidia Rondon (2015)


PROCESAMIENTO VECTORIAL ,Recuperado de
"https://www.academia.edu/9226930/PROCESAMIENTO_VECTORIAL"

Ultra Computo (24 OCTUBRE, 2015) ¿Qué es un procesador matricial?,Recuperado de


"https://ultracomputo.wordpress.com/2015/10/24/que-es-un-procesador-matricial/"

Oscar Guzman (2018) Las ventajas de una estructura organizacional matricial, Recuperado de
"https://pyme.lavoztx.com/las-ventajas-de-una-estructura-organizacional-matricial-4227.html