COMPUERTAS LÓGICAS

 SUMA LÓGICA (OR) X = A + B

 PRODUCTO LÓGICO (AND) X = A . B
 COMPLEMENTO LÓGICO (NOT) X = A
OTRAS COMPUERTAS LÓGICAS
COMPUERTAS LÓGICAS ALTERNAS
Dualidad
Ejercicios:
Ejercicio 1:

 Un número binario de 4 bits se representa como A3, A2, A1, A0 donde

A0 el bit menos significativo. Diseñe un circuito lógico que produzca
una salida alta siempre que el número binario sea mayor a 2 y menor a
8.

A3
A2
A1
A0
𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 𝐴2 + 𝐴2 + 𝐴3 𝐴2 𝐴1 (𝐴0 + 𝐴0 ) + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 ( 𝐴1 + 𝐴1 𝐴0 )

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 ( 𝐴1 + 𝐴0 )

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 + 𝐴3 𝐴2 𝐴0 ) //
𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 𝐴2 + 𝐴2 + 𝐴3 𝐴2 𝐴0 𝐴1 + 𝐴1 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴0 (𝐴1 + 𝐴2 𝐴1 ) + 𝐴3 𝐴2 𝐴0

𝑌 = 𝐴3 𝐴0 (𝐴1 + 𝐴2 ) + 𝐴3 𝐴2 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴0 + 𝐴3 𝐴2 𝐴0

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2 (𝐴0 + 𝐴0 )

𝑌 = 𝐴3 𝐴1 𝐴0 + 𝐴3 𝐴2
 ESQUEMA IMPLEMENTADO CON COMPUERTAS BASICAS

1 2
A3
1
7404
3
2
A2
7408

1
3
4 2 Y
6
5 7432
A1
7408

9
8
10
A0
7408
Ejercicio 2:

Un número binario de 4 bits se representa como A3, A2, A1, A0 donde A0 el

bit menos significativo. Diseñe un circuito lógico que produzca una salida
alta siempre que el número binario sea mayor a 3 y menor a 8.

Condiciones:
Y=1 si 3  #  8
A3 A2 A1 A0 Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴3 𝐴2 𝐴1 𝐴0

𝑌 = 𝐴3 𝐴2 𝐴1 𝐴0 + 𝐴0 + 𝐴3 𝐴2 𝐴1 (𝐴0 + 𝐴0 )

𝑌 = 𝐴3 𝐴2 𝐴1 + 𝐴3 𝐴2 𝐴1

𝑌 = 𝐴3 𝐴2 (𝐴1 + 𝐴1 )

𝑌 = 𝐴 3 𝐴2
ESQUEMA IMPLEMENTADO CON COMPUERTAS BASICAS

A3 1

7404
2

A2 2
3
Y
7408
Ejercicio 3:
La figura muestra una alarma para
automóvil empleada para detectar ciertas
condiciones no deseables, los tres
interruptores se emplean para indicar el
estado en el que se encuentran la puerta del
lado del conductor, el encendido y los faros
respectivamente. Diseñe un circuito lógico
con estos tres interruptores como entradas
de manera que la alarma se active cuando se
presenten cualquiera de las siguientes
condiciones.

• Los faros están prendidos

mientras el encendido está
apagado.
• La puerta está abierta
mientras el encendido está
activado.
Esquema:
CONDICIONES DE DISEÑO:
A = 𝑃𝐸 𝐿 + 𝑃𝐸 𝐿 + 𝑃𝐸𝐿 + 𝑃𝐸𝐿

A = 𝑃𝐸 𝐿 + 𝑃𝐸 𝐿 + 𝑃𝐸𝐿 + 𝑃𝐸𝐿

A = 𝐸 𝐿 𝑃 + 𝑃 + 𝑃𝐸(𝐿 + 𝐿)

A = 𝐸 𝐿 + 𝑃𝐸
Ejercicio 4:

La figura muestra 4 interruptores que son

parte del circuito de control de una máquina
copiadora. Los interruptores se encuentran
en distintos puntos a lo largo del camino que
recorre el papel dentro de la máquina. Cada
interruptor está normalmente abierto y
cuando el papel pasa sobre el interruptor éste
se cierra.

Es imposible que los interruptores S1 y S4 se

cierren al mismo tiempo. Diseñe un circuito
lógico que genere una salida “on” alta cada
vez que dos o más interruptores estén
cerrados al mismo tiempo.
Esquema:
Condiciones de activación:
Sn => 0 = cerrado ; 1 = abierto
Nunca S1 = S4 = 0
 ESQUEMA IMPLEMENTADO CON COMPUERTAS BÁSICAS

DSW1(COM1)

1
2
3
4
DSW1
ON

DIPSW_4
OFF
8
7
6
5

1
3
2

74HCT86

220 Ohm 1 2 1
3
2
7404
7408
1
3 4
2 6
U4:B 5
7432
3 4 7432
4 D1
6 9
7404
5 8
10
7408
7408
220Ohm
 Ejercicio 5:

 La figura representa un circuito multiplicador que toma 2 números

binarios de 2 bits X1, X0 y Y1, Y0 y produce un número binario Z3, Z2,
Z1, Z0 que es igual al producto aritmético de los dos números de
entrada. Diseñar el circuito lógico para el multiplicador.

X1 X0 y Y 1 Y 0
Z3 Z2 Z1 Z0

DIAGRAMA DE BLOQUE

X1 MSB MSB
Z3
X0 C.C. Z2
Y1 MSB Z1
Y0 Z0
LSB
Z3= X1X0Y1Y0
𝑍2 = 𝑋1𝑋0’𝑌1𝑌0’ + 𝑋1𝑋0’𝑌1𝑌0 + 𝑋1𝑋0𝑌1𝑌0’
𝑍2 = 𝑋1𝑋0’𝑌1𝑌0’ + 𝑋1𝑋0’𝑌1𝑌0 + 𝑋1𝑋0𝑌1𝑌0
𝑍2 = 𝑋1𝑋0’𝑌1 𝑌0’ + 𝑌0 + 𝑋1𝑋0𝑌1𝑌0’
𝑍2 = 𝑋1𝑌1(𝑋0’ + 𝑋0𝑌0’)
𝑍2 = 𝑋1𝑌1(𝑋0’ + 𝑌0’)
𝑍2 = 𝑋1𝑋0’𝑌1 + 𝑋1𝑌1𝑌0’)
Z1= X1’X0Y1Y0’ + X1’X0Y1Y0 + X1X0’Y1’Y0 + X1X0’Y1Y0 +
X1X0Y1’Y0+ X1X0Y1Y0’
Z1= X1’X0Y1 (Y0’+Y0) + X1X0’Y0 (Y1’+Y1) +X1X0Y1’Y0+
X1X0Y1Y0’
Z1= X1’X0Y1 + X1X0’Y0 +X1X0Y1’Y0+ X1X0Y1Y0’
Z1= X1’X0Y1 + X1X0’Y0 +X1X0Y1’Y0+ X1X0Y1Y0’
Z1= X0Y1 (X1’+X1Y0’)+ X1Y0 (X0’+X0Y1’)
Z1= X0Y1 (X1’+Y0’)+ X1Y0 (X0’+Y1’)
Z1= X1’X0Y1+ X0Y1 Y0’+ X1Y0X0’+ X1Y0Y1’
Z0= X1’X0Y1’Y0+X1’X0Y1Y0+X1X0Y1’Y0+X1X0Y1Y0
𝑍0 = 𝑋1’𝑋0𝑌0(𝑌1’ + 𝑌1) + 𝑋1𝑋0𝑌0(𝑌1’ + 𝑌1)
Z0= 𝑋1’𝑋0𝑌0+ 𝑋1𝑋0𝑌0
Z0= 𝑋0𝑌0(𝑋1′ + 𝑋1)
Z0=X0Y0
 DSW1(COM1)
1
2
3
4

DSW1
ON

DIPSW_4
OFF
8
7
6
5

1
3
2 9
8
7408 10

4 7408
6
5

7408
12 U1(BI/RBO)
11
220 Ohm 1 2 13 1
3
7408 2
7404
1
3 7408 U1
3 4 2 7 13
A QA
1 12
B QB
7432 2 11
7404 C QC
4 6 10
D QD
6 4 9
BI/RBO QE
5 5 15
RBI QF
3 14
LT QG
5 6 7408 9
8 7448
4 10
7404
6
5 7408
U3:C
7432 9
8
12 10
11
13 7432

7408 1
3
1 2
3
13 12 2 7408

7432
7404
4
6
5

7408