Documente Academic
Documente Profesional
Documente Cultură
Arquitectura de Computadoras
Memoria
Elaborado por:
Dra. Maricela Quintana López
• Ubicación
• Capacidad
• Unidad de transferencia
• Métodos de acceso
• Prestaciones
• Dispositivo físico
• Características físicas
• Organización
• Acceso secuencial
• Acceso directo
• Acceso aleatorio
• Acceso asociativo
• Tiempo de lectura.
• Tiempo transcurrido desde la orden de lectura
hasta que la memoria vuelca los datos solicitados
en su bus de datos.
Tiempo de ciclo
Se aplica principalmente a las memorias de acceso
aleatorio, se define como el tiempo de acceso más el
tiempo que se requiere para poder iniciar un segundo
acceso a la memoria.
N Número de bits
Soporte magnético
Floppies, cintas, etc.
Magneto óptico
Mitad magnético, mitad óptico.
No volátil
Memoria semiconductora: volátil o no volátil
Borrable
RAM
No borrable
ROM
Cuando se desciende la
jerarquía ocurre:
a) Menor costo por bit
b) Mayor capacidad
c) Menor velocidad
d) Disminución de la frecuencia
de acceso a la memoria por
parte del procesador
Principio de
localidad
Control Tertiary
Second Main Secondary Storage
Level Storage (Tape)
Registers
On-Chip
Memory
Cache
Es más cara que la EPROM y puede almacenar menos bits por
chip.
Dra. Maricela Quintana López
Tipos de memoria ROM
Flash
Palabras
Longitud de palabra
Dirección (0 a n-1 n localidades)
m líneas de dirección 2m localidades
256Kx1
128Kx8
p1 p0
A B Palabra 0
DET
/ESC
0 0 0 A p3 p2
1x2
1
0 1 1
1 0 2 B 1 0
1 1 3 1x2
p1 p0
A B Palabra 0
DET
/ESC
0 0 0 1 p3 p2
1x2
1
0 1 1
1 0 2 1
0 0
1 1 3 1x2
D1 D0
p1 p0 p1 p0
0 0
p3 p2 1x2 p3 p2
1x2 1
1
1 0 1 0
1x2 1x2
A0 A1 A0 A1
MAR
Dra. Maricela Quintana López
Memoria 2 ½ D
Arreglo de memoria 512 x 512
Líneas de dirección ____________
Líneas de datos ____________
Decodificadores ____________
Bits en el MAR ____________
Capacidad en K ____________
2½D
16 palabras de 1 bit
2x4
DEC
Circuito 2 ½ D 4 líneas de dirección 16 palabras de 1bit
Capacidad 16 bits 1 línea de dato
16 x 1
16 x 1
16 x 1
16 x 1
16 x 1
16 x 1
16 x 1
16 palabras
16 palabras
16 16
palabras
de
palabras
1de
bit2de
bits
de 4 bits …
3 bits 16 palabras de 8 bits
16 x 1
16 x 1
16 x 1
16 x 1
16 x 1
16 x 1
16 x 1
En el módulo
4 líneas de dirección (para direccionar palabras de la 0 a la 15)
8 Líneas de datos ( del bit 0 al bit 7)
16 palabras de 8 bits
Módulo de memoria
Capacidad 16 x 8 = 32 palabras de 8 bits
4 8
128 bits = 16B
¿y Cómo se conectan?
Módulo de memoria
4 Capacidad 16 x 8 = 8 48 palabras de 8 bits
128 bits = 16B
Módulo de memoria
4 Capacidad 16 x 8 = 8 64 palabras de 8 bits
128 bits = 16B
Dra. Maricela Quintana López
Memoria de 64 x 8 (módulos de 16 x 8)
Para direccionar 64 palabras requerimos 6 líneas de dirección (2 6=64)
0 0 0 0 0 0 0 16 0 1 0 0 0 0 32 1 0 0 0 0 0 48 1 1 0 0 0 0
1 0 0 0 0 0 1 17 0 1 0 0 0 1 33 1 0 0 0 0 1 49 1 1 0 0 0 1
2 0 0 0 0 1 0 18 0 1 0 0 1 0 34 1 0 0 0 1 0 50 1 1 0 0 1 0
3 0 0 0 0 1 1 19 0 1 0 0 1 1 35 1 0 0 0 1 1 51 1 1 0 0 1 1
4 0 0 0 1 0 0 20 0 1 0 1 0 0 36 1 0 0 1 0 0 52 1 1 0 1 0 0
5 0 0 0 1 0 1 21 0 1 0 1 0 1 37 1 0 0 1 0 1 53 1 1 0 1 0 1
6 0 0 0 1 1 0 22 0 1 0 1 1 0 38 1 0 0 1 1 0 54 1 1 0 1 1 0
7 0 0 0 1 1 1 23 0 1 0 1 1 1 39 1 0 0 1 1 1 55 1 1 0 1 1 1
8 0 0 1 0 0 0 24 0 1 1 0 0 0 40 1 0 1 0 0 0 56 1 1 1 0 0 0
9 0 0 1 0 0 1 25 0 1 1 0 0 1 41 1 0 1 0 0 1 57 1 1 1 0 0 1
10 0 0 1 0 1 0 26 0 1 1 0 1 0 42 1 0 1 0 1 0 58 1 1 1 0 1 0
11 0 0 1 0 1 1 27 0 1 1 0 1 1 43 1 0 1 0 1 1 59 1 1 1 0 1 1
12 0 0 1 1 0 0 28 0 1 1 1 0 0 44 1 0 1 1 0 0 60 1 1 1 1 0 0
13 0 0 1 1 0 1 29 0 1 1 1 0 1 45 1 0 1 1 0 1 61 1 1 1 1 0 1
14 0 0 1 1 1 0 30 0 1 1 1 1 0 46 1 0 1 1 1 0 62 1 1 1 1 1 0
15 0 0 1 1 1 1 31 0 1 1 1 1 1 47 1 0 1 1 1 1 63 1 1 1 1 1 1
00
DEC 01
2x4 10
11
4 Módulo de memoria
00
CGS 16 x 8 = 128 bits = 16B 8
01
Chip Group 10 Palabras 16..31
Selector 11
Módulo de memoria
16 x 8 = 128 bits = 16B 8
4 Palabras 32..47
4 Módulo de memoria
MAR 16 x 8 = 128 bits = 16B 8
Palabras 48..63
4
16 x
16 x
16 x
16 x
16 x
16 x
16 x
16 x
1
1
Líneas :
Datos 8
Dirección 6
• 2 al CGS
• 4 al módulo
16 x
16 x
16 x
16 x
16 x
16 x
16 x
16 x
1
1
1
00
C 01
G 10 8
S 11
16 x
16 x
16 x
16 x
16 x
16 x
16 x
16 x
1
1
16 x
16 x
16 x
16 x
16 x
16 x
16 x
16 x
1
1
MAR
Dra. Maricela Quintana López
Ejercicio
Formar una memoria de 1MB, usando módulos
de 256K x 8, para cubrir las especificaciones
Memoria de 1024k x 8
Memoria de 512k x 16
Memoria de 256k x 32
Tamaño de Línea
Número de caches
Acceso a caché 1
TAC1 = (acceso caché 1 * tasa acierto) + (acceso * tasa de fallo)
TAC1 = ( 20 * 0.7 ) + ( TAC2 * 0.3 )
TAC1 = ( 20 * 0.7 ) + ( 50 * 0.3 ) = 14 + 15 = 29