Le processeur

 le microprocesseur, noté aussi M.P.U. (Microprocessor unit) ou encore

C.P.U. (Central Processing Unit) est un circuit intégré complexe
appartenant à la famille des VLSI (Very large scale intégration) capable
d'effectuer séquentiellement et automatiquement des suites
d'opération élémentaires.
 Le processeur (appelé aussi micro-processeur μP) est caractérisé par :
 Sa vitesse d’exécution qui dépend de sa fréquence d’horloge
exprimée en Hertz
 Le nombre de bits du bus de données (8, 16, 32 et récemment 64)
 Ce circuit remplit deux fonctions essentielles :
 le traitement des données: on parle d'unité de traitement.
Cette fonction est dédiée à l'U.A.L. Elle concerne la
manipulation des données sous formes de transfert,
opérations arithmétiques, opérations logiques....
 le contrôle du système: Cette fonction se traduit par des
opérations de décodage et d'exécution des ordres exprimés
sous forme d'instruction.
Les éléments d’un μP
 UAL (Unité Arithmétique et Logique) : effectue tous les opération
Arithmétiques et Logiques
 Décodeur d’instruction : pour connaître la nature de l’instruction
(addition, multiplication, écriture sur la mémoire, etc.)
 Unité de commande ou séquenceur : déclenche chacune des
actions qui assure l’exécution d’une instruction dans un ordre bien
défini au rythme d’une horloge. Il s'agit d'un automate réalisé soit
de façon câblée (obsolète), soit de façon micro programmée.
 Un compteur programme CP : contient l’adresse de l’instruction
suivante à exécuter. Son incrémentation est contrôlée par le
séquenceur
 Registres : cases de mémorisation temporaire (très rapide)
 Bus internes : pour la communications entre les différents
éléments.
Différences entre architectures RISC et
CISC
Exécution d’une instruction

 Architecture RISC : format fixe, assez facilement décodable,

par exemple :
Exécution en pipeline
 Chaque instruction passe par différentes étape
 ces étapes n'utilisent pas les mêmes circuits
 donc pas besoin d’attendre qu’une instruction finisse pour en
traiter une autre
 comme pour une chaîne de montage (automobiles ...)
 Pipeline
 un pipeline est un ensemble d’éléments en série chargés d'une partie
de l'exécution d'une instruction
 le nombre d’éléments P est appelé profondeur du pipeline
Pipeline
Principaux acteurs du marché

 Les deux principaux constructeurs de processeurs

actuellement sont AMD et Intel.
 Intel a été créé en 1968 et c’est actuellement le premier
constructeur mondial de processeurs.
 AMD a été fondé en 1969 en Californie, c’est le deuxième
constructeur mondial de processeurs.

Bus ISA
 Industry Standard Architecture: est un standard de bus
informatique interne utilisé pour connecter des cartes
d'extension à la carte mère d'un ordinateur.
SAS et SATA
Port AGP
Direct Memory Access (DMA)
 Objectif : Décharger le processeur des transferts de données
 Le contrôleur de DMA est un module matériel capable de
réaliser des transferts entre les périphériques et la mémoire
 Une fois le contrôleur configuré, le processeur n’intervient
plus dans le transfert
 La fin du transfert est généralement signalée par une
interruption émise par le contrôleur de DMA
 Avantages
 Le processeur peut faire autre chose
 Le transfert des données peut être plus rapide
Direct Memory Access (DMA)

 L'accès direct à la mémoire (DMA, Direct Memory Access)

est une fonctionnalité de certaines architectures de bus
informatiques qui permet l'envoi direct de données d'un
périphérique connecté (par exemple un lecteur de disque)
vers la mémoire de la carte mère de l'ordinateur.
 Le microprocesseur n'intervenant pas dans le transfert des
données, le fonctionnement global de l'ordinateur est
accéléré.
 Le bus PCI (Peripheral Component Interconnect) accède
directement à la mémoire via un maître de bus (le
microprocesseur « délègue » alors le contrôle des E/S au
contrôleur PCI).
Contrôleur de DMA
 Plusieurs canaux (channels) pour effectuer plusieurs
transferts en même temps (en provenance de plusieurs
périphériques par exemple)
 Registres de configuration par canaux Transferts
 Périphérique vers mémoire
 Mémoire vers périphérique
 Périphérique vers périphérique
 Mémoire vers mémoire
Arbitrage DMA/Processeur
 Rafale (Burst) : Le bloc de données est transféré en une seule
fois. Une fois que le contrôleur de DMA a accès au bus, il le
conserve pendant tout le transfert. Le processeur ne peut pas
faire d’accès mémoire pendant ce temps
 Vol de cycle (Cycle Stealing) : Le processeur et le contrôleur
de DMA se partagent alternativement le bus (un cycle pour
le processeur, un pour le contrôleur de DMA)
 Transparent : Le contrôleur de DMA n’a accès au bus que
lorsque le processeur n’en a pas besoin