TESTAREA ECHIPAMENTELOR ELECTRONICE

LUCRAREA Nr. 2 Defecte de tip scurtcircuit n funcionarea circuitelor logice

Aceste defecte sunt generate de puni de legtur ce apar ntre trasee diferite de semnal. Acestea se pot gsi fie pe placheta cu trasee de cablaj imprimat, fie n interiorul chipului. n cazul n care defectele sunt prezente la nivelul cablajului imprimat ele sunt cauzate fie n procesul tehnologic de realizare a cablajului fie n procesul tehnologic de realizare a lipiturilor. Aceste scurtcircuite pot apare ntre mai multe categorii de trasee. Scurtcircuite ntre bare de alimentare diferite Acest tip de scurtcircuit provoac creterea excesiv a curentului debitat de sursa de alimentare. Deci, echipamentul de test trebuie s posede surse de alimentare cu limitarea curentului debitat i semnalizare a procesului de limitare. Acest tip de scurtcircuit nu implic nici un fel de tratare logic deoarece circuitele nu devin funcionale pn la nlturarea defectului. Scurtcircuite ntre un traseu de semnal i una din barele de alimentare Din punct de vedere logic acest tip de defect se ncadreaz fie n categoria PP0 (scurtcircuitul este la mas), fie n categoria PP1 (scurcircuitul este la bara de alimentare). Din punct de vedere electric acest tip de defect are anumite particulariti care determin anumite consecine n executarea testelor. S analizm mai nti cazul circuitelor logice ce au ieirea realizat cu tranzistoare bipolare. Structura acestei ieiri este ilustrat n Fig. 1, cele dou ipostaze surprinznd defecte de tip scurtcircuit la mas, respectiv la bara de alimentare.

Fig. 1 Scurtcircuite la barele de alimentare a ieirilor bipolare

n primul caz defectul de tip PP0 este nsoit i de urmtoarea comportare electric. Dac ieirea circuitului este comandat s ia valoarea "0" scurcircuitul nu provoac efecte neplcute asupra circuitului (tranzistorul Q1 fiind blocat i Q2 saturat). n schimb, dac ieirea este comandat s ia valoarea "1", apare un curent de valoare foarte mare care se nchide de la bara de alimentare prin R, Q1, D spre mas. Diferena de potenial dintre cele dou bare de alimentare se divide pe cele trei elemente amintite mai sus. Dac curentul de comand n baz pentru saturarea lui Q1 este de valoare mic, acesta va iei din saturaie (nu mai este ndeplinit condiia IB>IC) astfel c va disipa o putere mult mai mare dect la funcionarea normal. n funcie de valoarea rezistenei R puterea disipat de Q1 este mai mare sau mai mic (dac R este de valoare mic atunci puterea disipat de Q1 este mai mare). Deci acest defect va fi nsoit de creterea temperaturii capsulei circuitului dac comanda pentru starea "1" la ieire dureaz timp ndelungat. De asemenea, dac se monitorizeaz curentul absorbit de la sursa de alimentare se poate constata o cretere a acestuia. Defectul de tip PP1 determinat de scurcircuitul la bara de alimentare este nsoit de urmtoarea manifestare electric. Dac ieirea este comandat s ia valoarea "1" nu apare o anomalie electric n

TESTAREA ECHIPAMENTELOR ELECTRONICE

funcionarea porii, tranzistorul Q1 fiind comandat sa fie saturat, iar Q2 blocat. ns la momentul n care ieirea este comandat s ia valoarea "0" apare un curent excesiv de mare prin tranzistorul Q2. Acesta are colectorul fixat la tensiunea barei de alimentare i emitorul la potenialul barei de mas, deci nu mai are nici o posibilitate de a se satura. Curentul injectat n baza lui este valoare mare pentru a impune saturarea n condiiile funcionrii normale. Va rezulta un curent de colector IC=IB de valoare foarte mare (mult mai mare dect curentul care se nchidea prin Q1 n cazul precedent). De asemenea, puterea disipat de tranzistorul Q2 devine foarte, foarte mare: P=VccIC. Deci, dac se persist n meninerea comenzii "0" la ieire exist riscul distrugerii termice a capsulei n care se gsete poarta. Dac se monitorizeaz curentul debitat de sursa de alimentare se poate uor detecta creterea excesiv a curentului ca un semn al acestui tip de defect. Relum analiza pentru cazul circuitelor ce au o structur CMOS la ieire.

Fig. 2 Scurtcircuite la barele de alimentare a ieirilor CMOS

Se poate deduce c i de aceast dat apare un conflict electric ntre comanda dat la ieire i scurcircuitul existent, exact n aceleai situaii ca i n cazul precedent. n situaia n care Q1 este comandat deschis scurcircuitul la mas determin apariia unui curent prin acest tranzistor limitat numai de rezistena sa n conducie. Acelai lucru este valabil i pentru situaia n care Q2 este comandat deschis i exist un scurtcircuit la bara VDD. Cele dou tranzistoare au rezistente dren-surs comparabile atunci cnd sunt deschise. Drept urmare, ele vor disipa puteri comparabile. Aceste puteri sunt dependente de valoarea tensiunii de alimentare VDD: V2 P = DD ( 1) RON Pentru a evita distrugerea circuitelor se execut operaiile de testare cu modulele alimentate la tensiunea VDD=5V, chiar dac n sistem aceste module vor fi alimentate la o tensiune mai mare. Evident, testele funcionale de performan, cele care se execut la frecvene ridicate, vor putea fi realizate numai dup eliminarea defectelor de tip scurcircuit i alimentarea modulelor la tensiunile nominale prevzute. Scurtcircuite ntre dou trasee de semnal

Aa cum poate fi observat din figura alturat, ntre traseele scurtcircuitate apare un conflict numai atunci cnd ieirile porilor P1 i P3 sunt comandate n stri diferite. Trebuie s vedem ce nivel logic se poate detecta n aceast situaie n cele dou noduri. n funcie de acesta se poate deduce dac defectul este vizibil n nodurile care urmeaz spre ieiri sau este obligatorie investigarea direct a nodului defect. Nivelul logic stabilit n nodurile scurtcircuitate este dependent de natura Fig. 3 Ilustrarea scurcircuitului ntre dou ieirilor porilor care comand aceste noduri. trasee de semnal n figurile urmtoare sunt prezentate trei situaii posibile n funcie de natura porilor cu ieiri scurtcircuitate.

TESTAREA ECHIPAMENTELOR ELECTRONICE

Dac ambele pori au ieiri bipolare (Fig. 4), atunci poarta care primete comand pentru nivel "0" va impune acest nivel n cele dou noduri. Presupunnd c aceast poart este P1, atunci tranzistorul Q2 din poart este comandat saturat la un curent de colector de ordinul zecilor de miliamperi. Tranzistorul Q1 din poarta P3 este comandat saturat dar numai pentru un curent de colector de ordinul sutelor de microamperi. Avnd n vedere c cele dou tranzistoare sunt parcurse de acelai curent rezult c primul care va iei din saturaie este Q1 din poarta P3. Deci Q2 din P1 va stabili nivel "0" n nod. Trebuie analizat i situaia n care cele dou pori comand un numr mare de intrri. Curenii care se nchid de la aceste intrri prin tranzistorul Q2 din P1 se nsumeaz cu curentul de scurtcircuit putnd n felul Fig. 4 Scurtcircuit ntre dou ieiri acesta s determine ieirea acestuia din saturaie. Drept bipolare consecin, tensiunea n nod va crete peste 0,8 V deci vom avea un nivel intermediar "X". Dac ambele pori au ieiri CMOS (Fig. 5), atunci n prezena conflictului la ieire sunt deschise dou tranzistoare n diagonal, de exemplu Q1 din P1 i Q2 din P3. Deci ntre cele dou surse VDD i VSS sunt nseriate dou rezistene drensurs, RON, de valori aproximativ egale. n felul acesta n noduri va apare o tensiune:

VN =
Fig. 5 Scurtcircuit ntre dou ieiri CMOS

RON 1 (VDD VSS ) = (VDD VSS ) RON + RON 2

( 2)

Aceast tensiune reprezint un nivel intermediar, deci porile comandate de aceste noduri vor avea un rspuns aleator (nu se poate estima rspunsul lor la ieire). Din aceast cauz pentru detectarea acestor tipuri de defecte se prefer utilizarea unei tehnici de test indirecte bazate pe monitorizarea curentului absorbit de la sursa de alimentare, tehnica fiind denumit testare IDDQ. Aceeai tehnic orientat spre monitorizarea curentului ce se scurge spre sursa VSS poarta denumirea de testare ISSQ. Cele dou tehnici menionate se bazeaz pe faptul c, n prezena defectului i n condiii de conflict ntre cele dou ieiri, valoarea curentului absorbit de la sursa de alimentare n regim static crete semnificativ, de obicei cu ordine de mrime peste valoarea curentului total absorbit n lipsa defectului. Curentul ce se nchide prin cele dou tranzistoare deschise simultan este: V I DD = DD ( 3) 2 RON Rmne valabil observaia c dac circuitele sunt alimentate la o tensiune mare puterea disipat pe cele dou pori le poate distruge n timpul funcionrii acestora n prezena defectului. Deci, i de aceast dat este recomandat desfurarea testelor la tensiuni de alimentare VDD-VSS= 5V. Pentru a treia situaie prezentat analiza se nuaneaz mai mult. Dac tranzistorul Q1 din poarta P1 (CMOS) este comandat deschis i simultan se comand i deschiderea lui Q2 din P3 (TTL), atunci acesta din urm va rmne sau nu saturat n funcie de valoarea curentului de colector care are o valoare:

IC

VCC RON

( 4)

n relaia de mai sus am avut n vedere i curenii care se nchid de la intrrile comandate. Se remarc valoarea mare a curentului ce se Fig. 6 Scurtcircuit ntre o ieire stabile te prin structura CMOS, dar de aceast dat detectarea bipolar i o ieire CMOS curentului IDDQ de valoare mare este ngreunat de prezena circuitelor TTL alimentate de la aceeai surs. Pentru a putea utiliza tehnica amintit se impun msuri

TESTAREA ECHIPAMENTELOR ELECTRONICE

suplimentare de proiectare pentru testabilitate care asigur posibilitatea separrii alimentrii pentru cele dou categorii de circuite. Dac este comandat deschis tranzistorul Q2 din poarta P1 i tranzistorul Q1 din poarta P3 atunci prin ele se stabilete un curent: V V D VCE I = CC ( 5) RON + R Nivelul de tensiune din noduri va fi: V V D VCE V = I RON = CC RON RON + R

( 6)

Aa cum se poate observa exist ansa ca acest nivel s fie interpretat ca un nivel "1" sau un nivel intermediar "X" de ctre circuitele TTL comandate, respectiv ca un nivel intermediar de ctre circuitele CMOS comandate. Problema monitorizrii curentului prin structura CMOS poate fi rezolvat numai cu tehnic ISSQ cu valabilitatea precizrilor anterioare referitoare la existena unor faciliti implementate pentru alimentarea separat a celor dou familii logice. Ca i concluzii ale analizelor acestor situaii se poate formula: Se recomand s se evite utilizarea circuitelor din familii diferite (CMOS i bipolare) pe aceeai unitate funcional (plachet). Numrul vectorilor de test care pot surprinde defectele din nodurile scurtcircuitate n Fig. 3 este 2, aa cum se poate observa din tabelul urmtor. Acest fapt ne arat c i de aceast dat nu trebuiesc aplicate toate combinaiile posibile la intrri pentru a putea surprinde efectul defectelor. Circuit fr defect I1 0 0 1 1 I3 0 1 0 1 O1 1 1 0 0 O3 1 0 1 0 Noduri scurtcircuitate I1 0 0 1 1 I3 0 1 0 1 O1 1 X X 0 O3 1 X X 0

Fig. 7 Tabelul de adevr pentru funcionarea circuitelor din Fig. 3

n tabelul anterior X trebuie interpretat n funcie de situaiile analizate. Prezena defectelor de tip scurtcircuit poate crea dificulti majore n procesul identificare a lor n dou situaii: dac acest scurtcircuit apare ntre traseele de semnal de la intrrile funcionale, acolo unde se aplica semnalele de test, respectiv n situaia n care scurtcircuitul introduce o cale de reacie negativ. n cazul scurtcircuitelor dintre intrrile funcionale de pe modulul electronic problema creat se refer la faptul c de obicei n abordarea i interpretarea testului se consider c semnalele de test aplicate sunt corecte. Pentru a detecta acest tip de defect pinii de ieire ai echipamentului de test trebuie s fie capabili s sesizeze creterile de cureni injectai n prezena defectului. n cazul n care scurtcircuitul introduce o cale de reacie pot apare urmtoarele fenomene: Dac circuitul testat este unul combinaional el este transformat ntr-un circuit secvenial.

2 1 3 2 1 3 2 1 3

Fig. 8 Scurtcircuitul transform circuitul n unul secvenial

TESTAREA ECHIPAMENTELOR ELECTRONICE

Aa cum poate fi urmrit n Fig. 8 scurtcircuitul de la ieirea porii spre intrare va determina ca circuitul s aib o comportare secvenial, strile ieirilor vor depinde i de valorile lor anterioare. Pentru a pune n eviden acest tip de defect trebuie adoptat o metod adecvat de test care eventual s nu presupun aplicarea unei succesiuni de semnale de test. Dac n circuitul testat scurtcircuitul apare ntre dou puncte ntre care exist un numr impar de inversri, atunci circuitul poate oscila. Dac timpul de propagare prin porile din bucla creat este mic, rezult oscilaii de frecven ridicat care pot determina pentru semnalele din noduri valori intermediare celor dou nivele logice.

u 0 1
U6 2 3 AND2

U4 2 1 3

P1
1

AND2

0
2 3

P2 0
2 U7

U9

P6
1

P4 1 1 u
2

U5 NOT U8 2 3

P3
1

OR2

P5 1

AND2

NOT

Fig. 9 Apariia oscilaiilor datorit scurtcircuitelor

n exemplul din Fig. 9 valorile logice din nodurile circuitului permit propagarea variabilei u pe bucla creat prin existena scurtcircuitului. Dac n schimb la intrrile primei pori SI, P1 ambele valori logice ar fi 0, atunci propagarea variabilei ar fi blocat la trecerea prin poarta P3.

Desfurarea lucrrii 1. Se analizeaz prin simulare n OrCAD urmtoarea schem care modeleaz prezena unui scurtcircuit la una din barele de alimentare. Prezena rezistenelor R1 i R2 determin activarea interfeei digitalanalogice, n felul acesta se pot urmri tensiunile ce apar la ieirea porii. Dac R1 se alege de valoare foarte mic, de exemplu 1, i R2 de valoare foarte mare, va fi simulat situaia prezenei unui scurtcircuit la mas. . Dac R2 se alege de valoare foarte mic, de exemplu 1, i R1 de valoare foarte mare, va fi simulat situaia prezenei unui scurtcircuit la bara de alimentare. La intrarea porii se va aplica un tren de impulsuri pentru a putea observa modificarea nivelelor logice la ieire n cele dou situaii. Se vor considera mai multe pori din diferite familii logice.

Fig. 10 Circuit pentru simularea scurtcircuitelor la barele de alimentare

TESTAREA ECHIPAMENTELOR ELECTRONICE

Se vizualizeaz tensiunile de la ieirea porii i se noteaz nivelul logic care este modificat n prezena defectului. Se determin puterea disipat de poart n situaiile de defect i se apreciaz care situaie este mai grav n funcionare. Pentru determinarea acestor puteri se vizualizeaz: - Pentru scurtcircuitul la mas I(R1)*(5-Vo) - Pentru scurtcircuitul la bara de alimentare I(R2)*Vo n situaia n care alegei o poart din familia CMOS, variai i tensiunea de alimentare VDD mpreun cu V2. Urmrii efectul produs asupra puterilor disipate de poart. 2. Se analizeaz prin simulare n OrCAD urmtoarea schem care modeleaz prezena unui scurtcircuit ntre dou trasee de semnal. Se vor considera pe rnd pori din diferite familii logice. Sursa V1 va aplica un semnal dreptunghiular pentru a urmri modul n care defectul altereaz nivelele logice. Pentru sursa V2 se vor alege pe rnd tensiuni continue corespunztore celor dou nivele logice.

Fig. 11 Circuit pentru simularea scurtcircuitului ntre dou trasee de semnal

Se vor analiza semnalele din nodul scurtcircuitat i de la ieirile porilor U2 i U4. Se vor determina puterile disipate pe porile cu ieirile scurtcircuitate. Pentru porile din familia CMOS se variaz tensiunea de alimentare urmrindu-se modificrile care apar n puterea disipata pe porile cu ieirile scurtcircuitate. 3. Se analizeaz apariia oscilaiilor n circuitul urmtor. Sursa V2 aplic un impuls de scurt durat. Iar prin sursa V2 se urmrete modul n care se poate invalida apariia oscilaiilor. Rezistena R2 modeleaz scurtcircuitul.

Fig. 12 Circuit pentru simularea introducerii unei reacii prin prezena unui scurtcircuit