TESTAREA ECHIPAMENTELOR ELECTRONICE

LUCRAREA Nr. 3

Defecte de tip impuls logic eronat

n aceast categorie de defecte considerm urmtoarele tipuri de defecte: Dispariia unor impulsuri funcionale de scurt durat. Apariia unor impulsuri parazite de scurt durat. Aceste impulsuri logice eronate mai sunt cunoscute i sub denumirile: glitches, spikes. Modificare parametrilor temporali ai impulsului (ntrzierea impulsului, modificarea duratei lui). Aceste tipuri de defecte au urmtoarea caracteristic: ele se manifest pe perioade de timp mai scurte dect durata pe care se aplic semnalele funcionale sau vectorii de test. Drept urmare, pentru identificarea prezenei lor, echipamentul de test trebuie s fie capabil s discern impulsuri cu durat mai scurt dect impulsurile de test aplicate Cauzele apariiilor acestor impulsuri sunt variate. Trecem n revist cteva defecte care conduc la acest tip de manifestare. Proiectare logic eronat Aceste defecte apar n urma unei proiectri deficiente care nu ia n considerare toate aspectele de funcionare a circuitelor. S considerm exemplul circuitului din Fig. 1 care este dedicat s realizeze funcia de numrtor modulo 3. Ieirile celor dou bistabile le considerm ca semnale care vor fi aplicate n continuare n interiorul sistemului testat. Conform funciei logice dorite cele dou ieiri trebuie s treac numai prin 3 stri: 00, 10 i 01. Dar aa cum Fig. 1Exemplul unui circuit cu funcionare logic eronat se poate observa din diagrama de semnale din Fig. 2, datorit modului n care a fost proiectat circuitul, la sfritul celor trei stri, apare pentru o durat foarte scurt (necesar resetrii celor dou bistabile) o a patra stare 11. Evident, n funcie de circuitele care vor prelucra aceste semnale, starea amintit poate s nu constituie o comand eronat, dar n alte situaii (de exemplu circuite de decodificare) acestea pot reaciona i la aceast combinaie.

Fig. 2 Diagrama semnalelor de la ieirile celor dou bistabile din exemplul anterior

TESTAREA ECHIPAMENTELOR ELECTRONICE

Trebuie remarcat faptul c prezena acestui tip de defect ntr-un circuit nu poate fi eliminat numai prin reproiectarea lui. Impulsuri eronate datorate parametrilor dinamici diferii ai semnalelor de comand S considerm circuitul din Fig. 3. Dac semnalele aplicate la cele dou intrri comandate ale porii sunt n antifaz, atunci ieirea sa trebuie s rmn permanent n starea L. n realitate, orice semnal dreptunghiular are o form trapezoidal, adic fronturile sale au o anumit durat. Prin sursele v1 i v2 se simuleaz aplicarea a dou Fig. 3 Circuit pentru ilustrarea apariiei semnale la intrrile porii, semnale ce au impulsurilor logice eronate fronturi mult diferite, aa cum poate fi observat n diagrama de semnale din Fig. 4. Aa cum poate fi observat datorit duratei mari a fronturilor cresctoare ieirea circuitului trece pentru o scurt perioad n starea H, impulsul care apare fiind un impuls logic eronat.

Fig. 4 Formele de und ale semnalelor din circuitul analizat

Fronturile cu durat mare pot fi cauzate de prezena unor defecte parametrice n circuitele de comand, sau de existena unor capaciti echivalente foarte mari cuplate pe linia de interconectare dintre circuitul de comand i intrarea comandat. Eliminarea acestui tip de defect presupune fie nlocuirea circuitului ce prezint defectul parametric, fie reproiectarea schemei n vederea reducerii capacitii echivalente cuplate pe linia de interconectare.

TESTAREA ECHIPAMENTELOR ELECTRONICE

Stingerea impulsurilor de scurt durat n figura Fig. 5 este prezentat un exemplu ilustrativ pentru acest tip de defecte. Aa cum poate fi observat din punct de vedere logic, cele dou succesiuni de cte patru pori sunt echivalente. Cu toate acestea nu este indiferent care din cele dou soluii se adopt, atunci cnd se transmit prin ele impulsuri de durat scurt. Avem n vedere c pentru circuitele bipolare timpii de tranziie la ieire din starea L n H, respectiv din H n L, sunt mult diferii, tranziia din L n H fiind mai lent.

Fig. 5 Exemplu pentru stingerea impulsurilor cu durat mic

Pentru primul lan de pori acelai front al impulsului (cel cresctor) este mai mult ntrziat, impulsul se ngusteaz din ce n ce mai mult, iar n final nu mai are o durat suficient de mare s declaneze poarta U4A. Dac se adopt soluia cu pori inversoare, alterneaz fronturile care sunt mai mult ntrziate i practic dup dou pori durata iniial a impulsului este refcut. Evident c acest tip de defect poate fi evitat numai printr-o proiectare corespunztoare. Fenomenul ilustrat aici prin prezentarea unui circuit foarte simplu poate fi prezent i n circuite cu funcii logice mai complexe dar care prezint aceleai

Fig. 6 Formele de und pentru exemplul prezentat

TESTAREA ECHIPAMENTELOR ELECTRONICE

particulariti legate de inversarea impulsurilor. De asemenea, fenomenul trebuie luat n considerare i atunci cnd se urmrete pstrarea duratei impulsului iniial. Impulsuri logice eronate datorate hazardului dinamic Aceste defecte sunt cauzate de diferenele care exist ntre parametrii dinamici ai circuitelor logice. Dac ne referim la timpii de comutaie i la timpii de propagare, aa cum poate fi observat n orice catalog firmele garanteaz numai faptul c valorile acestor parametri sunt sub o anumit valoare, fr a garanta nimic referitor la valoarea lor minim (adic i Fig. 7 Exemplu pentru ilustrarea hazardului dinamic ntr-un registru de deplasare faptul c sunt peste o anumit valoare). n plan practic acest lucru nseamn c putem ntlni circuite care comut mult mai repede dect altele.

Fig. 8 Formele de und pentru funcionarea corect (U1A,U2A) i eronat (U1B,U2B) a circuitului analizat

n exemplul abordat n Fig. 7 sunt prezentate dou bistabile dintr-un registru de deplasare. Aa cum poate fi observat n Fig. 8 la funcionarea corect a circuitului semnalul prezent la intrarea D a primului bistabil (n cazul nostru valoarea logic H) apare la ieirea celui de al doilea dup aplicarea a dou impulsuri de tact.
Dac timpul de rspuns al primului bistabil este mult mai mic dect pentru al doilea ieirea sa va comuta nainte ca s se stabilizeze semnalul de la ieirea celui de al doilea. Drept urmare acesta din urm va fi nscris n final cu aceast valoare logic i, aa cum poate fi observat din analiza formelor de und U1B i U2B, valoarea logic de la intrare apare la ieirea celui de al doilea Fig. 9 O sluie pentru evitarea fenomenului de bistabil dup primul impuls de tact. hazard dinamic din circuitul anterior Pentru a evita acest fenomen se introduce n faza de proiectare un inversor pentru semnalele de tact ale celulelor succesive din registrul de deplasare (Fig. 9). n felul acesta bistabilii care se nvecineaz comut pe fronturi diferite ale impulsului de tact original.

Desfurarea lucrrii 1. Se analizeaz prin simulare funcionarea schemei urmtoare care se dorete un numrtor modulo 3. Se vizualizeaz semnalele de la ieirile celor doi bistabili i se identific starea de funcionare nedorit.

TESTAREA ECHIPAMENTELOR ELECTRONICE

Fig. 10 Circuitul de test pentru vizualizarea apariiei unui impuls logic eronat

2. Pentru circuitul din Fig. 11 se programeaz pentru cele dou surse semnale n antifaz. Se variaz durata fronturilor generate de cele dou surse de semnal identificndu-se situaiile n care duratele diferite genereaz impulsuri eronate

Fig. 11 Schema de test

3. Se analizeaz funcionarea n paralel a celor dou circuite din Fig. 5. Durata impulsurilor aplicate trebuie s fie mic.