TEM PROIECT Nr.

6
Fie funciile booleene f1 i f2 date prin tabelul de adevr de mai jos.Se cere:
a) S se exprime funciile date prin FCD (forma canonic disjunctiv), FCC (forma
canonic conjunctiv) i diagrame Karnaugh.
b) S se obin ambele forme minime
(disjunctiv i conjunctiv) ale
0
funciilor, utilizndu-se metoda
1
diagramelor Karnaugh, respectiv
2
metoda Quine-McCluskey.
3
c) S se obin formele minime
4
disjunctive ale celor dou funcii
5
logice,
folosindu-se
metoda
6
minimizrii
ansamblului.
7
d) S se implementeze funciile logice, independent, numai cu
8
pori logice I-NU (porile logice sunt realizate n tehnologia
9
TTL).
10
e) S se implementeze funciile logice, independent,
11
numai cu pori logice SAU-NU (porile logice sunt
12
realizate n tehnologia CMOS).
13
f)
S
se
implementeze ansamblul funciilor logice numai cu
14
pori logice I-NU (porile logice sunt realizate n tehnologia
15
TTL).
g) S se implementeze ansamblul funciilor logice cu MUX-uri de 8 respectiv 16 ci
(circuitele sunt realizate n tehnologia .........).
h) S se implementeze ansamblul funciilor logice cu DMUX-uri de 8 respectiv 16 ci
i pori logice I-NU n prima variant, respectiv I n a doua variant (toate circuitele
sunt realizate n tehnologia .........).
i) S se calculeze timpii de propagare intrare-ieire, pentru toate schemele logice
obinute.
j) S se calculeze puterile disipate pentru toate schemele logice obinute.
k) S se compare soluiile de implementare obinute.
l) Se va face analiza, prin simulare, a tuturor schemelor logice obinute utilizndu-se
pachetul de programe OrCAD.
Pe schemele logice obinute se vor specifica tipul i gradul de utilizare al fiecrui
circuit integrat.
x1 x2 x3 x4
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

f1
*
1
*
0
1
1
1
1
1
1
1
0
0
0
0
1

f2
*
*
1
0
0
*
0
*
1
1
1
0
0
1
1
0