4.

Sinteza de frecven
4.1 Noiuni generale
Realizarea unor sisteme complexe sintetizoarele de frecven cu ajutorul
crora s se poat genera una sau mai multe frecvene (semnale sinusoidale)
pornind de la unul sau mai multe OR.
Oscilatoare cu cuar.
Iniial sinteza:
- alegea ieirea unui OC din mai multe;
- schimba criteriul care controla frecvena unui oscilator.
Au urmat scheme tot mai complexe urmrind:
- generarea ct mai multor frecvene plecnd de la un numr ct mai mic de
oscilatoare de referin;
- unul generat ct mai pur;
- parametrii semnalelor s se stabilizeze ct mai repede dup pornire sau dup o
eventual comutare.
Parametrii sintetizor:
- gama de frecven
- pasul (sau distana ntre dou componente succesive)
- puritatea spectral
componente deprtate
zgomotul de faz
timpul de comutare;
innd cont de procedeul folosit pentru prelucrarea semnalului de referin se
poate face o prim clasificare a sintetizoarelor de frecven n sintetizoare care
folosesc:

a) procedee directe
b) procedee indirecte
a) Procedeele directe
constau din combinarea frecvenelor generate de mai multe oscilatoare de referin
(OR) sau ale armonicelor acestora prin multiplicri, mixri, divizri, filtrri.
Se disting variante:
- analogice
- digitale
Procedeele analogice care se mai aplic n puine sisteme de RC - au de fcut fa
compromisului:
- puritate spectral bun filtre trece band ct mai selective;
- timp de comutare redus filtre mai puin selective.

Despre cele digitale se va discuta n continuare ele reprezentnd o soluie modern

i foarte eficient dac frecvena generat nu este prea mare.

c) Procedeele indirecte
- Au la baz folosires circuitelor PLL;
- Acestea pot fi:
analogice
digitale
- Semnalul dorit este obinut ca semnalul de ieire al Oscilatorului Controlat n
Tensiune(OCT), deci se elimin problema produselor de intermodulaie.

O alt clasificare a sintetizoarelor:

2

- sintetizoare de laborator
- sintetizoare dedicate.
Sintetizoarele de laborator are o structur modular.
Fiecare modul genereaz, la un moment dat, o frecven avnd o valoare aleas
dintr-un set restrns de valori, valoarea frecvenei semnalului de ieire se obine prin
combinarea corespunztoare a valorilor diverselor module.
Un exemplu n acest caz l constituie sintetizoarele decadice.
In acest caz valoarea frecvenelor se exprim zecimal iar modulele sunt dedicate cte
unei decade, fiecare contribuind n valoare final cu un digit.
Prin convenie se noteaz cu L decada cu ponderea cea mai mic.
Frecvena generat de modulul corespunztor unei decade este notat cu:

(f 09 )n ,

n [1, N ]

Iar valoarea frecvenei generate de sintertizor este:

N

f = (f 0 9 )n 10 n +1
n =1

De exemplu un sintetizor care lucreaz cu pasul de 1kHz n gama 1kHz9999kHz

are patru decade. Pentru f0=4972:

(f 09 )1 = 4MHz (f 09 )2 = 9MHz
(f 09 )3 = 7 MHz (f 09 )4 = 2MHz
Se constat c decadele genereaz valori apropiate deci vor avea condiii de lucru
comparabile.
Valoarea frecvenei care va corespunde decadei se obine prin divizare iar semnalul
final se obine prin combinarea corespunztoare a semnalelor provenind de la cele
patru (N) decade.

4.2 Sinteza digital direct

Principalele avantaje care fac ca aceast metod de sintez s fie mult folosit sunt:
- repetabilitatea
- fiabilitatea
- absena circuitelor de acord
- absena circuitelor care s conduc la deriva valorilor generate funcie de
temperatur sau de timp.
Sintetizoarele analogice conin OCT, multiplicatoare, circuite PLL, filtre care
necesit acord, circuite de compensare a derivei cu temperatura, componente
selectate prin msurtori etc.
Sintetizoarele digitale necesit circuite logice i un oscilator de tact.
Trebuie precizat c aceste sintetizoare au oarecari limite din punctul de vedere al
frecvenei maxime de lucru.
4.2.1 Schema bloc

Osc Control numeric (OCN)

Tabel
(memorie)

Modulator
de faza

Tact

CDA

Acord
Figura 4.2.1 Schema bloc a unui sintetizor digital direct

Se observ c schema bloc cuprinde trei blocuri importante:

- oscilatorul controlat numeric (NCD)
4

FTJ

- convertorul Digital-Analog (CDA, DAC)

- filtrul de ieire pentru a suprima componentele de frecvene superioare.
Parametrii de intrare:
frecvena de referin (tactul) care incrementeaz numrtorul i
introduce noua informaie n convertor,
datele de control a valorii frecvenei i modulaiei.
Oscilatorul controlat numeric, pe lng logica de interfaare, cuprinde
acumulatorul de faz, care este, de fapt, un numrtor i un tabel n care sunt
nscrise eantioanele pentru forma de und care va fi generat.
4.2.2. Oscilatorul controlat numeric
Oscilatorul controlat numeric, pe lng logica de interfaare, cuprinde
acumulatorul de faz, care este, de fapt, un numrtor i un tabel n care sunt
nscrise eantioanele pentru forma de und care va fi generat.

B1

B2

Acum
(NUM)

Mod.
faza

Figura 4.2.2 Schema bloc a Oscilatorului Controlat Numeric

ROM

 Buferul B2 insereaz un cuvnt care va da valoarea frecvenei.

Fiecare impuls de tact incrementeaz numrtorul cu o valoare dat de cuvntul
menionat (pas) notat cu .
Dac se realizeaz o cretere liniar a fazei aceasta poate corespunde unui semnal
sinusoidal.
Este uor de constatat c frecvena reprezentat de faza liniar cresctoare depinde de:
Frecvena tactului aplicat acumulatorului de faz;
valoarea pasului de faz;
Valoarea limit a frecvenei este dat de numrul de pai nainte de resetare).
f out =

f t
2m

unde m este numarul de biti ai

numaratorului (acumulatorului )

Aici m reprezint numrul de bii pentru numrtor (acumulatorul de faz);

Evident dintre cei doi parametri cel care controleaz valoarea frecvenei este pasul

..
Liniaritatea variaiei fazei, deci puritatea spectral a semnalului generat depinde, n
primul rnd, de puritatea spectral a semnalului de tact.
La o analiz mai atent se observ c acest sintetizor este de fapt un divizor de
frecven, deci zgomotul de faz al semnalului generat va fi mai mic dect zgomotul
oscilatorului de tact.
Evident: ft i m sunt constante pentru un sintetizor.
Ele sunt alese funcie de gama care trebuie acoperit i de pasul cu care trebuie
explorat aceast gam.
Se ine cont c:

f max 0,4f t
6

f =

ft
2m

Prima limit rezult din teorema eantionrii (semnalul de ieire trebuie eantionat
cel puin cu frecven dubl).
Este evident c este posibil s se realizeze pai foarte mici dac acumulatorul de faz
asigur o rezoluie suficient.
Se constat c din momentul n care acumulatorul este ncrcat un nou pas faza
ncepe s varieze cu aceast valoare, deci se pot genera cu uurin semnale
modulate n frecven.
Procesul de modulaie este cu faz continu.
Conversia fazei n amplitudine se face citind valoarea nscris la adresa
corespunztoare din memorie (ROM).

4.2.3 Memoria
Memoria reprezint convertorul faz amplitudine.
Orice semnal periodic are o coresponden biunivoc ntre amplitudine i faz.
Conversia se poate face simplu prin memorarea eantioanelor amplitudinii
semnalului sinusoidal care trebuie generat.
Cunoscnd modul de variaie a amplitdinii semnalelor sinusoidale este evident c nu
este necesar mmemorarea valorilor pentru o perioad ntreag ci numai pentru un
sfert de perioad.

111111

00000

Adresa
0000

11111

Figura 4.2.3 Schema bloc a Oscilatorului Controlat Numeric

Trecerea la celelalte cadrane se face simplu prin logica de control (numrarea napoi
sau schimbarea de semn).
De remarcat c numrtorul lucreaz cu pn al 48 bii.
n celelalte blocuri se rein numai cei mai semnificativi (10-12) bii, rezoluia fiind
suficient.
Aceste sintetizoare pot fi, la fel de uor, modulate n faz prin modificarea
cuvntului care citete memoria.
Modulaia de amplitudine se poate realiza prin controlul valorii citite din memorie
(aduna, nmuli).
Performanele lor sunt limitate n primul rnd de DAC viteza de citire. Se ajunge la
ft=1GHz i f0400MHz. Dac se dorete generarea unor valori n alte domenii de
frecven se fac mixri adecvate.

4.3 Sinteza de frecven realizat cu circuite PLL

4.3.1 Sintetizoare de frecven realizate cu circuite PLL analogice
Dup modul n care se combin semnalele generate de cele N decade:
a) sintetizoare cu injecie serie;
b) sintetizoare cu injecie paralel.
a) Funcionarea sintetizoarelor cu injecie serie

Fig. 4.3.1 Sinteza de frecven prin "injecie" serie;

de la semnalul generat de OR de mare stabilitate se alege un set de 10 componente,

s1 (t) = An cos[ io +( (0 -9) )1 ]t
9

(1)

n=0

unde io corespunde frecvenei care este generat la selectarea valorii (o)1.

Semnal de corecie

io t)
s 2 (t) = A cos(
10
Structura unei decade (excepie decada N)

(2)

Fig. 4.3.2 Sinteza de frecven prin injecie serie. Schema bloc a decadei n(nn').

Se obine un semnal avnd frecvena:

f

= f io +
o,n

f o,n+1
+ ( f o-9 )n
10

(3)

Rolul mixrii cu semnalul s2(t).

Rezult:

f o,N = f io + ( f 0 -9 )N
f o,N -1 = f io + ( f 0 -9 )N -1 +

( f 0 - 9 )N
10

...............................
f o,3 = f io + ( f 0-9 )3 +
f o,2 = f io + ( f 0-9 )2 +

( f 0 -9 ) 4
10
( f o-9 )3

+ ... +

( f 0 -9 ) N
N-3

10
( f o-9 ) N

+ ... +
N- 2
10
10
( f o-9 ) N
( f o-9 )2
+ ... +
f o,1 = f o = f io + ( f 0-9 )1 +
N-1
10
10

10

(4)

 Concluzie: sunt uor adaptabile pentru a genera un numr foarte mare de frecvene.
b) Funcionarea sintetizoarelor cu injecie paralel

OR - semnalul de referin propriu-zis:

Fig. 4.3.3 Sintetizor de frecven cu "injecie" paralel;

s2 (t) = U r cos n r t

(5)

Semnalele aplicate celor N decade (cte zece componente) pot fi diferite:

s1 (t) =

k2

Ak cos(k r t) + r(t)

(6)

k= k 1

unde r(t) reprezint suma celorlalte componente.

11

Fig. 4.3.4 Sinteza de frecven prin "injecie" paralel; schemele bloc pentru:
a) decada n; b) generatorul de digit n.

Semnalul livrat de primul generator de digit este mixat prin scdere fr divizare cu
semnalul de la ieirea OCT; deci, dac este ndeplinit condiia

f o > f i1 + ( f 0 - 9 )1

(7)

n care, ca i n relaiile urmtoare, fin, n= 0,..N, reprezint frecvena generat la alegerea

valorii (fo)n, rezult un semnal cu frecvena

f o 1 = f o - [ f i1 + ( f 0 - 9 )1 ] ;

(43)

Cu alte cuvinte, frecvena OCT satisface relaia

H(s)

(s)
i (s)

rl

12

K o F(s)
s + K o F(s)

(44)

 Dup

mixerul

asociat

f o,2 = f o,1 - [f i 2 +

celei

de

doua

decade

( f 0-9 )2
( f 0-9 )2
], f o,1 > f i 2 +
10
10

rezult:

(45)

Respectiv
f o = f o,2 + f i1 + f i 2 + ( f 0-9 )1 +

In

final,

f r = f o,N -1 - [ f iN +

la

( f 0 -9 )N
10

N -1

( f 0-9 )2
10

(46)

sincronism,

] ; f o,N -1 > f iN +

( f 0 -9 )N
10

rezult:

(47)

N -1

i se deduce:

f o = (f i1 + f i2 + f i3 + ... + f iN + f r ) +
( f 0 -9 ) N
( f 0 -9 ) 2
+ [( f 0 -9 )1 +
+ ... +
]
N -1
10
10

(48)

Frecvenele fi1,fi2...fr, vor fi alese n aa fel nct s permit sinteza limitei inferioare a

gamei de frecven impus.

Pentru a ilustra modul cum se aplic relaiile (164)-(168) se presupune c trebuie

sintetizate frecvene n gama (200-209,99)MHz cu pasul de 10 kHz. Evident, sunt

necesare
( f 1 )N

3
=

decade;

cunoscnd

N -1

se

determin:

( f 1 )3

= 10 kHz
2
10
adica
f 1 = 1 MHz si f r = 1 MHz
10

pasul

(49)

Deci, se va folosi un oscilator cu cuar cu frecvena de 1 MHz i se vor selecta 10

armonici

astfel

nct

se

poat

genera:

( f o )1 = 0; ( f 1 )1 = 1 MHz; ( f 2 )1 = 2 MHz...( f 9 )1 = 9 MHz. (50)

Pentru a preciza armonicele care trebuie utilizate se ine cont c

f omin = f i1 + f i2 + f i3 + f r
13

(51)

 In scopul unei exprimri zecimale convenabile se aleg cele zece armonici pentru digiii

2 i 3 n domeniul:
f[100,..,109] MHz;

deci, tinnd cont de coeficienii de divizare corespunztori, rezult:

f2=10 MHz i f1=1 MHz

respectiv
fi1=188 MHz

deci decada 1 selecteaz una dintre armonicele avnd k[188,..,197].

Se

testeaz

acoperirea

gamei

impuse:

( f 0-9 )2 ( f 0 -9 )3
+
=
2
10
10
= 188 + 10 + 1 + 1 + 9 + 0,9 + 0,09 = 209,99MHz

f omax = f i1 + f i2 + f i3 + f r + ( f 0-9 )1 +

Lund n consideraie generarea unui semnal cu frecvena fo=203,65 rezult

- (f3)1=3MHz ; fi1+(f3)1=191MHz
- (f6)2=6MHz ; [fi2+(f6)2]:10=10,6MHz
- (f5)3=5MHz ; [fi3+(f5)3]:100=1,05MHz
Se constat c sinteza prin injecie paralel implic o serie ntreag de mixri care au loc

n interiorul buclei; aceste operaii au efecte negative asupra stabilitii.

Au fost imaginate soluii cum ar fi: realizarea unor mixri n afara buclei; divizorul de

frecven plasat naintea generatorului de digit etc. care urmresc ameliorarea

parametrilor buclei din acest punct de vedere. Oricum, sinteza prin injecie paralel nu
este indicat atunci cnd numrul de frecvene care trebuie sintetizate este foarte mare.

14

4.3.2 Sinteza cu circuite PLL digitale (DPLL)

4.3.2.1 Aspecte specifice DPLL

CP

OCT

CP

FTJ

DP

OCT

FTJ

a)

b)

Figura 4.3.5 Schemele bloc pentru circuite PLL i DPLL

Diferene:

a) de natur constructiv;
b) de natur funcional;
c) din punctul de vedere al performanelor.
a) Diferene constructive:

- semnalele prelucrate la circuitele DPLL sunt semnale logice

- se folosesc circuite digitale cu avantajele cunoscute.
Detectorul de faz

- clasic OP cu caracteristic de detecie sinusoidal;

u e (t ) = k sin ( 2 1 ) = k sin e (t )
- Realizarea unor DP cu alte performane este uor de realizat n tehnic
digital;

15

- Astfel de detectoare pot fi folosite i n structura circuitelor PLL analogice dar

adugnd circuite de limitare.
Schema bloc simplificat a circuitelor PLL digitale (figura 4.3.5) evideniaz i o alt

deosebire constructiv fa de circuitele PLL analogice: folosirea unui divizor de

frecven (programabil) n bucl, pe calea de reacie;
- Un astfel de divizor extinde n mod considerabil aria de aplicabilitate a
circuitelor DPLL.
- Este interesant de menionat c i un asemenea divizor poate fi introdus n
schema circuitelor PLL analogice dac este precedat de un limitator i urmat
de un filtru;
- Evident, n acest caz, soluia este complicat i restrnge gama de frecven
n care circuitul rezultat funcioneaz.
b. Diferenele n ceea ce privete funcionarea sunt, practic, consecine ale

diferenelor menionate mai sus.

De exemplu, un circuit PLL cu un comparator de faz sinusoidal, aflat n

faza de cutare a sincronismului (achiziie), se comport n mod diferit faa
de unul cu caracteristic triunghiular.

Conform celor menionate mai sus, acest aspect nu este specific circuitelor
DPLL.

Comparatoarele de faz digitale pot fi utilizate i n structura circuitelor PLL

analogice dac, aa cum se preciza mai sus, sunt precedate de limitatoare.

Mai mult, diferena menionat se diminueaz pe msur ce circuitul PLL se

apropie de sincronism; la erori de faz mai mici toate comparatoarele prezint
o regiune liniar.

16

Cu aceste considerente se constat c este valabil schema bloc liniarizat

dat n figura 4.3.6.

Figura 4.3.6 Schem bloc liniarizat a unui circuit DPLL

Comparnd aceast schem cu cea prezentat pentru circuitele PLL analogice

se constat c pe calea de reacie exist un atenuator cu factorul 1/N care
provine de la divizorul programabil.

Dac se analizeaz bucla considernd tandemul oscilator controlat n tensiune

divizor programabil ca un oscilator echivalent caracterizat prin constanta
K'3=K3/N se obin funciile de transfer:

pe bucl deschis
G(s) =

K 1 K 2 K 3 F(s)
F(s)
r (s)
= K
|BD =
s
N
s
i (s)

(52)

unde s-a folosit notaia K'=K1K2K3/N;

- pe bucl nchis

F(s)
r (s)
K
H(s) =
|BI =
s + K F(s)
i (s)

17

(53)

 Funciile obinute sunt identice, ca form, cu (38) i (37) deduse pentru circuitele

analogice. Deosebirea dintre ele const n aceea c, la circuitele PLL digitale, ctigul
K' depinde de frecvena de lucru a OCT prin intermediul factorului de divizare N.
In cele mai multe situaii, de exemplu n sinteza de frecven, ieirea buclei este ieirea

OCT. In acest caz, funcia de transfer pe bucl deschis rmne ca mai sus iar funcia
pe bucl nchis capt expresia
H(s) =

N K F(s)
o (s)
|BI =
s + K F(s)
i (s)

(54)

Dincolo de implicaiile factorului N asupra unor parametrii ai buclei, expresiile

obinute stau la baza contituirii schemei echivalente analogice pentru circuitele DPLL.
In acest demers, trebuie avut n vedere condiia ca frecvena la care lucreaz

comparatorul de faz s fie mult mai mare dect banda de trecere a buclei.
4.3.2.2 Comparatoare de faz folosite la realizarea circuitelor DPLL
Echivalentul digital al comparatorului de faz analogic de tip operator de produs este

realizat cu un circuit sau-exclusiv; acesta prezint o caracteristic triunghiular.

Soluia, dei foarte economic, nu este folosit, prea mult, deoarece semnalul

proportional cu eroarea de faz este dreptunghiular, cu amplitudine mare.

Acest semnal depinde de factorul de umplere al semnalelor comparate i alturi de

componenta medie, folosit pentru controlul OCT, conine componente nedorite care
nu pot fi eliminate, n condiii satisfctoare, de ctre filtrul de bucl al circuitului
DPLL.
Dintre nenumratele comparatoare de faz digitale perfecionate, a fost ales pentru a fi

prezentat, n acest paragraf, comparatorul a crui schem este dat n figura 4.3.7 i
care este folosit n unele circuite PLL realizate n tehnologie CMOS ;

18

Fig. 4.3.7 Comparator de faz digital

Se observ c este un comparator de faz cu memorie, controlat de

fronturile

cresctoare ale semnalelor de intrare. El este realizat cu patru bistabili RS, logica de
control asociat i doi tranzistori MOS, unul cu canal p i cellalt cu canal n, conectai
pe post de comutatoare pe ieire. Cei doi tranzistori pot fi:
unul n stare de conducie i cellalt n stare de blocare;
amndoi n stare de blocare (ieirea n stare de impedan mare).
Cnd tranzistorul cu canal p este n conducie condensatorul de filtrare C se ncarc

prin rezistena R; cnd conduce tranzistorul cu canal n, C se descarc cu aceeasi

constant de timp; cnd ambele sunt n stare de blocare tensiunea pe condensator se
conserv. Presupunnd c semnalul sv are frecvena mai mare dect sr atunci, n cea
mai mare parte a timpului, este deschis tranzistorul cu canal p i condensatorul se
ncarc. Dac frecvenele au devenit egale dar exist un defazaj ntre cele dou semnale
se deschide unul din cei doi tranzistori, funcie de semnul defazajului, pe o durat
proporional cu valoarea sa absolut. Deci, pe msur ce circuitul PLL se apropie de
19

condiia de sincronism, care n acest caz se exprim prin frecvene egale i defazaj nul,
impulsurile aplicate condensatorului sunt tot mai scurte. In acest mod la sincronism
componentele care trebuie filtrate au o pondere redus n semnalul de ieire.
Funcionarea este similar dac relaia ntre frecvenele semnalelor comparate este
invers.
Pentru circuitele PLL folosite n sinteza de frecven, cu aplicaie n sistemele de

comunicaie, se cere, adeseori, o puritate spectral mai bun dect cea care poate fi
realizat cu comparatorul de faz descris. Pentru asemenea situaii au fost concepute
comparatoare de faz cu eantionare i memorare (S&H).
Schema unui astfel de comparator este dat n figura 4.3.8.
Se constat c schema dat poate fi mprit n trei seciuni:

blocul digital de control, care formeaz semnalul ntrziat sv' i care genereaz
semnalele de comand pentru ntreruptoare;
comparatorul analogic;
blocul care sesizeaz ieirea comparatorului din zona de funcionare corect i o
semnalizeaz.

Fig. 4.3.8 Schema simplificat a comparatoarelor analogice S&H.

20

 Funcionarea comparatorului de faz S&H poate fi urmrit cu ajutorul diagramelor

date n figura 4.3.9-a.

Semnalele analizate sunt sv i sr.

Fig. 4.3.9 Comparatorul analogic S&H; a) formele de und ale principalelor

semnale, b) variaia tensiunii de ieire funcie de eroarea de faz.

Blocul logic de control genereaz semnalul sv' printr-o ntrziere a semnalului t a

semnalului sv (vezi i figura 4.3.13). Frontul scztor al semnalului sv' (sau frontul
cresctor al semnalului sv) comand nchiderea comutatorului k2, producnd
descrcarea condensatorului CA. Frontul pozitiv deschide comutatorul k2 i nchide
comutatorul k1. Condensatorul CA se ncarc, sub curent constant, pn la apariia
frontului cresctor al semnalului sr.

21

 In acest mod tensiunea UCA este proporional cu defazajul existent ntre cele dou

semnale. Frontul cresctor a semnalului sr deschide comutatorul k1, nchide

comutatorul k3 i tensiunea UCA se transfer pe condensatorul de memorare CC.
Din cele prezentate rezult c tensiunea de comand variaz n trepte mici; deci

componentele nedorite sunt mult reduse n comparaie cu comparatoarele digitale.

De asemenea se constat c panta comparatorului depinde de condensatorul CA i de

rezistena care controleaz generatorul de curent.

Valoarea pantei poate fi foarte mare, rezultnd o caracteristic trapezoidal (figura

4.3.9-b).
Dac eroarea de faz este prea mare, tensiunea pe condensatorul CA depete

tensiunea VEOR (EOR de la end of ramp = sfrit de ramp) comparatorul ralizat cu

amplificatorul operaional A1 comut i blocul de semnalizare avertizeaz circuitul
PLL c s-a ieit din zona de funcionare corect (semnalul EOR).

4.3.2.3 Sintetizoare de frecven realizate cu circuite PLL digitale

Observnd schema bloc din figura 4.3.5, se constat c prin simpla adugare a unui

oscilator de referin circuitul PLL digital devine cel mai simplu sintetizor.
Aceasta simplitate explic interesul strnit de posibilitatea folosirii circuitelor PLL

digitale pentru sinteza de frecven i nenumratele studii care i-au fost dedicate n
decursul timpului.

22

Fig. 4.3.10 Schema bloc a celui mai simplu sintetizor cu circuite DPLL.

Divizorul N1 nu este strict necesar; el poate lipsi dac este disponibil un oscilator de

referin cu frecvena necesar. Aa cum a rezultat n paragraful precedent, la

sincronism:

fv=

fo
= f r; f o= N f r
N

(55)

Deci prin modificarea coeficientului de divizare, se pot sintetiza valori de frecven

care s acopere o gam oarecare cu pasul fr. Limitele gamei acoperite pe aceast cale
depind de parametrii buclei (OCT, comparator de faz) i de performanele impuse
semnalului generat.
Este evident c un astfel de sintetizor poate fi caracterizat prin dimensiuni reduse i

consum mic. Este interesant de precizat c soluia prezentat mai sus este rareori
folosit ca atare.
Un prim motiv const n limitele care caracterizeaz divizoarele programabile.
Astfel, divizoarele programabile cu circuite CMOS se pot realiza pn la 4-5 MHz;

divizoarele cu circuite rapide pot merge pn la 40-50 MHz; exist i divizoare cu

circuite de mare vitez care pot funciona la frecvene mai mari de 1 GHz. Domeniul
23

de interes pentru sintez se ntinde la zeci de GHz iar preul de cost al divizorului crete
la fel de rapid ca limita ce trebuie atins.
In consecin o schem bloc a unui circuit DPLL cu o arie de aplicabilitate mai larg n

sintez este cea dat n figura 4.311.

Se observ c au fost introduse, n plus, un divizor cu factor de divizare fix N2

(cunoscut sub denumirea de divizor de prescalare, sau prescaler), i un mixer.

Divizoarele fixe pot fi realizate convenabil pn la frecvene foarte ridicate; mixerul
permite realizarea unor sisteme cu mai multe circuite PLL.

Fig. 4.3.11 Folosirea circuitelor DPLL pentru sinteza de frecven; o schem bloc perfecionat.

Pentru noua structur cu notaiile de pe figura 4.3.11 se constat c la sincronism sunt

valabile relaiile:

fv =

1 fo
( - f); f o = (N f r + f) N 2
N N2

(56)

Cu alte cuvinte, prin mixare se poate realiza o deplasare a domeniului sintetizat cu un

ecart (N2fr), iar prin divizarea cu N2 pasul cu care se face sinteza devine N2fr. Creterea
pasului nu poate fi acceptat totdeauna. Pentru a menine vechea valoare trebuie redus
corespunztor frecvena de referin. La rndul ei, reducerea frecvenei de referin fr
nu este convenabil deoarece o valoare mic a ei implic band redus de trecere a
24

filtrului de bucl pentru a evita modulaia nedorit a OCT. Banda ngust a filtrului de
bucl implic timp de achiziie (timp de intrare n sincronism) mare etc.
Soluia folosit, const n realizarea unor divizoare de prescalare cu factor de divizare

fix dar avnd cteva valori comutabile la o comand aplicat din exterior. Pentru a
exemplifica aceast soluie se consider cazul divizoarelor programabile decadice; un
divizor de prescalare utilizabil n acest caz are coeficientul N2=10/11. Schema bloc a
tandemului divizor programabil-divizor de prescalare este dat n figura 4.3.12.

Fig. 4.3.12 Divizoare programabile cu divizor de prescalare cu factor de divizare

controlabil

Divizoarele N i N' sunt programabile i lucreaz prin decrementare. Se consider c au

fost alei coeficienii de divizare:

M

N = Am 10 M -m ; N < 9

(57)

Am ,{0,1,..,9}

(58)

m=1

Unde

Dac divizorul de prescalare are factorul de divizare fix i egal cu 10 se obine:

M

M - m +1
f o = N f r N 2 = f r A m 10
m =1

25

(59)

deci pasul minim este 10fr.

Divizorul cu pas controlabil 10/11 lucreaz cu N2=11 ct timp divizorul N'0 i cu

N2=10 n rest; se deduce

M

N = 11 N + 10[ Am 10

M -m

m=1

- N ] = Am 10 M -m+1 + N

(60)

m=1

Deci prin factorul de divizare N', al divizorului auxiliar se controleaz digitul care este

mascat de divizorul de prescalare i, pe ansamblu, se realizeaz un pas egal cu fr.

De menionat c exist divizoare de prescalare decadice cu mai muli indici ( de

exemplu DP111 care are N2=100/110/111) precum i divizoare de prescalare binare

(de exemplu N2=30/32).
Un al doilea motiv pentru care structura sintetizorului analizat nu este, totdeauna,

satisfctoare const n necesitatea evitrii modulaiei parazite care se realizeaz cu

componente provenite de la comparatorul de faz, deci componente avnd frecvena
semnalului de referin sau frecvena unei armonici a acestuia. Aceste componente
avnd frecvene mult mai mici dect frecvena OCT pot produce, chiar la amplitudini
foarte mici, indici de modulaie n frecven semnificativi. Pentru a reduce acest efect
se pot folosi dou procedee:
introducerea unui filtru de rejecie, n cascad cu filtrul de bucl, axat pe
frecvena componentei corespunztoare;
folosirea unor comparatoare de faz perfecionate.
In cele ce urmeaz se va insista, puin, asupra celui de al doilea procedeu. Aa cum s-a
artat n paragraful 4.3.2.2 prelucrarea unor semnale logice a permis realizarea unei
mari varieti de comparatoare de faz.
Sinteza de frecvena implic acoperirea unor game largi de frecven cu timpi de
comutare redui i cu puritate spectral ct mai ridicat. Avnd n vedere contradicia

26

existent ntre aceste cerine se ajunge la concluzia c trebuie combinate calitile mai
multor comparatoare de faz:
un comparator cu panta redus care s permit realizarea benzii de prindere
impuse cu timp de achiziie bun;
un comparator cu panta mare i ondulaii mici ale tensiunii de ieire, care s
menin bucla n sincronism cu modulaie parazit redus.

Fig. 4.3.13 Comparator de faz complex: a) schema bloc;

b)formele de und care evideniaz funcionarea modulatorului de faz.

astfel de soluie se poate obine folosind dou comparatoare dintre cele prezentate

anterior cu o logic adecvat de control (figura 4.3.13-a). Atunci cnd bucla este in
afara sincronismului, acioneaz comparatorul digital cu panta relativ mic dar care
acoper domeniul (-2,2) i permite realizarea sigur a sincronizrii.
Apropierea buclei de sincronism este sesizat de comparatorul analogic cu eantionare

i meninere (S&H) care prin logica de control comand blocarea comparatorului

digital i preia controlul. Panta acestuia fiind foarte mare rezult o bun stabilitate a
27

sincronismului; de asemenea, aa cum s-a artat n paragraful 10.3 semnalul de

comand livrat de acesta este tensiunea de pe condensatorul de memorare Cc, tensiune
a crei valoare se modific n trepte corespunztoare erorii de faz ; de aici ondulaii
mici ale tensiunii de comand a OCT i modulaie parazit redus. Semnalele de la
ieierile celor dou comparatoare de faz sunt nsumate prin intermediul filtrului de
bucl.
Schema bloc dat n figura 4.3.13 pune n eviden o alt caracteristic specific

acestor sintetizoare: posibilitatea realizrii modulaiei de faz n bucl. Aceast

posibilitate este extrem de interesant atunci cnd sintetizorul este folosit n sisteme de
comunicaie MF, oferind o modalitate performant de producere indirect a modulaiei
n frecven.
Pentru realizarea modulaiei de faz semnalul comparat nu este cel original ci o replic

a sa, ntrziat, creat de ctre modulatorul de faz.

Acesta este un circuit logic care, aa cum se observ din diagramele date n figura

4.3.13-b, la frontul pozitiv al semnalului sv comut n starea "0": simultan

condensatorul CM ncepe s se ncarce: ncrcarea se realizeaz sub curent constant,
pn cnd tensiunea pe condensator devine egal cu tensiunea Um aplicat pe intrarea de
modulaie. In acel moment apare frontul pozitiv al semnalului aplicat comparatoarelor
de faz sv'. Cum aceste comparatoare lucreaz pe fronturile pozitive, ntre semnalul
generat de OCT i semnalul comparat apare o ntrziere controlabil prin tensiunea Um.
Din punctul de vedere al semnalului generat de OCT aceasta se traduce printr-o

modulaie de faz realizat cu semnalul aplicat pe intrarea modulatorului.

Dac performanele care se obin folosind sintetizoare cu un circuit PLL nu satisfac

cerinele impuse, se poate folosi soluia cu mai multe circuite. O schem bloc care
ilustreaz modul de lucru al unui astfel de sintetizor este dat n figura 4.3.14.

28

Fig. 4.3.14 Sintetizor de frecven realizat cu dou circuite DPLL.

Circuitul PLL din ramura superioar reprezint circuitul principal i este caracterizat

prin valoarea ridicat a frecvenei de referin. In acest fel se pot filtra corespunztor
componentele care ar putea conduce la modulaia de faz nedorit. Circuitul din ramura
inferioar lucreaz la frecvene mult mai coborte i are rolul de a asigura explorarea
domeniului de frecven cu pasul impus.
La sincronismul celor dou circuite sunt valabile relaiile:

f o2 = N02 f r2 ;

f o1 = ( N01f r1 + f o2) N21

(61)

Adic

f o1 = N 21( N 01 f r1 + N 02 f r2 )
unde

29

(62)

f r1 =

f ro
N 11

f r2 =

f ro

(63)

N 12

iar foi reprezint frecvena semnalului generat de ctre oscilatorului de referin.

Se constata c pasul cu care se face sinteza este (N21fr2) i c circuitul auxiliar trebuie s

asigure acoperirea unui interval de frecven egal cu pasul buclei principale.

Tabelul 13.1
N2

fr (kHz)

Nomin

Nomax

N1

Bucla principal

100

1000

18

27

Bucla auxiliar

10

200

300

100

Pentru a exemplifica acest procedeu se consider cazul unui sintetizor care trebuie s

acopere gama cuprins ntre 2GHz i 3GHz cu pai de 1MHz. Se opteaz pentru
utilizarea unui oscilator cu cuar lucrnd pe frecvena de 1MHz. De asemenea se va
folosi un divizor de prescalare care s permit folosirea unor divizoare programabile
convenabile (f<40 MHz); rezult N21=100; In sfrit, se alege pasul de explorare care
trebuie asigurat de bucla principal de 100MHz. Aceti parametri precum i alii
determinai prin calcule simple sunt concentrai n tabelul 1.
In condiiile precizate ambele bucle trebuie s acopere domenii relativ nguste, cu pai

care nu sunt foarte mici n comparaie cu frecvena OCT; se poate astfel asigura
filtrarea foarte bun a semnalelor de comand; n orice caz mult mai bun dect dac
se folosea un sintetizor cu un singur circuit.

30