Agenda

Microprocesoarele 80286 si 80386 modul protejat

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

MICROPROCESORUL 80286

Proiectat pentru medii multitasking.

Introduce, pentru prima oar n cadrul familiei, un
sistem de gestiune al memoriei care permite adresare
a pn la 16MB de memorie fizic i pn la 1GB de
memorie virtual.
Execut setul de instruciuni 8086 ntr-un numr mai
mic de cicli main datorit optimizrii arhitecturii
interne.
A echipat sistemele de tip IBM PC AT.

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

MICROPROCESORUL 80286
MICROPROCESORUL
80286
Magistralele nu mai
sunt multiplexate!

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

MICROPROCESORUL 80286
MICROPROCESORUL 80286 Diagrama interna

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

MICROPROCESORUL 80286

80286
Circuite suport

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

MICROPROCESORUL 80286
S1\,S0\,M/IO\, COD/INTA\ indic iniierea unui ciclu
magistral i definesc tipul ciclului de magistral
80286
Semnale
magistrala

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

80286 Semnale magistrala

BHE\ Bus High Enable indic transferul pe partea

superioar a magistralei de date

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

80286 Semnale magistrala

PEREQ, PEACK\ Processor Extension

Operand Request / Acknoledge
BUSY\ Processor Extension Busy
semnal de la coprocesor care indic
nceperea execuiei unei instruciuni; cnd
e activ procesorul nu trebuie s trimit
ctre coprocesor alte instruciuni
ERROR\ Processor Extension Error
semnalizeaz apariia unei erori n
execuia instruciunii curente, este conectat
la sistemul de ntreruperi vectorizate
(controler de ntreruperi sistem).

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

80286 Modul protejat

Registrul PSW
Pentru a intra n modul protejat se execut instruciunea LPSW care iniializeaz
registrul PSW (Program Status Word)

Din modul protejat se poate iei doar prin reset hardware!

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

Microprocesorul 80386

Primul microprocesor din cadrul familiei pe 32 de bii (cuvnt de

date i linii de adres => 4GB memorie fizica adresabila).
Poate trece din modul protejat n modul real fr reset hardware.
Exist trei versiuni ale circuitului DX, SX i EX.
Versiunea SX este versiunea mai simpl (doar 24 de linii externe
de adres i 16 linii externe de date) destinat sistemelor care nu
permiteau magistral de 32 de linii (funciona chiar n sisteme
proiectate pentru 80286).
Versiunea EX este versiunea embedded ce include mai multe
circuite suport (controler DRAM, 24 pini I/O, port serial, timere etc.)
Liliana Dobrica, Sisteme cu Microprocesoare
2013-2014

10

Microprocesorul 80386
80386SX vs 80386DX

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

11

Microprocesorul 80386
Organizarea memoriei

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

12

Microprocesorul 80386
Semnale magistrala
A31-A2 linii de adres identific cele 1G locaii a 32 de bii (A0 i A1 sunt
decodate intern impreuna cu marimea datei transferate n semnalele BE3\-BE0\).
Modul real A2-A19 active
Modul protejat: A2-A31 active
BE3\-BE0\ Bank enable signals selecteaz accesul la un octet, word sau
double-word.
Pentru citirea unei instructiuni toate semnalele BE3\-BE0\ sunt active,
0000.
Ce tip de date se transfera si pe care linii de date daca liniile BE3\ BE2\
BE1\ BE0\ sunt 1100?

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

13

Microprocesorul 80386
Semnale magistrala
BS16\ Bus size 16 (dac BS16\=0 atunci chiar i varianta SX opereaz
pe magistral de date de 16 bii D0-D15) dimensionarea dinamica a
magistralei.
Duplicarea datelor pentru anumite cicluri de scriere in memorie: in
modul 16-bit cand datele sunt transferate doar pe partea ms a
magistralei de date: D16-D32.
Daca exista combinatia BE: 1001 pentru transferarea unui word,
ce linii de date sunt utilizate? Are loc duplicare?
NA\ Next address permite ca urmtoarea instruciune sau cuvnt de
date s fie emis n ciclul curent de magistral

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

14

Microprocesorul 80386
Diagrama Interna

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

15

Operarea in modul protejat

Arhitectura modului protejat specifica trei tabele de descriptori care trebuie
definite pentru operare in acest mod: GDT, LDT si IDT:
Global Descriptor Table (GDT) - mecanisme pentru definirea spatiului
global de adrese de memorie. Memoria globala este o resursa generala a
sistemului care poate fi accesata de toate programele. Contine descriptori
de segmente caracterisitici ale segmentelor memoriei globale.
Local Descriptor Table (LDT) spatiul local de adrese de memorie in cazul
unui task. LDT are descriptorii de segment care ofera acces la segmentele
de meorie de cod si date rezervate taskului curent. Fiecare task are propriul
LDT. Sistemul contine mai multe LDT.
Interrupt Descriptor Table (IDT) contine descriptori de intererupere sau
porti mecanismul prin care microprocesorul paseaza controlul programului
rutinelor de tratare a intreruperilor. Dimensiunea IDT poate fi setata sa
suporte mai putin de 256 de intreruperi.
Liliana Dobrica, Sisteme cu Microprocesoare
2013-2014

16

Operarea in modul protejat

Registrele invizibile programului
Pentru a accesa si specifica tabelele de descriptori,
microprocesorul contine Registre Invizibile Programului

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

17

Operarea in modul protejat

Registrele invizibile programului

Aceste registre controleaza microprocesorul atunci cand acesta este in

modul protejat. Se observa ca fiecare registru de segment contine o
zona invizibila utilizata in modul protejat numita descriptor cache.
Descriptor cache este incarcat cu adresa de baza, limita si drepturile de
acces de fiecare data cand se schimba continutul registrului segment.
Cand registrul de segment este incarcat cu un nou continut,
microprocesorul acceseaza tabela de descriptori si incarca descriptorul
in portiune de cache. Acesta este pastrat si utilizat pentru accesul la
segmentul de memorie pana cand continutul registrului segment se
schimba din nou.
In acest mod se evita accesele repetate la tabela de descriptori de
fiecare data cand segmentul de memorie este accesat.

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

18

Operarea in modul protejat

Registrele invizibile programului

GDTR 48 biti: cmps 2 octeti limita in octeti a GDT; cms 4 octeti:

adresa de baza
Ex: limita: 0FFFH; adresa de baza: 00100000H. Cat e dimensiunea
tabelei (in octeti) si cati descriptori pot fi stocati?
IDTR 48 biti.
Care este valoarea maxima ce poate fi asignata limitei din IDTR
stiind ca microprocesorul poate servi maxim 256 niveluri de
intreruperi?

LDTR 16 biti asociata taskului curent.

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

19

Mecanismul stabilirii adresei fizice

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

20

10

Accesul la adrese din spatiul local

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

21

Spatiul global si spatiul local

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

22

11

Incarcarea zonei cache a registrului segment

Liliana Dobrica, Sisteme cu Microprocesoare

2013-2014

23

12