CAP.

CIRCUITE LOGICE COMBINATIONALE

3.6. CODIFICATOARE (CD)

codificatorul este circuitul logic combinaional care transform modul

Definiie:

de reprezentare a informaiei din sistemul de numeraie extern, accesibil

operatorului, ntr-un sistem de numeraie intern, accesibil calculatorului.
sau
codificatorul este circuitul logic combinaional care furnizeaz la ieiri
un cuvnt binar de k bii atunci cnd numai una din cele n intrri ale sale
este activ.
Schema bloc a unui codificator cu n intrri i m ieiri:
x0
x1
x2
.
.
.
.

xn - 1

CD

.
.
.
.
.

y0
y1
y2

n 2m

ym - 1

Funcia de ieire a unui codificator este de forma:

n 1

y r = ai xi
i =0

unde: xi reprezint variabilele de intrare;

yr reprezint funciile de ieire;

ai {0, 1};
r {0, 1,..,(m-1)}.
OBSERVATII:

Numrul cuvintelor generate la ieirea codificatorului este egal cu numrul

intrrilor
Codificatorul se poate realiza cu pori SAU
n mod obinuit, codificatoarele constituie subsisteme ale unor circuite MSI
sau LSI, (convertoare de cod, ROM, PLA), dar se produc i ca circuite
integrate

Conf. dr. ing. Gloria CIUMBULEA

11

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Exemplu:
Sinteza unui codificator zecimal binar (CD Z-B)
Schema bloc:
0 x0
1 x1
2 x2

y0 20
y1 21
y2 22
y3 23

CD

.
.
.
.

ZB

9 x9

Funciile de ieire:

Tabelul de adevr:
x0

x1

x2

x3

x4

x5

x6

x7

x8

x9

y3

y2

y1

y0

0
0
0
0
0
0
0
0
0
0

0
1
0
0
0
0
0
0
0
0

0
0
1
0
0
0
0
0
0
0

0
0
0
1
0
0
0
0
0
0

0
0
0
0
1
0
0
0
0
0

0
0
0
0
0
1
0
0
0
0

0
0
0
0
0
0
1
0
0
0

0
0
0
0
0
0
0
1
0
0

0
0
0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
0
0
1

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
1
1
0
0

0
0
1
1
0
0
1
1
0
0

0
1
0
1
0
1
0
1
0
1

y 0 = x1 + x3 + x5 + x 7 + x9
y1 = x 2 + x3 + x 6 + x 7
y 2 = x 4 + x5 + x 6 + x 7
y 3 = x8 + x 9

Schema logic:
x1 x2 x3 x4

Conf. dr. ing. Gloria CIUMBULEA

x5 x6 x7 x8 x9
1

y0

y1

y2

y3

12

CAP.3

CIRCUITE LOGICE COMBINATIONALE

3.7. DECODIFICATOARE (DCD)

Definiie:

decodificatorul este circuitul logic combinaional integrat pe scar

larg, care servete la identificarea unui cod de intrare prin activarea unei
singure linii de ieire, corespunzatoare acestui cod.

Schema bloc general a decodificatorului:

y0

x0
x1
x2

xn-1

y1
.
.
.
.
.

DCD

y2

.
.
.
.
.

m 2n
ym-1

OBSERVATII:

Numrul maxim de linii de ieire distincte m, este egal cu numrul de

combinaii posibile ale celor n variabile binare de intrare: m 2n
Pentru fiecare combinaie a variabilelor de intrare, o singur ieire a
decodificatorului este activat n 1
Decodificatorul se compune dintr-un numr de pori logice I egal cu
numrul de ieiri
Fiecare poart I are un numr de intrri egal cu numrul variabilelor de
intrare

Conf. dr. ing. Gloria CIUMBULEA

13

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Exemplu:
Sinteza unui decodificator binar - zecimal (DCD B-Z)
Schema bloc:
y0 0
y1 1
y2 2

(20) x0
1

(2 ) x1

DCD
B-Z

(22) x2
(23) x3

.
.
.
.

y9 9

Tabelul de adevr, diagramele Karnaugh i funciile de ieire n form minim:

x0 , x1
x2 , x3
00
01
11
10

x3
0
0
0
0
0
0
0
0
1
1
1
1

x2
0
0
0
0
1
1
1
1
0
0
0
0

x1
0
0
1
1
0
0
1
1
0
0
1
1

x0
0
1
0
1
0
1
0
1
0
1
0
1

y0
1
0
0
0
0
0
0
0
0
0
*
*

y1
0
1
0
0
0
0
0
0
0
0
*
*

y2
0
0
1
0
0
0
0
0
0
0
*
*

y3
0
0
0
1
0
0
0
0
0
0
*
*

y4
0
0
0
0
1
0
0
0
0
0
*
*

y5
0
0
0
0
0
1
0
0
0
0
*
*

y6
0
0
0
0
0
0
1
0
0
0
*
*

y7
0
0
0
0
0
0
0
1
0
0
*
*

y8
0
0
0
0
0
0
0
0
1
0
*
*

y9
0
0
0
0
0
0
0
0
0
1
*
*

1
1
1
1

1
1
1
1

0
0
1
1

0
1
0
1

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

*
*
*
*

x0 , x1

00 01 11 10
1
0
*
0

0
*
*
0

y 0 = x 0 x1 x 2 x 3

0
*
*
0

x2 , x3
00
01
11
10

0
0
*
0

00 01 11 10
0
0
*
0

0
*
*
0

y1 = x0 x1 x 2 x 3

Conf. dr. ing. Gloria CIUMBULEA

0
*
*
0

1
0
*
0

x0 , x1
x2 , x3
00
01
11
10

00 01 11 10
0
0
*
0

1
*
*
0

0
*
*
0

0
0
*
0

y 2 = x 0 x1 x 2
14

CAP.3
x0 , x1
x2 , x3
00
01
11
10

CIRCUITE LOGICE COMBINATIONALE

0
0
*
0

0
*
*
0

1
*
*
0

x2 , x3
00
01
11
10

x2 , x3
00
01
11
10

x0 , x1

00 01 11 10
0
0
*
0

0
0
*
1

0
*
*
0

0
*
*
0

x2 , x3
00
01
11
10

0
0
*
0

0
*
*
1

0
*
*
0

x2 , x3
00
01
11
10

0
0
*
0

x0 , x1

00 01 11 10
0
0
*
0

0
*
*
0

0
*
*
1

x2 , x3
00
01
11
10

0
0
*
0

y 7 = x0 x1 x 2

0
*
*
0

0
*
*
0

0
1
*
0

00 01 11 10
0
0
*
0

0
*
*
0

0
*
*
0

0
0
*
1

y 5 = x0 x1 x 2
00 01 11 10
0
1
*
0

0
*
*
0

0
*
*
0

0
0
*
0

y8 = x 0 x3
Schema logic:

00 01 11 10
0
0
*
0

x0 , x1

00 01 11 10

y 4 = x 0 x1 x 2

y 6 = x 0 x1 x 2
x0 , x1

x2 , x3
00
01
11
10

0
0
*
0

y 3 = x0 x1 x 2
x0 , x1

x0 , x1

00 01 11 10

x0

y 9 = x 0 x3

Conf. dr. ing. Gloria CIUMBULEA

x1
1

x2
1

x3
1

1
&

y0

&

y1

&

y2

&

y3

&

y4

&

y5

&

y6

&

y7

&

y8

&

y9

15

CAP.3

CIRCUITE LOGICE COMBINATIONALE

3.8. CONVERTOR DE COD (CC)

Definiie:

convertorul de cod este circuitul logic combinaional destinat realizrii

compatibilitii logice a dou unitai funcionale care utilizeaz moduri
diferite de codificare a informaiei.

OBSERVATIE:

La intrarea convertorului de cod se aplic informaia codificat ntr-un anumit

cod (A) iar la ieirea convertorului de cod se obine aceeai informaie dar
codificat n alt cod (B).
Schema bloc general a convertorului de cod:

Informaie
codificat
n cod A

.
.
.
.
.

Conf. dr. ing. Gloria CIUMBULEA

CC

.
.
.
.
.

Informaie
codificat
n cod B

16

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Exemplu:
Sinteza unui convertor de cod din zecimal-binar n codul Gray
Tabelul de adevr, diagramele Karnaugh i funciile de ieire n form minim:
x1

x2

x3

x4

y1

y2

y3

y4

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
0
1
1
*
*
*
*
*
*

0
0
0
0
1
1
1
1
1
1
*
*
*
*
*
*

0
0
1
1
1
1
0
0
0
0
*
*
*
*
*
*

0
1
1
0
0
1
1
0
0
1
*
*
*
*
*
*

x1 , x2

00 01 11 10

x3 , x4
00
01
11
10

0
0
0
0

0
0
0
0

*
*
*
*

1
1
*
*

x1 , x2
x3 , x4
00
01
11
10

y1 = x1
x1 , x2
x3 , x4
00
01
11
10

1
1
0
0

*
*
*
*

0
0
*
*

y 3 = x 2 x3 + x 2 x3 =

x1 , x2
x3 , x4
00
01
11
10

x2

x3

1
1
1
1

*
*
*
*

1
1
*
*

00 01 11 10
0
1
0
1

0
1
0
1

*
*
*
*

0
1
*
*

y 4 = x3 x4 + x3 x4 =

= x 2 x3

x1

0
0
0
0

y 2 = x1 + x 2

00 01 11 10
0
0
1
1

00 01 11 10

= x3 x4

x4
y1

Schema logic

Conf. dr. ing. Gloria CIUMBULEA

y2

=1

y3

=1

y4

17

CAP.3

CIRCUITE LOGICE COMBINATIONALE

3.9. MULTIPLEXORUL (MUX)

Definiie:

multiplexorul este circuitul logic combinaional care transmite datele de

la una din cele m ci de intrare la o cale de ieire unic, cu ajutorul a n
semnale de comand .

Schema bloc a multiplexorului :

c1 c2. cn
x1
x2
.
.
.

xm

x1, x2,..., xm intrri de date

..
.
.
.
.
.

c1, c2,..., cn intrri de comand

.
.
.
.

MUX

y ieirea
m = 2n

Multiplexorul are aplicaii n selecia secvenial a informaiei, conversia

paralel - serie, realizarea sistemelor de transmisie a datelor pe un singur canal de tip
multiplexor - demultiplexor.

3.10. DEMULTIPLEXORUL (DMUX)

Definiie:

demultiplexorul este circuitul logic combinaional care realizeaz funcia

invers multiplicrii, adic, permite transmiterea datelor de pe o cale de
intrare pe una din cele m = 2n ieiri, cu ajutorul a n semnale de comand.

Schema bloc a demultiplexorului:

x semnal de intrare

d1 d2 dn
..
x

DMUX

Conf. dr. ing. Gloria CIUMBULEA

.
.
.
.
.

y1
y2
.
.

ym

d1, d2,,dn semnale de comand

y1, y2,,ym semnale de ieire
m = 2n

18

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Exemplu:
Sinteza unui multiplexor cu 8 intrri de date
Intrri: m = 8 = 23 = 2n semnale de coman: n = 3
Funcia de ieire:

Tabelul de adevr:
c1 c 2
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1

c3
0
1
0
1
0
1
0
1

y
x1
x2
x3
x4
x5
x6
x7
x8

y = c1 c 2 c 3 x1 + c1 c 2 c3 x x + c1c 2 c 3 x3 + c1c 2 c3 x 4 +
+ c1 c 2 c 3 x5 + c1 c 2 c3 x6 + c1c 2 c 3 x7 + c1c 2 c3 x8

c1

c2
1

Schema logic:

c3
1

x1

&

x2

&

x3

&

x4

&

x5

&

x6

&

x7

&

x8

&

Conf. dr. ing. Gloria CIUMBULEA

19

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Exemplu:
Sinteza unui demultiplexor cu 8 ieiri de date
Ieiri: m = 8 = 23 = 2n semnale de coman: n = 3
Funciile de ieire:

Tabelul de adevr:
d1 d 2

d3

0
0
0
0
1
1
1
1

0
1
0
1
0
1
0
1

0
0
1
1
0
0
1
1

y1
x
0
0
0
0
0
0
0

y2

y3

y4

y5

y6

y7

y8

0
x

0
0
x

0
0
0
x

0
0
0
0
x
0
0
0

0
0
0
0
0
x
0
0

0
0
0
0
0
0
x

0
0
0
0
0
0
0
x

0
0
0
0
0
0

0
0
0
0
0

0
0
0
0

x d1

d2
1

y1 = d 1 d 2 d 3 x ;

y2 = d 1 d 2 d 3 x ;

y3 = d 1d 2 d 3 x ;

y 4 = d 1d 2 d 3 x ;

y 5 = d1 d 2 d 3 x ;

y 6 = d1 d 2 d 3 x ;

y 7 = d1 d 2 d 3 x ;

y 8 = d1 d 2 d 3 x

d3
1

1
&

Schema logic:

&
&
&
&
&
&
&

Conf. dr. ing. Gloria CIUMBULEA

y1
y2
y3
y4
y5
y6
y7
y8

20

CAP.3

CIRCUITE LOGICE COMBINATIONALE

3.11. SUMATORUL
Definiie:

Sumatorul este circuitul logic combinaional care asigur direct sau

indirect efectuarea tuturor operaiilor aritmetice ntr-un sistem de calcul.
Semisumatorul este circuitul logic combinaional care efectueaz suma a
dou numere binare de cte 1 bit, fr a ine seama de transportul de la
bitul de semnificaie imediat inferioar.
Sumatorul complet este circuitul logic combinaional care efectueaz
suma a dou numere binare de cte 1 bit, lund n considerare i
transportul de la bitul de semnificaie imediat inferioar.

Semisumatorul

are 2 intrri:

x1 = A0, x2 = B0 (dou numere de cte 1 bit)

are 2 ieiri:

y1 = S0 - reprezint suma parial a numerelor A0 i B0

y2 = C0 - reprezint transportul

Funciile de ieire:

Tabelul de adevr

A0
0
0
1

B0
0
1
0

S0
0
1
1

C0
0
0
0

S 0 = A0 B0 + A0 B 0 = A0 B0
C0 = A0 B0

Schema logic a semisumatorului

A0
B0

=1

&

S0

A0

Simbolul
semisumatorului

C0
C0

Conf. dr. ing. Gloria CIUMBULEA

B0

S0

21

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Sumatorul complet

n principiu, sumatorul complet pentru bitul de rang n se poate realiza utiliznd

dou semisumatoare:
primul semisumator, (I), efectueaz semisuma parial Sn, ntre biii An i Bn,

i furnizeaz transportul Cn
al doilea semisumator, (II), efectueaz suma Sn ntre transportul de la bitul de

rang imediat inferior, Cn-1, i suma Sn i furnizeaz transportul Cn ctre bitul

de rang imediat superior
Cn-1 transportul de la bitul de rang
An

Bn

imediat inferior

Cn-1

Sn

Cn

Cn
Cn

Cn transportul ctre bitul de rang

(I)

imediat superior
Sn semisuma parial

(II)

Sn suma numerelor binare de cte un

bit An, Bn cu luarea n considerare a

Sn

transportului Cn - 1

Tabelul de adevr
An

Bn

C n'

S n'

C n1
0
1
0
1
0
1
0
1

Sn
0
1
1
0
1
0
0
1

Conf. dr. ing. Gloria CIUMBULEA

C n''
0
0
0
1
0
1
0
0

OBSERVAIE

Transporturile Cn i Cn nu pot fi
simultan adevrate

22

CAP.3

CIRCUITE LOGICE COMBINATIONALE

La realizarea practic a sumatoarelor complete integrate se face sinteza

sumatorului considernd c acesta are trei intrri (An, Bn, Cn 1) i dou ieiri (Sn, Cn)

Tabel de adevr

An
0
0
0
0
1
1

Bn
0
0
1
1
0
0

1
1

1
1

C n 1
0
1
0
1
0
1

Sn
0
1
1
0
1
0

Cn
0
0
0
1
0
1

0
1

0
1

1
1

Diagrama Karnaugh i expresia minim a ieirii Cn

An , B n
C n 1
0
1

00 01 11 10
0

C n = An Bn + Bn C n1 + An C n1

Diagrama Karnaugh i expresia minim a ieirii Sn

An , B n
Cn , Cn
1
00
01
11
10

00 01 11 10
0
*
*
1

1
*
0
*

*
0
1
*

1
*
0
*

Conf. dr. ing. Gloria CIUMBULEA

S n = C n 1 C n + An C n + Bn C n + An Bn C n 1

23

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Schema logic a sumatorului complet pentru dou cuvinte de un bit

An Bn Cn -1

Simbol

&

An Bn Cn-1

&
1

Sn

&

&
1

Cn

Sn

&

Cn

&
&

Schema bloc a unui sumator pentru cuvinte de 4 bii (CDB 483E)

A3

A2

B3

S3

A0

B1

C-1

C0

C1
S2

B0

C2
C3

A1

B2

S1

S0

OBSERVAII:

Prin interconectarea mai multor sumatoare pentru un bit se pot realiza

sumatoare pentru cuvinte binare cu mai muli bii
Intrarea de transport C-1 este necesar la interconectarea n cascad a mai
multor capsule de acelai tip n vederea extinderii lungimii cuvintelor de
intrare la mai mult de 4 bii
Sumatorul corespunztor bitului celui mai puin semnificativ are intrarea C-1
legat la mas
Adunarea se efectueaz paralel iar propagarea transportului se face serie
Conf. dr. ing. Gloria CIUMBULEA

24

CAP.3

CIRCUITE LOGICE COMBINATIONALE

3.12. MEMORIA ROM

Memoria ROM este un convertor de cod compus dintr-un decodificator i un
codificator.
Interpretnd vectorul de intrare al decodificatorului ca un cod de adres, datele
obinute la ieirea codificatorului reprezint informaia nmagazinat la adresa
respectiv.
Sediul informaiei memorate n ROM este codificatorul, a crui structur
determin cuvntul binar de ieire pentru fiecare adres n parte.
Structura codificatorului (CD) este stabilit n procesul de fabricaie a circuitului
integrat sau poate fi impus de utilizator prin programare.
ROM este o memorie fix (care poate fi numai citit), nevolatil, al crui
coninut nu se modific n funcionare.
Schema bloc a unei memorii ROM
W1
W2

A1
A2
.
.

DCD

.
.

An

unde:

O1
O2

CD

.
.

.
.
.

Wm

Ok

A1, A2, , A n reprezint cele n intrri, linii de adres;

W1, W2, , W m reprezint cele m linii de cuvnt (m = 2n);
O1, O2, , O k reprezint cuvinte de k bii.

Cele n linii de adres sunt decodificate n m = 2n linii de cuvnt iar codificatorul,

care constituie matricea de memorie, furnizeaz la ieire m cuvinte de k bii.

Capacitatea, C, a unei memorii fixe este determinat de numrul de bii ai matricei

de memorie i se exprim de cele mai multe ori n kilobii (1 kbit = 210 = 1024 bii):
C = mk
Conf. dr. ing. Gloria CIUMBULEA

25

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Din punct de vedere al tehnologiei, se deosebesc dou tipuri de memorii ROM:

memorii ROM realizate n tehnic bipolar (utilizate n aplicaii n care timpul

de acces la informaia memorat trebuie s fie mic zeci de nanosecunde);

memorii ROM realizate n tehnic MOS (utilizate n aplicaii n care se

necesit capaciti mari de memorare la un timp de acces de ordinul sutelor de

nanosecunde).
Schema bloc a unei memorii ROM de 8 kbii (1 kbyte)
A 10
.
.
.

A4

.
.
.
.

DCD

2 7 =128
ieiri

128
linii
64 col.

A3
A2
A1
CS 1
CS 2

MATRICE DE MEMORIE
128x64 bii

MUX

MUX

8 ci

8 ci

. . . . . . . . . . .

&

&

. . . . . . . . . . .

O1

O2

MUX

8 ci

&
&

O8

OBSERVAII:

Selecia unui cuvnt de ieire de 8 bii (O1, O2, ., O8) nu se face cu ajutorul

unui decodificator cu 1024 de linii de ieire, ci, n scopul reducerii numrului de

pori folosite, sunt utilizate un decodificator cu 128 de linii i 8 multiplexoare
cu 8 ci

Intrrile CS1, CS2 permit selectarea sau deselectarea capsulei de memorie prin

intermediul celor 8 amplificatoare de ieire

Circuite de ieire fac posibil interconectarea ieirilor a mai multor capsule de

memorie respectiv conectarea capsulei la o magistral

Conf. dr. ing. Gloria CIUMBULEA

26

CAP.3

CIRCUITE LOGICE COMBINATIONALE

Programarea memoriei ROM este procesul prin care se stabilete coninutul

memoriei, n conformitate cu aplicaia avut n vedere, acionnd asupra

codificatorului (matricei de memorie)
Metodele folosite pentru programare depind de tipul memoriei. Programarea

se poate face la productor prin masc sau la utilizator prin aplicarea unor proceduri
de programare
n cazul memoriilor programabile la utilizator, operaia de programare se

efectueaz n stare deselectat a capsulei iar pentru EPROM, capsula este prevzut
cu o intrare suplimentar la care sunt aplicate impulsurile de programare
Realizarea unei memorii de capacitate mai mare se poate realiza prin utilizarea

unui numr sporit de capsule.

Extinderea capacitii se poate realiza astfel:

acionnd asupra numrului de cuvinte i lsnd numrul biilor pe cuvnt

neschimbat (extindere de intrare sau de adres);

modificnd numrul biilor de ieire i pstrnd neschimbat numrul de cuvinte

(extindere de ieire);
modificnd att numrul de cuvinte, ct i numrul de bii de ieire (extindere

mixt).

Conf. dr. ing. Gloria CIUMBULEA

27