Procesoare Numerice de Semnal - CURS 1

4. Structura hardware a generaţiei TMS320C2x

4.1 Descrierea semnalelor

4.2 Privire generală asupra arhitecturii
4.3 Structura internă
4.4 Organizarea memoriei
4.5 Unitatea centrală aritmetică şi logică
4.6 Controlul sistemului (continuare)
4.7 Memoria externă şi interfaţa I/O
4.8 Întreruperile
4.9 Portul serial
4.10 Multiprocesare şi accesul direct la memorie
Procesoare Numerice de Semnal - CURS 2

4.6.3 Reset

Este o întrerupere nemascabilă ce poate fi folosită oricând pentru

a trece procesorul într-o stare cunoscută.
Resetul activ forţează procesorul să termine execuţia şi forţează
PC în "0". /RS afectează diferite registre şi biţii de stare.
Pentru funcţionarea corectă a sistemului după cuplare, semnalul
/RS trebuie activat timp de 3 perioade de ceas pentru a garanta
resetul.
Procesorul execută instrucţiunile începând de la locaţia 0 care în
mod normal conţine un salt în rutina de iniţializare a sistemului.
Procesoare Numerice de Semnal - CURS 3

4.6.3 Reset
După activarea resetului au loc următoarele iniţializări:

1) CNF = 0 din ST1, fapt ce va configura toată memoria RAM ca memorie de

date
2) PC este setat în "0", liniile A15-A0 sunt trecute în "0" cât timp /RS este în
low
3) Magistrala de date este trecută în stare de înaltă impedanţă
4) Întreruperile sunt dezactivate, prin setarea bitului INTM (interrupt mode)
în "1"; registrul IFR este trecut în "0"
5) Semnalele de control ale memoriei şi spaţiului de I/O (/PS, /DS, /IS, R//W,
/STRB, /BR) sunt dezafectate prin aducerea lor în high cât timp /RS este în low
6) Biţii de stare au următoarele setări: OV = 0, XF = 1 (TMS32020), SXM = 1,
PM = 0, HM = 1, FO = 0, C = 1, FSM = 1 (TMS320C25)
7) Registrul GREG (global memory register) este şters şi toată memoria va fi
locală
8) Registrul RPTC (repeat counter) este şters
Procesoare Numerice de Semnal - CURS 4

4.6.3 Reset

9) Pinul DX este trecut în stare de înaltă impedanţă. Orice operaţie de

transmisie / recepţie este terminată de către portul serial şi bitul TXM = 0.
Aceasta configurează pinul FSX ca intrare. Activarea operaţiilor pe portul
serial are loc după un impuls ce vine după dezactivarea resetului
10) Registrul TIM este încărcat cu FFFF. La TMS320C25 registrul PRD este
încărcat cu aceeaşi valoare. TMS32020 cere o iniţializare soft a acestui
registru. Registrul TIM începe să se decrementeze după dezactivarea /RS
11) Este generat un semnal /IACK ca la întreruperile mascabile
12) Starea memoriei RAM este nedefinită
13) Biţii ARB, ARP, DP, IMR, OVM, TC nu sunt iniţializaţi de reset.
Procesoare Numerice de Semnal - CURS 5

4.6.4 Registrele de stare

Cele două registre de stare, ST0 şi ST1, conţin starea indicatorilor

diferitelor moduri de funcţionare şi bistabilele de condiţii. Pot fi
salvaţi în memoria de date şi încărcaţi din ea, ceea ce permite ca
starea procesorului să fie salvată şi restaurată după subrutine şi
întreruperi.
Biţii de stare pot fi citiţi sau scrişi cu instrucţiunile LST / LST1,
SST / SST1, cu excepţia bitului INTM care nu poate fi încărcat cu
LST.
Câmpurile ARP, ARB, DP apar ca registre separate în schema
bloc şi pentru că aceste registre nu au instrucţiuni separate pentru
stocarea lor în RAM, au fost incluşi în registrele de stare.
Procesoare Numerice de Semnal - CURS 6

4.6.4 Registrele de stare

Configuraţia celor două registre de stare

* La TMS32020 biţii 5, 6 şi 9 ai lui ST1 sunt în starea logică "1"

Procesoare Numerice de Semnal - CURS 7

4.6.4 Registrele de stare

ARB - buffer pentru indicatorul registrelor auxiliare; când se încarcă ARP, vechea
valoare a sa se încarcă în ARB, exceptând instrucţiunea LST; când ARB este încărcat
prin LST1, aceeaşi valoare se încarcă în ARP.

ARP - indicator al registrelor auxiliare; selectează registrul auxiliar utilizat în

adresarea indirectă. Când este încărcat, vechea valoare se copie în ARB; poate fi
modificat prin instrucţiuni referitoera la memorie când se utilizează adresarea indirectă
şi prin instrucţiunile LARP, MA, LST; poate fi încărcat la valoarea din ARB de LST1.

C - bitul de carry; este în "1" dacă rezultatul are transport, sau în "0" dacă rezultatul
unei scăderi generează împrumut, cu excepţia instrucţiunilor ADDH sau SUBH, bitul se
resetează după adunare şi se setează după scădere; instrucţiunile de rotaţie şi deplasare
afectează bitul, iar salturile condiţionate date de BC şi BNC se fac în funcţie de starea
bitului; C = 1 în cazul unui reset.
Procesoare Numerice de Semnal - CURS 8

4.6.4 Registrele de stare

CNF - bitul de control al configuraţiei pentru memoria RAM de pe circuit; dacă

este în "0", blocul B0 este configurat ca memorie de date, iar pentru "1" el este
configurat ca memorie de program; poate fi modificat de instrucţiunile CNFD, CNFP
şi LST1; CNF = 0 în cazul unui reset.

DP - pointer (indicator) al paginii de memorie; este utilizat cu cei mai puţin

semnificativi 7 biţi ai cuvântului instrucţiune pentru a forma adresa directă a
memoriei; se poate modifica prin instrucţiunile LST, LDP şi LDPK.

FO - bitul de format; pus în "0", duce la configurarea registrelor portului serial pe 16

biţi; pus în "1", registrele portului sunt configurate pe 8 biţi; poate fi modificat de
instrucţiunile FORT şi LST1; FO = 0 după reset.
Procesoare Numerice de Semnal - CURS 9

4.6.4 Registrele de stare

FSM - bitul pentru modul cu impuls de sincronizare; indică dacă operaţiile

portului serial folosesc sau nu impulsuri de sincronizare; FSM = 1 - operaţiile
portului serial iniţializate după un impuls pe intrările FSX / FSR; FSM = 0 - intrările
FSX / FSR sunt ignorate şi operaţiile portului serial sunt continue, fără impuls de
sincronizare; FSM = 1 după reset.

HM - bitul modului de hold; HM = 1 - procesorul opreşte execuţiile interne când

răspunde cu /HOLD activ; HM = 0 - procesorul poate continua execuţia în afara
memoriei de program, dar pune interfaţa externă în înaltă impedanţă.

INTM - bitul modului de întreruperi; INTM = 0 - toate întreruperile mascabile sunt

validate; INTM = 1 - întreruperile mascabile sunt invalidate; este setat de
instrucţiunile EINT şi DINT şi de reset; nu este afectat de LST şi nu are efect asupra
resetului.
Procesoare Numerice de Semnal - CURS 10

4.6.4 Registrele de stare

OV - bitul de depăşire; OV = 1 - apare o depăşire în ALU şi rămâne aşa până la un

reset, sau se şterge cu BV, BNV sau LST.

OVM - bitul mod de depăşire; OVM = 0 - rezultatul depăşeşte valoarea normală din
acumulator; OVM = 1 - fiecare bit al acumulatorului este setat în funcţie de valoarea
pozitivă sau negativă maximă; instrucţiunile SOVM şi ROVM setează, respectiv
resetează bitul.

PM - biţii modului de deplasare al produsului:

00 - cei 32 de biţi ai rezultatului sunt încărcaţi în ALU fără deplasare
01 - ieşirea PR este deplasată cu o poziţie la stânga şi încărcată în ALU, ultimii biţi fiind
completaţi cu 0
10 - PR este deplasat stânga cu 4 poziţii şi încărcat în ALU, ultimii biţi fiind completaţi
cu 0
11 - are loc o deplasare dreapta cu 6 biţi, extinzându-se semnul.
Conţinutul lui PR rămâne neschimbat; deplasarea are loc dacă se transferă conţinutul lui
PR în ALU; PM este încărcat de instrucţiunile SPM şi LST1; PM = 0 după un reset.
Procesoare Numerice de Semnal - CURS 11

4.6.4 Registrele de stare

SXM - bit mod de extensie a semnului; SXM = 1 - are loc extensia semnului când în
acumulator se ajunge printr-un registru de deplasare; SXM = 0 - suprimă extensia
semnului; SXM nu afectează rezultatul unor instrucţiuni; bitul este setat de SSXM şi
resetat de RSXM; poate fi încărcat cu LST1; SXM = 1 după un reset.

TC - bitul de test / control; este afectat de instrucţiunile BIT, BITT, CMPR, LST1 şi
NORM; TC = 1 - bitul testat cu BIT sau BITT este "1"; compararea condiţionată dintre
AR0 şi orice AR sau SAU-EXCLUSIV-ul dintre primii doi biţi cei mai semnificativi ai
acumulatorului dă un rezultat adevărat; instrucţiunile de salt condiţionat BBZ şi BBNZ
duc la executarea unui salt în funcţie de starea bitului.

TXM - bit mod de transmisie; TXM = 1 - configurează pinul FSX al portului serial ca
ieşire şi se produce un impuls pe această ieşire când DXR este încărcat şi se începe
transmisia pe linia DX; TXM = 0 - configurează pinul FSX ca intrare; TXM este setat
de STXM şi resetat de RTXM; poate fi încărcat cu LST1; TXM = 0 după un reset.

XF - bit de stare al pinului XF; este în general pin de ieşire; este setat de SXF şi
resetat de RXF; poate fi încărcat cu LST1; XF = 1 după un reset.
Procesoare Numerice de Semnal - CURS 12

4.6.5 Timerul
Procesoarele TMS320C2x au un registru timer (TIM) şi un registru de perioadă
(PRD) pe 16 biţi fiecare. Timerul este un numărător în jos; decrementarea se face în
funcţie de ceasul CLKOUT1. La TMS32020, ceasul are o perioadă de 4 ori mai mare
decât CLKOUT1 (frecvenţă divizată cu 4). Registrul TIM este setat la valoarea
FFFF în urma resetului, la ambele tipuri de procesoare. Registrul PRD la
TMS320C2x cere o iniţializare soft. Registrul TIM începe decrementarea după
dezactivarea resetului şi poate fi încărcat împreună cu PRD prin program.
Procesoare Numerice de Semnal - CURS 13

4.6.5 Timerul
Registrul TIM (a doua locaţie de memorie) conţine valoarea curentă a timerului. La
fiecare N perioade a CLKOUT1 (N = 1 pentru TMS320C25 şi N = 4 pentru
TMS32020), conţinutul registrului este decrementat cu 1.
Registrul PRD (locaţia a treia în memoria de date) conţine numărătorul de bază.
Întreruperea TINT este generată de fiecare dată când TIM ajunge la 0. Acesta va fi
reîncărcat cu valoarea din PRD la următoarea perioadă, deci întreruperea va fi
programată să apară la intervale regulate, de PRD + 1 perioade ale CLKOUT1 la
TMS32020 şi la 4 x PRD perioade la TMS320C25, lucru util pentru controlul
funcţionării şi pentru sincronizarea perifericelor.
Nu este permisă încărcarea unei valori în PRD. Registrele PRD şi TIM pot fi citite
sau scrise în orice moment. Un nou număr poate fi înscris în PRD fără a deranja
numărătoarea curentă. Timerul va reîncepe cu noul număr după terminarea
numărării curente. Dacă ambele registre sunt încărcate simultan cu noul număr,
timerul va reîncepe un nou ciclu fără a genera întreruperea. Dacă timerul nu este
utilizat, întreruperea trebuie mascată, sau toate întreruperile mascabile trebuie
dezactivate cu instrucţiunea DINT. Registrul PRD poate fi atunci utilizat ca o locaţie
de memorie simplă. Dacă se utilizează întreruperea, registrele TIM şi PRD trebuie
programate înainte.
Procesoare Numerice de Semnal - CURS 14

4.6.6 Registrul numărător de repetări (RPTC)

Are 8 biţi şi poate fi încărcat cu un număr ce va face ca următoarea

instrucţiune să fie executată de N + 1 ori.
Registrul se încarcă cu RPT sau cu RPTK, iar o instrucţiune dată va fi
executată de maxim 256 ori.
Este trecut în 0 de reset.
Este utilizat în general de instrucţiunile MAC / MACD, BLKD / BLKP, IN /
OUT, TBLR / TBLW.
Nu orice instrucţiune poate fi repetată.
Procesoare Numerice de Semnal - CURS 15

4.6.7 Modul de consum redus (power-down)

- numai la TMS320C25

Când se operează în acest mod, procesorul intră într-o stare de "adormire",

necesitând jumătate din puterea normală.
Acest mod este generat de instrucţiunea IDLE, sau de trecerea în low a lui
/HOLD când HM = 0.
Conţinutul registrelor interne ale procesorului sunt menţinute pentru a
permite coninuarea operaţiilor în momentul când acest mod se încheie.
În acest timp, liniile de control /PS, /DS, /IS, /STRB şi R//W sunt menţinute în
înaltă impedanţă.
Modul se termină la recepţionarea unei întreruperi, când se execută
instrucţiunea IDLE, sau la trecerea în high a lui /HOLD.
Procesoare Numerice de Semnal - CURS 16

4.7 Memoria externă şi interfaţa I/O

Spaţiile de date, program şi I/O sunt accesate prin intermediul unei interfeţe locale.
Interfaţa locală constă din:
- magistrala de date (D15-D0)
- magistrala de adrese (A15-A0)
- semnalele de control ale memoriei de date, program şi I/O (/DS, /PS, /IS)
- alte semnale de control.

Semnalul R//W controlează direcţia de transfer, iar /STRB ceasul pentru controlul
transferurilor.
Spaţiul I/O constă din 16 intrări şi 16 ieşiri. O singură operaţie care utilizează
instrucţiunile IN şi OUT ia în mod normal 2 perioade, dar când se utilizează
împreună cu numărătorul de repetări, este necesar un ciclu.
Spaţiul I/O este tratat în acelaşi mod ca şi memoria, utilizând magistralele de date şi
adrese în acelaşi mod ca porturile mapate în memorie. Când se adresează memoria
internă, magistrala de date trebuie trecută în înaltă impedanţă şi semnalele de
control în stare inactivă (high). Interfaţa cu memoria şi spaţiul I/O de diferite viteze
utilizează linia READY. Când se comunică cu un dispozitiv lent, procesorul va
aştepta după acesta, până la activarea liniei READY.
Procesoare Numerice de Semnal - CURS 17

4.7.1 Combinaţiile posibile pentru memorie

Secvenţa exactă a operaţiilor ce duc la executarea unei instrucţiuni depinde de

zona de memorie unde se găsesc instrucţiunile şi operanzii.
Există 6 situaţii posibile:
- RAM intern pentru program / date interne (PI / DI)
- RAM intern pentru program / date externe (PI / DE)
- Program extern / date interne (PE / DI)
- Program extern / date externe (PE / DE)
- ROM intern pentru program / date interne (PR / DI)
- ROM intern pentru program / date externe (PR / DE)
Ultimele două combinaţii există doar la TMS320C25
Procesoare Numerice de Semnal - CURS 18

4.7.1 Combinaţiile posibile pentru memorie

PI / DI sau PR / DI: procesorul lucrează la viteza maximă, fără stări de aşteptare.
Instrucţiunea IN necesită două cicluri pentru execuţie, iar OUT, un singur ciclu.

PE / DI: se lucrează la viteza maximă dacă memoria externă de program este suficient de
rapidă pentru ca datele din memoria internă apărute să coincidă cu accesul la memoria de
program. Dacă memoria nu este suficient de rapidă, se pot genera stări de aşteptare pe
intrarea READY.

PI / DE, PE / DE sau PR / DE: necesită cicluri suplimentare pentru executarea

instrucţiunilor. Sunt necesare cel puţin 2 cicluri pentru instrucţiunile de citire din memoria
externă de date (ADD, LAR de exemplu). Cicluri suplimentare pot fi cerute şi datorită
stărilor de aşteptare dacă memoria externă de date nu este suficient de rapidă pentru a fi
accesată într-un singur ciclu. TMS320C25 are posibilitatea să execute instrucţiunile de
citire din memoria externă de date într-un singur ciclu dacă memoria de program este
internă (dacă este externă, sunt necesare două cicluri).

În toate combinaţiile de memorie unde se utilizează aceeaşi MD pentru comunicarea cu

spaţiul de I/O, memoriii externe de date şi programe, numărul de cicluri necesare
executării unei instrucţiuni depinde de locul de unde este adusă instrucţiunea.
Procesoare Numerice de Semnal - CURS 19

4.7.2 Relaţii între semnalele de ceas interne

Frecvenţa cristalului de cuarţ sau a unei surse externe este divizată pentru a produce
4 faze interne definite de CLKOUT1 şi CLKOUT2. La TMS320C25, startul fazei a
treia este definit de frontul crescător al lui CLKOUT1.
Relaţiile de fază:
Procesoare Numerice de Semnal - CURS 20

4.7.3 Pinii /BIO şi XF

Sunt pini controlabili prin soft. Pinul /BIO este un pin de intrare de control al
salturilor, iar XF este pin de ieşire de flag extern. Pinul /BIO este utilizat pentru
monitorizarea stărilor dispozitivelor periferice, dar poate fi folosit şi ca alternativă la
o întrerupere când este necesar să nu fie perturbate buclele critice în timp. Când /BIO
este activ (low), instrucţiunea BIOZ executată cauzează apariţia unui salt. În figură,
/BIO este testată la sfârşitul lui Q4. Diagrama este pentru o secvenţă de un singur
ciclu, a unei instrucţiuni fără salt la locaţii din memoria externă.
Procesoare Numerice de Semnal - CURS 21

4.7.3 Pinii /BIO şi XF

Ieşirea XF este setată în high de SXF şi resetată de instrucţiunea RXF. Corelarea
momentelor de timp la care instrucţiunea SXF sau RXF este adusă şi setarea sau
resetarea lui XF este arătată în figură.

Notă: N este locaţia de memorie a instrucţiunii curente.

Procesoare Numerice de Semnal - CURS 22

4.8 Întreruperile
TMS320C2x are 3 întreruperi externe mascabile (/INT2, /INT1, /INT0) disponibile
pentru dispozitive externe. Întreruperile sunt generate de portul serial (RINT, XINT),
de timer (TINT) şi de instrucţiunea TRAP. Întreruperile au anumite priorităţi, resetul
având prioritatea cea mai mare, iar registrul de transmisie a datelor pe interfaţa
serială cea mai mică.
Procesoare Numerice de Semnal - CURS 23

4.8.1 Tipuri de întreruperi

Când apare o întrerupere, ea este trecută în registrul IFR (Interrupt Flag Register) de
6 biţi, fiecare întrerupere fiind memorată în el înainte de recunoaştere. Întreruperea
de RESET nu este memorată în registru. Întreruperile sunt stocate până la
recunoaşterea lor şi sunt şterse automat de semnalul /IACK. Nu există instrucţiuni de
citire sau scriere a registrului.
TMS320C2x are un registru mască a întreruperilor (IMR), pentru mascarea acestora.
Configuraţia lui este:

Biţii 0-5 pe "1" validează întreruperile corespunzătoare dacă modul de funcţionare

este cu întreruperi (INTM = 0).

Registrul poate fi citit sau scris, dar nu şi cu instrucţiunea BLKD. La citirea lui,
biţii 6-15 sunt citiţi în "1", numai ultimii 6 biţi fiind accesibili. Acest registru nu are
efect asupra resetului. Bitul INTM din registrul de stare ST1 validează ("0") sau
invalidează ("1") toate întreruperile mascabile.
Procesoare Numerice de Semnal - CURS 24

4.8.1 Tipuri de întreruperi

TMS320C2x are un sistem de protecţie a instrucţiunilor multiciclu de întreruperi.

Când apare o întrerupere în timpul unei astfel de instrucţiuni, ea nu este servită
decât la terminarea instrucţiunii. Acest mecanism se aplică şi instrucţiunilor ce
devin multiciclice datorită semnalului READY.
Nu se permite deservirea întreruperii în cazul repetiţiei instrucţiunii în urma
instrucţiunilor RPT sau RPTK. Întreruperea este depusă în registrul IFR până
când registrul RPTC ajunge prin decrementare la 0. Chiar dacă întreruperea este
dezafectată în timp ce se execută instrucţiunea conform registrului RPTC, ea va fi
depusă în registrul IFR şi va aştepta ca registrul RPTC să ajungă la 0.
Dacă linia /HOLD se activează simultan cu apariţia unei întreruperi în timpul
unei instrucţiuni multiciclu sau a unei bucle repetitive, /HOLD va fi deservită mai
întâi după terminarea instrucţiunii sau buclei.
Întreruperile nu pot fi executate între instrucţiunea EINT şi următoarea
instrucţiune din program.
Procesoare Numerice de Semnal - CURS 25

4.8.2 Interfaţa pentru întreruperi externe

Întreruperile pot fi considerate ca active pe front sau pe nivel. Întreruperea /INT0
este sincronizată cu fazele Q1 şi Q2 pentru a produce un semnal de întrerupere, astfel
încât circuitul poate gestiona ambele tipuri de întreruperi. Datorită sensibilităţii pe
nivel de semnal a întreruperilor externe şi a sincronizării lor, este necesară
dezactivarea liniei /INT cu cel puţin 2 cicluri înainte de validarea întreruperilor. Dacă
acest criteriu nu este îndeplinit, procesorul va lua întreruperea după instrucţiunea
EINT şi următoarea instrucţiune. Dacă bitul INTM şi registrul IFR sunt configuraţi
corect, întreruperea este acceptată şi procesorul va răspunde cu /IACK. Întreruperile
/INT2 - /INT0 sunt acceptate pe front negativ, bitul corespunzător din IFR fiind setat.
Dacă INTM este dezactivat când întreruperea este acceptată, nivelul poate fi prezent
în continuare pe intrarea INT, fără generarea altor întreruperi. Dacă nivelul revine la
starea anterioară înainte ca instrucţiunea EINT să fie executată, nu mai sunt generate
alte întreruperi. Dacă nivelul low continuă să fie prezent după /EINT, după
instrucţiunea EINT şi următoarea instrucţiune din program, se poate genera o altă
întrerupere. Dacă un impuls pe /INT apare înainte de /IACK şi EINT, se va genera o
altă întrerupere după EINT / RET pentru că bitul corespunzător din registrul IFR
este setat din nou.
Procesoare Numerice de Semnal - CURS 26

4.8.2 Interfaţa pentru întreruperi externe

Schema circuitului intern pentru tratarea întreruperilor externe:
Procesoare Numerice de Semnal - CURS 27

4.8.2 Interfaţa pentru întreruperi externe

În figură sunt arătate, într-o secvenţă de întrerupere, semnalul /IACK şi alte semnale
caracteristice pentru cazul special al unei instrucţiuni de un ciclu.
Procesoare Numerice de Semnal - CURS 28

4.8.2 Interfaţa pentru întreruperi externe

O întrerupere generată în timpul unui ciclu de fetch permite aducerea şi execuţia

instrucţiunii, instrucţiunile de la locaţiile următoare sunt aduse, apoi sunt
abandonate, iar adresa celei imediat următoare (N + 1) este depusă în vârful
stivei.
Instrucţiunea (N + 1) este readusă după reîntoarcerea din rutina de întrerupere.
Semnalul /IACK este trecut în low când CLKOUT1 este în low, când dispozitivul
aduce vectorul şi iniţiază extragerea de la locaţia de deservire a întreruperii I.
Un dispozitiv extern poate determina sursa întreruperii prin încărcarea valorii
curente pe A4-A1 pe frontul crescător al lui CLKOUT2 când /IACK este în low.