Admitere MASTER

Dipozitive si Circuite Electronice

 Capitolul I

TRANZISTORUL MOS

1.1 Structura MOS

1.2 Antrenarea canalului. Tensiunea de prag
1.3 Regimuri de functionare pentru tranzistorul MOS

1.4 Relatii intre curenti si tensiuni la tranzistorul MOS

1.5 Modelarea tranzistorului MOS la semnal mic

09.06.2009 Master 2
 Cap. 1 - Tranzistorul MOS

1.1 Structura MOS

Metal Oxid
S G D

SiO2 SiO2 SiO2

n+ RSS n+ Semiconductor

substrat p

B Fig. 1.1
Zonele n+ constituie electrozii sursa (S), repectiv drena (D)
Electrodul poart/grila (G) este dispus pe un strat izolant de oxid
Electrodul substrat/bulk (B) este pe spatele substratului
Combinatia Metal(electrodul G)- Oxid (izolantul de poarta)- Semiconductor
(substratul) constituie structura MOS (fig.1.1)
La MOS cu canal indus, nu exist canal care s conecteze zonele n+
09.06.2009 Master 3
 Cap. 1 - Tranzistorul MOS

Observatii
In aplicatii se folosete:

tranzistorul MOS cu 4 electrozi (2 porti de comanda):

G poarta principala si B poarta secundara

tranzistorul MOS cu 3 electrozi (o poarta G): prin constructie, substratul B se

leaga la sursa S

TEC-MOS-ul are 2 jonctiuni, intotdeauna invers polarizate: J-BS si J-BD.

in regim stationar si cvasistationar curentii de substrat sunt neglijabili: iB 0
Curentii de poarta sunt neglijabili datorita oxidului izolator: iG 0

09.06.2009 Master 4
 Cap. 1 - Tranzistorul MOS

1.2 Antrenarea canalului. Tensiunea de prag

Structura MOS la echilibru - fara canal
iD
S D

B
Fig. 1.2
ntre S i D sunt 2 diode dispuse spate n spate iD 0

Un curent iD0 ntre S si D necesita inducerea / antrenarea unui

canal n ntre zonele n+

Antrenarea canalului se realizeaza prin polarizarea portii cu :

vGS 0
09.06.2009 Master 5
 Cap. 1 - Tranzistorul MOS

Antrenarea canalului vGS 0

e+ -golurile din substratul semiconductor , din vecintatea interfeei substrat -
oxid de poart sunt ndeprtate de potenialul pozitiv aplicat pe G

e- - electronii din substrat sunt atrasi n vecintatea interfetei substrat - oxid de

poart de potentialul pozitiv al G

vGS concentraia e- devine predominant fa de concentraia de e+

pe o zon foarte ngust care constituie canalul n
tipul semiconductorului s-a inversat in aceasta zona ingusta (p n)

vGS VT concentraia de e- din canal (zona ngust de tip n) e egal cu

concentratia de e+ din volumul B

canalul permite conductia unui curent iD 0 intre S si D

09.06.2009 Master 6
 Cap. 1 - Tranzistorul MOS

Tensiunea de prag

VT - tensiunea aplicata pe G ce produce antrenarea canalului

1. Tranzistorul MOS cu o poart
B legat la S VT VT0

VT 0 Vox (1.1a)

Vox tensiunea pe oxidul de poarta

tensiunea pe semiconductor (substrat)

09.06.2009 Master 7
 Cap. 1 - Tranzistorul MOS

2. Tranzistorul MOS cu 2 porti

Substratul (B) se polarizeaza cu tensiunea vBS care modifica tensiunea de prag

VT VT 0 v BS (1.1b)

- factor de substrat

QB 0

Cox

09.06.2009 Master 8
 Cap. 1 - Tranzistorul MOS

Concluzii

VT tensiunea de prag a tranzistorului MOS cu 2 porti

VT 0 VT vBS 0 tensiunea de prag a tranzistorului cu o poart

Ecutii le (1.1a,b) sunt valabile pentru n-MOS si p-MOS

In tabel se dau semnele marimilor definite anterior pentru n-MOS si p-MOS

Parametru n-MOS p-MOS

Substratul p n
VT0 >0 <0
vBS <0 >0
>0 <0
VT >0 <0

09.06.2009 Master 9
 Cap. 1 - Tranzistorul MOS

1.3 Regimuri de functionare

Curentii de poarta si substrat sunt in general,neglijabili : iG 0 , iB 0
Funcionare n conducie iD 0

vGS VT 0 , vDS 0 MOS canal n (1.2a)

vGS VT 0 vDS 0 MOS canal p (1.2b)

Funcionare n blocare iD 0

vGS VT sau vDS 0 MOS canal n (1.2c)

vGS VT sau vDS 0 MOS canal p (1.2d)

09.06.2009 Master 10
 Cap. 1 - Tranzistorul MOS

1.4 Relaii ntre cureni i tensiuni la MOS

( regim stationar si cvasistationar)

Se considera un n-MOS n conducie comandat pe poarta cu :

vGS VT 0

n regim stationar / cvasistaionar iG 0 , iB 0

singurul curent prin tranzistor este iD 0 daca vDS 0

domeniul tensiunii vDS se mparte n dou zone :

zona cvasiliniara ( de trioda)
zona activa( de saturatie)

09.06.2009 Master 11
 Cap. 1 - Tranzistorul MOS

Zona cvasi-liniar 0 < vDS vGS VT

2

iD kn vGS VT vDS
vDS (1.3a)

2

kp - factorul de curent

Observatie : cand vDS vGS VT

Zona liniar - curentul variaza liniar cu vDS

iD kn vGS VT vDS (1.3 b)

09.06.2009 Master 12
 Cap. 1 - Tranzistorul MOS

Zona de saturaie / activ vDS vDS ,sat vGS VT

saturaie incipient: vDS vDS ,sat

vDS ,sat n vGS VT

kn 2 k
iD iD,sat
2
(1.3c)
2 2

saturaie propriu-zis - zona activa vDS vDS ,sat

kn
iD (vGS VT )2 (1 nvDS ) (1.3d)
2

kn vDS vDS ,sat

iD ( vGS VT ) ( 1
2
) (1.3e)
2 VF

09.06.2009 Master 13
 Cap. 1 - Tranzistorul MOS

Observatii

Ecuaiile i funcionarea MOS -ului sunt similare cu cele ale TEC-J

n saturaie, apare modularea / scurtarea lungimii canalului exprimata

prin factorul (1 nvDS ) in relatia (1.3d)
Formulele (1.3) sunt valabile i pentru p-MOS; pentru acest tranzistor in
ecuatiile (1.3) trebuie s se lucreze cu |vDS| i |vGS - VT| , cu kp si p
Exemple:

1) ecuatia (1.3d ) se scrie pentru p -MOS:

kp
iD (vGS VT )2 (1 p vDS )
2
2) vDS vDS ,sat vGS VT
09.06.2009 Master 14
 Cap. 1 - Tranzistorul MOS

Parametrii statici ai MOS

Tensiunea de prag VT

Tensiunea Early VF sau inversul tensiunii Early n(p)

Factorul de curent kn(p)

W ' W
kn kn ( p ) n( p )Cox (1.4)
L L
unde : W e factorul geometric/factorul de aspect al tranzistorului MOS
L

n ( p ) e mobilitatea (valoarea medie) purtatorilor mobili din canal:

electroni (goluri).

Cox e capacitatea pe unitatea de arie a oxidului de poarta

09.06.2009 Master 15
 Cap. 1 - Tranzistorul MOS

1.5 Modelarea tranzistorului MOS la semnal mic

Se considera un nMOS
polarizat in PSF - punctul static de functionare : Q( I D ,VGS ,VDS )
Se considera tranzistorul cu o poarta VBS 0
PSF e plasat in zona activa /de saturaie : VDS VDS ,sat VGS VT
La intrare se aplica vgs - un semnal de joas frecven

1.Condiia de semnal mic

vGS VGS vgs

kn i I D id
2 D
iD vGS VT
2
ID Componenta continua a curentului
id Componenta variabila / de semnal a curentului
09.06.2009 Master 16
 Cap. 1 - Tranzistorul MOS

kn
kn
GS VT vgs

2 2
iD VGS vgs VT V V v 2 2 V
2
GS T gs
2

iD I D id

kn
I D VGS VT
2
e componenta continua a curentului
2
kn 2 kn 2
id kn VGS VT vgs vgs gm vgs vgs
2 2
id e componenta variabila in timp( de semnal) a curentului

09.06.2009 Master 17
 Cap. 1 - Tranzistorul MOS

Tranzistorul lucreaza semnal mic daca intre componentele de semnal ale

curentului si tensiunilor sunt (numai) relatii liniare

id ~ vgs

id kn VGS VT vgs vgs kn VGS VT vgs

kn 2
2
numai dac

vgs VGS VT (1.5)

(1.5) e condiia de semnal mic pentru MOS

09.06.2009 Master 18
 Cap. 1 - Tranzistorul MOS

2. Ecuatiile curentilor la semnal mic si frecvente joase

In general curentul de drena e functie de tensiunile tranzistorului. Pentru
cazul tranzistorului cu o poarta :
kn
iD vGS , vDS vGS VT 1 n vDS
2
2
Dezvoltand in serie in conditii de semnal mic

iD iD
iD iD VGS ,VDS vGS VGS vDS VDS
vGS Q
vGS Q

I D id

I D iD VGS ,VDS

iD iD
id vGS VGS vDS VDS
vGS Q
vGS Q

09.06.2009 Master 19
 Cap. 1 - Tranzistorul MOS

vgs vGS VGS vds vDS VDS

Notatii:
iD
gm e conductanta de transfer (panta) tranzistorului
vGS Q

iD
g ds e conductanta de iesire a tranzistorului
vDS Q

Obs.: Derivatele se calculeaza in PSF-ul tanzistorului(notat cu Q)

id is g mvgs g ds vds (1.6)

ig ib 0
Ecuatiile (1.6) exprima relatiile intre componentele
de semnal mic / frecvente joase la MOS
09.06.2009 Master 20
 Cap. 1 - Tranzistorul MOS

3. Circuitul echivalent de semnal mic si frecvente joase

Relatiile (1.6) conduc la circuitul din fig. 1.4 (vbs= 0)

D

+
gmvgs rds vds
G ig=0
-
+ vgs S=B
-
Fig. 1.4

09.06.2009 Master 21
 Cap. 1 - Tranzistorul MOS

4. Parametrii dinamici ai MOS

Panta ( conductanta de transfer )-

exprima variatia curentului de iesire(de drena) la variatia tensiunii pe poarta

iD
gm kn VGS VT 2kn I D
vGS Q

g m kn p VGS VT 2kn p I D (1.7)

09.06.2009 Master 22
 Cap. 1 - Tranzistorul MOS

Conductana de ieire -
exprima variatia curentului de iesire cu variatia tensiunii de iesire

iD ID
g ds n p I D (1.8a)
vDS Q
VF

Rezistena de ieire

VF 1
rds (1.8b)
I D n p I D

09.06.2009 Master 23
 Capitolul II

CIRCUITE ELECTRONICE FUNDAMENTALE CU

TRANZISTOR MOS

2.1 Etaje de amplificare sursa comuna (SC) cu MOS

2.2 Etaje de amplificare drena comuna (DC) cu MOS

2.3 Amplificatorul cascod CMOS

2.4 Surse de curent cu MOS

09.06.2009 Master 24
 Cap. 2 - CEF cu MOS

2.1 Etaje surs comun (SC)

Fig. 2.1a, b, c, d.

Master 25
 Cap. 2 - CEF cu MOS

Analiza etajului din Fig. 2.1a

Fig. 2.1e

Schema de regim dinamic fig.2.1e

Q1 si Q2 tranzistoare amplificatoare

Q1 si Q2 primesc semnal pe poarta - raspund in drena

Sursa e comuna la intrarea/iesirea amplificatorului etaj SC
In fig.2.1e sunt 2 etaje SC conectate in paralel

Master 26
 Cap. 2 - CEF cu MOS

Analiza etajului din Fig. 2.1a

Amplificarea de tensiune- se determina pe schema din fig. 2.1f

Fig. 2.1f

vo vo
vi v gs1 v gs2 g m1 v gs1 g m2 v gs2 0
rds1 rds2
g m1 g m2 vi g ds1 g ds2 vo 0
vo g m1 g m 2
Av
vi g ds1 g ds2
Master 27
 Cap. 2 - CEF cu MOS

Rezistenta de iesire- se determina pe schema din fig. 2.1g

Fig. 2.1g

vi v gs1 v gs2 0 g m1 v gs1 g m2 v gs2 0

g ds1 g ds2 vt
vt vt
it
rds1 rds2

vt 1
Ro
it g ds1 g ds2

Master 28
 Cap. 2 - CEF cu MOS
Analiza etajului din Fig. 2.1b

Fig. 2.1h

Schema de regim dinamic fig.2.1h

Q1 tranzistor amplificator

Q1 - primeste semnal pe poarta - raspunde in drena

Sursa e comuna la intrare/iesire etaj SC

Q2 tranzistor dioda

Master 29
 Cap. 2 - CEF cu MOS
Analiza etajului din Fig. 2.1b

Q2 tranzistor dioda
rezistenta dinamica echivalenta se determina peschema din fig. 2.1 i

Fig. 2.1i

gm2 vgs 2 0
vt vt
it RQ 2 rds2
rds2 it
Master 30
 Cap. 2 - CEF cu MOS

Amplificarea de tensiune - etajul SC din fig. 2.1b (h)

Fig. 2.1j

vi v gs1

0 g m1 vi g ds1 g ds2 vo 0
vo vo
g m1 v gs1
rds1 rds2
vo g m1
Av
vi g ds1 g ds2
Rezistenta de iesire - etajul SC din fig. 2.1b (h)
vt 1
Ro
it g ds1 g ds2

Master 31
 Cap. 2 - CEF cu MOS

Etaje SC- Amplificarea de tensiune

Cu modelele descrise anterior pentru fiecare schema din fig. 2.1 a,b,c,d se obtine :
g m1 g m 2
Fig. 2.1a Av (2.1a)
g ds1 g ds 2
g m1
Fig. 2.1b Av (2.1b)
g ds1 g ds 2

gm2
Fig. 2.1c Av (2.1c)
g ds1 g ds 2

g m1
Fig. 2.1d Av (2.1d)
g m 2 g ds1 g ds 2

Master 32
 Cap. 2 - CEF cu MOS

Etaje SC- Rezistenta de intrare/iesire

Cu modelele descrise anterior pentru fiecare schema din fig. 2.1 a,b,c,d se obtine :

Fig. 2.1a,b,c,d Ri (foarte mare) (2.2a)

1
Fig. 2.1a,b,c Ro rds1 || rds 2 (2.2b)
g ds1 g ds 2

1
Fig. 2.1d Ro (2.2c)
g m 2 g ds1 g ds 2

Master 33
 Cap. 2 - CEF cu MOS
2.2 Etajul dren comun (DC)

Fig. 2.2a

Master 34
 Cap. 2 - CEF cu MOS
Schema de regim dinamic

Fig. 2.2b

Q1 - tranzistor amplificator

Q1 - primeste semnal pe poarta raspunde pe sursa

Drena e comuna la intrare / iesire etaj DC

Q2 - tranzistor dioda (v. fig. 2.1i )

Master 35
 Cap. 2 - CEF cu MOS
Amplificarea de tensiune
pe schema din fig. 2.2b se deduce

vi v gs1 vo
vo v
g m1 v gs1 o 0
rds1 rds2

g ds1 g ds2
vi vo v o
g m1
vo g m1
Av (2.3a)
vi g m1 g ds1 g ds2

Rezistenta de intrare ( fig2.2b)

Ri (foarte mare) (2.3b)

Master 36
 Cap. 2 - CEF cu MOS

Rezistenta de iesire - se deduce pe schema din fig. 2.2c

Fig. 2.2c

vt v gs1
vt vt
it g m1 v gs1
rds1 rds2
it g m1 g ds1 g ds2 vt

vt 1
Ro (2.3c)
it g m1 g ds1 g ds2

Master 37
 Cap. 2 - CEF cu MOS

2.3 Cascodul CMOS

Schema de regim dinamic

Fig. 2.3a

Fig. 2.3b

Amplificator cu 2 etaje dispuse in cascada

Amplificator CASCOD
Q1 - etaj SC (primeste semnal pe poarta raspunde pe drena)
Q2 - etaj GC (primeste semnal pe sursa raspunde pe drena)
Q3 - tranzistor dioda (v. fig. 2.1i )

Master 38
 Cap. 2 - CEF cu MOS

Etajul GC ( echipat cu Q2 )

S-a negligat efectul

rezistentei rds 2
lucreaza pe sarcina rds 3
( rezistenta lui Q3 )

Fig. 2.3c

v v gs2 vo g m2 v gs2 rds3

vo
Av 2 g m 2 rds3
v
i g m2 v gs2
v 1
Ri 2
i g m2

Master 39
 Cap. 2 - CEF cu MOS

Rezistenta de iesire a etajului GC

Fig. 2.3d

v gs2 0 g m2 v gs2 0
vt
it
rds3
vt
R02 rds 3
it

Master 40
 Cap. 2 - CEF cu MOS

Etajul SC ( echipat cu Q1 )

S-a negligat efectul

rezistentei rds1
lucreaza pe sarcina Ri 2
( rezistenta de intrare in Q2 )

Fig. 2.3d

v
vi v gs1 g m1 v gs1 0
Ri 2
v g m1
Av1 g m1 Ri 2
vi gm2

vi
Ri1
ii

Master 41
 Cap. 2 - CEF cu MOS

CASCOD (fig.2.3b) - Amplificarea de tensiune

vo vo v
Av Av 2 Av1
vi v vi
g m1
Av g m 2 rds3 g m1 rds3 (2.4a)
g m2

CASCOD (fig.2.3b) - Rezistenta de iesire

Ro Ro2 rds3 (2.4b)

CASCOD (fig2.3b)- Rezistenta de intrare

Ri Ri1 (2.4c)

Master 42
 Cap. 2 - CEF cu MOS

2.4 Sursa (oglinda) de curent cu MOS

Fig. 2.4a

W
Q1 are factorul geometric / de aspect :
L 1
W
Q2 are factorul geometric / de aspect: L
2
Tranzistorul-dioda Q2 si R alimentate de la VCC dau curentul de referinta

VDD VGS 2
I R I D2
R
Master 43
 Cap. 2 - CEF cu MOS

Curentul de iesire

VGS 1 VGS 2 Q1 oglindeste curentul de referinta( curentul lui Q2 )

W W W W
I 0 I D1 / I D 2 / I R (2.5a)
L 1 L 2 L 1 L 2

Tensiunea minima de iesire

Vm VDS1,sat VGS1 VT 0 (2.5b)

Fixata de mentinerea lui Q1 in saturatie ( zona activa)

Master 44
 Cap. 2 - CEF cu MOS

Efectul de scurtare a canalului

Curentul de referinta IR = ID1 nu este practic afectat de scurtarea

canalului lui Q2 in saturatie caci:
n VDS 2 n VGS 2 1

IO depinde de tensiunea de iesire:

k n' W
I O I D1 VGS 1 VT 0 2 1 n V
2 L

W W

I O L 1 1 n V L 1
1 n V
I R W 1 n VGS 2 W

2
L L 2

Master 45
 Cap. 2 - CEF cu MOS

Rezistenta de iesire
Schema de regim dinamic a oglinzii din fig.2.4a Schema de regim dinamic a
tranzistorului dioda Q2

Fig. 2.4b Fig. 2.4c

1
1 v gs1 0 RQ 2
1

1
R RQ 2 g ds2 g m 2
g m2

v gs1 0 vt 1
rs rds1 (2.5c)
it n I o

Master 46