Explorați Cărți electronice
Categorii
Explorați Cărți audio
Categorii
Explorați Reviste
Categorii
Explorați Documente
Categorii
Bucle de reglare
t [s]
Iniţial microprocesorul a fost utilizat pentru implementarea funcţiilor de control logic şi a buclelor
periferice de poziţie şi de viteză. Implementarea buclelor de curent s-a realizat abia după apariţia
microprocesoarelor pe 16 biţi.
Prin perfecţionarea microprocesoarelor in dimensiunea magistralelor, reducerea timpului de
execuţie si integrarea funcţiilor hard aplicaţiile s-au extins gradat spre controlul total (integral) al
sistemelor.
Când un microcalculator este utilizat intr-un sistem mai mare pentru a asigura funcţii de calcul si
de conducere acesta este denumit sistem cu calculator incorporat (embedded computer system) sau
sistem de calcul integrat. Un sistem de calcul integrat trebuie sa conducă si sa controleze restul
sistemului. El colectează datele prin senzori si emite semnale către elementele de acţionare
(electronice, electrice si mecanice)
1
CNAE Curs 2
2
CNAE Curs 2
caracteristici care sunt determinate de Fig. 3-2. Schema bloc simplificată a unui sistem de
performanţele procesorului utilizat conducere digital
dar şi de modul de integrare al
celorlalte componente în sistem.
3
CNAE Curs 2
Unitate de
comandă
ROM intern Controler
ALU (EPROM,
RAM întreruperi
OTPROM, Logică
Procesor binar intern (interne -
EEPROM,
externe) DMA
(SFR) FLASH)
4
CNAE Curs 2
5
CNAE Curs 2
6
CNAE Curs 2
Procesarea digitală de semnale este o metodă de prelucrare a semnalelor din lumea reală
(reprezentate numeric) utilizând tehnica matematică pentru a realiza transformarea sau
extragerea informaţiei. Proiectate iniţial pentru aplicaţii audio/video, precum codări şi
recunoaşteri de imagini, procesoarele numerice de semnal şi-au găsit aplicabilitatea şi în
aplicaţii de control, în special acolo unde efortul computaţional este mai mare şi restricţiile de
timp sunt severe, ca de exemplu controlul acţionărilor electrice. Sistemele de control numeric
bazate pe DSP-uri sunt perfect adaptate controlului aplicaţiilor de mare viteză.
Arhitectura DSP-urilor a cunoscut modificări importante, de fapt perfecţionări şi
completări cu implementări de noi funcţiuni. Dacă spre exemplu primul procesor al firmei
Texas Instruments, TMS320C10, conţinea doar unitatea CPU, RAM pentru date, ROM pentru
programe şi porturi I/O, unul dintre ultimele procesoare în virgulă fixă venit în cadrul familiei
C5000, TMS320C54, conţine unitatea CPU, RAM pentru date şi pentru programe, ROM
pentru programe, porturi I/O, ceas programabil, port serial full-duplex, opţiune pentru Boot
ROM, posibilitate de a adresa un spaţiu mai mare de memorie exterioară şi altele. Adăugând
la toate aceste aspecte şi faptul că timpul pe ciclu instrucţiune a fost micşorat de la 160 ns la
25ns, ne putem da seama cât de largă este gama de procesoare de semnal disponibile la
această oră.
Facilităţile de control ale întreruperilor sunt destul de limitate în cazul procesoarelor DSP.
În aceste condiţii este necesar a se prevedea un hardware suplimentar care să poată permite
programului aplicaţiei să depisteze rapid cine a cerut o întrerupere şi să stabilească matricea
priorităţii de tratare a întreruperilor, dacă este cazul.
Marea majoritate a procesoarelor DSP sunt proiectate să realizeze operaţii repetitive de
tip MAC (Multiply-Add Computation), precum cele implicate în implementarea unui filtru
cu răspuns finit (FIR - Finite-Impulse Response), definit prin relaţia:
L 1
(1) y n bi xn i
i 0
unde:
b0 , b1, ... , bL 1 sunt coeficienţii de filtrare,
xn , xn 1, ... , xn L 1 sunt eşantioanele semnalului,
iar L reprezintă lungimea filtrului.
Arhitectura internă generală a unui procesor DSP este prezentată în figura 3-5. Această
structură este optimizată pentru operaţiile de filtrare FIR descrise în relaţia (1).
Marea majoritate a procesoarelor DSP utilizează blocuri funcţionale similare, deşi
interconectarea internă şi operaţiile efectuate pot varia.
Prin comparaţie cu microprocesoarele de uz general, trăsătura specifică a DSP-urilor
constă în puternicul paralelism utilizat în vederea îmbunătăţirii vitezei de procesare. DSP-
urile dispun de unităţi speciale de prelucrare, deservite prin bus-uri specifice multiple, multe
7
CNAE Curs 2
dintre acestea putând lucra independent şi în mod complementar. Aşa cum se vede în figura 1-
14, unitatea logico-aritmetică (ALU - Arithmetic Logic Unit) realizează adunarea, scăderea şi
operaţii logice. Registrul de deplasare (SHIFT) este utilizat pentru scalarea datelor, iar
multiplicatorul şi acumulatoarele hardware realizează operaţii MAC. Generatoarele de adrese
pentru date (DAG - Data Address Generators) definesc adresele operanzilor utilizaţi în
instrucţiuni. Cu aceste resurse
ROM P
INSTR.
ADR
aceste unităţi în mod simultan.
Operaţiile de bază executate de STIVA
toate aceste unităţi vor fi discutate
ulterior. PROGRAM BUS
Majoritatea procesoarelor
DSP utilizează o arhitectură
Harvard modificată, cu două sau
trei magistrale de memorie (una RA0 TMP
de program şi încă una sau două RAn POINT SHIFT X
PROD
pentru date). Este facilitat astfel DAG
accesul simultan la coeficienţii ALU- MAC
filtrului şi la semnalul de intrare
în acelaşi ciclu de ceas. Totuşi, ADR ADR
utilizarea arhitecturii Harvard RAM D RAM D/P
creează unele dificultăţi în ACC
DATA DAT/INST
scrierea programelor în C care
utilizează întreaga capacitate a SHIFT
8
CNAE Curs 2
Crearea unor sisteme înglobate de timp real care să satisfacă cerinţele funcţionale şi de
performanţă impuse de aplicaţia finală îi pune proiectantului problema alegerii între puterea
de calcul oferită de circuitele DSP, comparativ cu flexibilitatea şi posibilităţile de interfaţare
ale microcontrolerelor. De aici a apărut tendinţa producătorilor de a mixa funcţiile
caracteristice diverselor tipuri de circuite. De exemplu, începând cu 8096, microcontrolerele
încorporează circuite de facilitare a înmulţirilor. Începând cu seria C32 circuitele TMS320 au
adoptat arhitectura RISC pentru implementarea unităţii de comandă şi au început să
încorporeze elemente specifice microcontrolerelor (temporizator, interfaţă serială). În plus,
ultimele generaţii au facilitaţi de interconectare în arhitecturi multiprocesor, în acest sens
ADDRESS BUS EXTERN
NUCLEU DSP
MEMORIE QEP
CONTROLER INTERNĂ ADC PWM CAPTURE
PROGRAM
WATCHDOG
PROGRAM MEMORY ADDRESS BUS TIMER
DATA MEMORY ADDRESS BUS
PBUS
PERIPHERAL BUS
I/F
DATA MEMORY DATA BUS
UNITĂŢI
ARITMETICE MODUL I/O SPI SCI CAN
JTAG CLOCK
9
CNAE Curs 2
10
CNAE Curs 2
Comenzi,
confirmări Circuite Circuite
Adaptare Sursa de
logice logice
specializate
alimentare
Interfeţe
Funcţii de MĂSURARE
impulsuri de -Curent/Tensiune
CPU
Adaptor Control
Secvenţial comandă -Viteza/Poziţie
RAM
Funcţii de Algoritmi de ESTIMARE
CAN, ROM
Protecţie şi reglare PARAMETRI
Ethernet
Diagnoză - Viteză
- Cuplu (Curent)
Adaptor Prelucrarea CONTROL
Funcţii comenzii SUPERVIZOR SISTEM
Comunicaţie - Scalare
Interfaţa - Profil viteză
AUX
Serială SUBSISTEMUL SOFTWARE
Fig. 3.8. Arhitectura generală a unui sistem de acţionare electrică comandat numeric
11
CNAE Curs 2
12