SISTEME DIGITALE

CURS 5 – 5 APRILIE 2018

SL.DR.ING. ANA-MARIA DUMITRESCU
SISTEME DIGITALE - Cursuri
Program provizoriu: Curs 6 – 19 aprilie 2019
Curs 1 – 22 februarie 2019 Curs 7 – 10 mai 2019
Curs 2 – 1 martie 2019 Colocviu – 17 mai 2019
Curs 3 – 8 martie 2019 Definitivarea situației – 24 mai 2019
Curs 4 - 15 martie 2019
Test 1 – 22 martie 2019
Curs 5 - 5 aprilie 2019
Test 2 – 12 aprilie 2019

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 Notiuni introductive

Baze de numeratie

Elemente de algebra booleana

Functii booleene elementare. Minimizari

PROGRAMA
Reprezentarea algebrica. Forme canonice

Circuite logice combinationale

Circuite logice secventiale, Circuite de memorie

Aplicatii ale sistemelor digitale. Codificari

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

CIRCUITE LOGICE
CIRCUITE LOGICE
Pentru prelucrarea datelor în sistemele digitale şi apoi pentru citirea şi afişarea
rezultatelor prelucrării, sunt necesare mai multe etape de lucru:
• codarea şi decodarea (transformarea datelor dintr-un cod în altul)
• multiplexarea (transmiterea către o ieşire a unei singure informaţii dintr-un grup de
informaţii)
• demultiplexarea (introducerea succesivă a datelor la diferite adrese posibile)
Toate aceste operaţii pot fi realizate cu ajutorul porţilor logice conectate în combinaţii
rezultate în urma stabilirii funcţiei (funcţiilor) logice de transfer pe care trebuie să o (le)
realizeze circuitul.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

CIRCUITE
Circuite Logice Combinaționale
Circuite Logice Secvențiale
Circuite de Memorie

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

CIRCUITE LOGICE COMBINAȚIONALE
Codificatoare
Decodificatoare
Convertoare
Multiplexoare
Demultiplexoare
Sumatoare
Memorie ROM
…….

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MINIMIZAREA FUNCŢIILOR LOGICE
Minimizarea funcţiilor logice până la una din formele canonice se poate face în
două moduri:
◦ • folosind teoremele algebrei Booleene
◦ • folosind tehnica diagramelor
În cazul scrierii funcţiei sub formă de sumă de produse, ea este alcătuită din doi
sau mai mulţi termeni care includ funcţia ŞI, după care aceştia sunt uniţi între ei
cu ajutorul funcţiei SAU. Termenii ŞI ai sumei trebuie să respecte următoarea
regulă:
un termen ŞI poate conţine una sau mai multe variabile
Booleene, variabile care pot fi prezente o singură dată, în
forma normală sau complementară
(vezi curs Forme canonice – Săptămâna 9-10).

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MINIMIZAREA ALGEBRICĂ
Minimizarea algebrică se poate realiza utilizând teoremele algebrei
Booleene dar, din păcate, nu ştim întotdeauna care teoremă trebuie
aplicată într-o situaţie dată şi dacă expresia obţinută este sub cea mai
simplă formă posibilă. De aceea, mai ales în cazul funcţiilor complicate,
simplificarea algebrică poate deveni complicată.
În general, în procesul de simplificare algebrică a unei funcţii logice se
recomandă efectuarea a doi paşi:
◦ funcţia se scrie sub formă de sumă de produse
◦ termenii sunt grupaţi după factorul comun (dacă există), care apoi se scoate
în faţa parantezei. Această operaţie poate conduce la eliminarea unuia sau
mai multor termeni.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MINIMIZAREA CU DIAGRAME
KARNAUGH
O metodă grafică de obţinere a funcţiei logice minimizate şi de proiectare a
circuitul logic care să o realizeze, având ca punct de start tabelul de adevăr.
Teoretic, metoda poate fi folosită pentru un număr de variabile de intrare oricât
de mare, însă practic este aplicabilă pentru cel mult şase variabile de intrare.
Diagrama Karnaugh este un careu de formă pătratică sau dreptunghiulară
conţinând 2N căsuţe, N fiind numărul variabilelor de intrare. Fiecare căsuţă
corespunde unei singure combinaţii posibile de formă ŞI a variabilelor de intrare.
Atât pe orizontală cât şi pe verticală, două căsuţe adiacente diferă între ele doar
prin valoarea logică a unei singure variabile din combinaţiile corespunzătoare lor.
În fiecare căsuţă se va înscrie cifra 1 sau 0 după cum combinaţia
corespunzătoare ei are ca rezultat 1 logic sau 0 logic.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MINIMIZAREA CU DIAGRAME
KARNAUGH
Expresia minimizată a variabilei de ieşire
poate fi obţinută din diagrama Karnaugh prin
gruparea şi încercuirea căsuţelor adiacente
care conţin variabila binară 1.
Gruparea se poate face în perechi de două,
patru sau opt căsuţe. Se mai spune că se
face gruparea în dubleţi, quazi sau octeţi.
Trebuie menţionat faptul că se consideră
adiacente şi pătratele de la extremităţile unei
linii sau unei coloane.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MINIMIZAREA CU DIAGRAME
KARNAUGH

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 MINIMIZAREA CU DIAGRAME
KARNAUGH
Succesiune de paşi pentru obţinerea formei finale a funcţiei logice:
 construirea diagramei Karnaugh pe baza tabelului de adevăr. Este important de menţionat că dacă există
combinaţii ale variabilelor de intrare pentru care starea ieşirii este nedeterminată (ea poate fi 0 sau 1), proiectantul
are libertatea ca în diagrama Karnaugh, în căsuţa corespunzătoare combinaţiilor respective să pună 0 sau 1,
astfel încât aceasta să-l ajute la minimizarea mai eficientă a funcţiei.
 se vor încercui căsuţele izolate care conţin variabila 1. Aceste căsuţe nu sunt adiacente cu alte căsuţe care conţin
variabila binară 1.
 se vor căuta căsuţele care conţin variabila 1 şi care au o singură căsuţă adiacentă care conţine variabila 1. Astfel
se realizează dubleţii.
 se încercuiesc octeţii chiar dacă vreo căsuţă din ei a fost inclusă în dubleţi.
 se încercuiesc quazii chiar dacă vreo căsuţă din ei a fost inclusă în dubleţi sau octeţi.
 se încercuieşte orice pereche care include căsuţe care încă nu au fost încercuite, asigurându-ne că numărul de
încercuiri este minim.
 se face suma termenilor generaţi de fiecare grupare, obţinându-se astfel expresia finală a funcţiei logice.
SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA
CIRCUITE LOGICE
COMBINAȚIONALE
Circuitul Logic Combinational (CLC) poate avea una sau mai multe ieșiri.
Comportarea CLC este independenta de timp și este descrisă cu ajutorul
funcțiilor booleene, explicitarea lor făcându-se prin tabele de adevăr, expresii
algebrice (canonice, elementare, neelementare) sau prin diagrame Veitch-
Karnaugh.
În logica combinațională, ieșirea unui circuit este determinată doar de
starea intrărilor din acel moment.
Exista anumite funcții logice care sunt solicitate, în practică, destul de frecvent,
de aceea ele au fost implementate prin fabricarea unei singure capsule. Din
categoria acestor dispozitive fac parte decodificatorul, demultiplexorul,
codificatorul și multiplexorul.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

CIRCUITE LOGICE
COMBINAȚIONALE
Dacă la implementarea a doua sau mai multe expresii logice apar termeni
comuni, ei vor fi implementați pentru o singură componentă, rezultatul
fiind preluat și de celelalte.
Problema alegerii circuitului logic optim din punct de vedere tehnologic
impune minimizarea funcției logice corespunzătoare lui (din punct de
vedere al numărului de variabile, al numărului de termeni sau, pe
ansamblu, reducerea numărului de variabile și de termeni).
Blocurile logice combinaționale pot îndeplini funcții de prelucrare, transfer
condiționat sau interconectare între alte blocuri logice.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

STUDIUL CLC
 probleme de proiectare, care constau în alegerea optimă din punct de vedere
tehnologic a unor porți logice, în vederea realizării unei scheme logice complexe, a cărei
funcție logică se cunoaște;
probleme legate de ,,citirea'' unei scheme logice, atunci când se cunosc intrările și
porțile logice care o compun;
probleme legate de evitarea hazardului combinațional, care este un fenomen datorat
întârzierilor care apar la propagarea informației prin CLC. El este caracterizat printr-un
proces tranzitoriu, în cadrul căruia ieșirile iau valori intermediare, diferite de cea finală.
Pentru evitarea hazardului combinațional se pot utiliza circuite de uniformizare a
întârzierilor pe toate canalele de propagare a informației sau se poate utiliza o memorie
tampon care să preia informația de la iesirea CLC, numai după stabilirea variabilelor de
ieșire.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 Decodificatorul realizează funcția de recunoaștere a diverselor combinații de
variabile de la intrare prin activarea câte uneia singure dintre ieșirile sale.
Cu alte cuvinte, activarea fiecăreia dintre liniile de ieșire implică apariția unei
anumite configurații sau a unui anumit cod pe intrare.
Există o relație foarte bine stabilită între numărul de linii de intrare și numărul
de linii de ieșire. De exemplu, pentru trei linii de intrare, se pot realiza opt
combinații diferite ale stărilor acestora (0 sau 1), astfel încât pentru fiecare
astfel de combinație trebuie să existe câte o linie de ieșire care se va activa
când respectiva combinație va apărea.
Decodificatorul Dacă notăm cu m numărul intrărilor, rezultă că numărul ieșirilor n va fi n = 2m.
La decodificatoare, ieșirile sunt, de regulă, active pe 0, ceea ce înseamnă
că ele stau normal în 1 logic și devin 0 pentru a indica activarea.
Dacă intrarea de validare este activă pe 0, ea trebuie setată în 0 pentru a
activa dispozitivul.
Decodificatoarele furnizează la ieșire toți termenii canonici de tip produs.
Decodificatoarele au, în afara intrărilor m, o intrare specială numită intrare
de validare (sau intrare de enable - E). Rolul acesteia este de a activa
dispozitivul și de a permite ieșirilor să își schimbe starea.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

DECODIFICATOR DIN 3 ÎN 8
C B A 𝑌0 𝑌𝟏 𝑌𝟐 𝑌𝟑 𝑌𝟒 𝑌𝟓 𝑌𝟔 𝑌𝟕
1 x x x 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1
0 1 1 0 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 0

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

DECODIFICATOR BINAR – ZECIMAL
Pentru un astfel de decodificator sunt necesare 4 intrări
INTRARI IESIRI
Nr. 23 22 21 20 0 1 2 3 4 5 6 7 8 9
Zec. A B C D
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 0 1 1 1 0 0 0 0 0 0 0 1 0 0
8 1 0 0 0 0 0 0 0 0 0 0 0 1 0
9 1 0 0 1 0 0 0 0 0 0 0 0 0 1
SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA
DECODIFICATOR BINAR – ZECIMAL
Vor fi folosite doar 10 dintre cele 16
combinații posibile, adică cele
corespunzătoare exprimării în binar
a valorilor de la 0 la 9. Combinațiile
corespunzătoare exprimării în binar
a valorilor de la 10 la 15
reprezintă stări interzise.
 În mod normal la ieșiri se
folosesc porți ȘI-NU (NAND),
astfel încât ieșirile vor fi
inversate (față de tabelul de
adevăr).

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 CONVERTOR BINAR-
ZECIMAL CU 7 SEGMENTE
Există situații în care este utilă afișarea, din segmente,
a cifrelor zecimale reprezentate de codurile de pe
intrarea codificatorului.
Se face, astfel, trecerea de la cuvintele binare ale
intrării (A, B, C, D) la cuvintele de ieșire care să
comande segmentele a,b,c,d,e,f,g, obținând toate
cifrele între 0 și 9.
Este posibil ca cu ajutorul acestui tip de convertor să se
afișeze și alte caractere sau simboluri (e.g. unele
litere).

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

CONVERTOR BINAR-ZECIMAL
CU 7 SEGMENTE
Nr. A B C D a b c d e f g
zec.
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

CONVERTOR BINAR-ZECIMAL
CU 7 SEGMENTE
𝑎 =𝐴+𝐶∙𝐷+𝐵∙𝐷+𝐵∙𝐷
Cele șapte segmente ne sunt 𝑏 =𝐵+𝐶∙𝐷+𝐶∙𝐷
suficiente pentru a construi imaginea
oricărei cifre zecimale. 𝑐 =𝐵+𝐶+𝐷
Considerând a, b, c, d, e, f, g funcții 𝑑 =𝐶∙𝐷+𝐵∙𝐶+𝐵∙𝐶∙𝐷+𝐵∙𝐷
logice, ne interesează cum putem 𝑒 =𝐶∙𝐷+𝐵∙𝐷
implementa circuitele de comandă
corespunzătoare fiecărui segment din 𝑓 =𝐴+𝐵∙𝐶+𝐵∙𝐷+𝐶∙𝐷
cifra care trebuie afișată. 𝑔 =𝐴+𝐵∙𝐶+𝐵∙𝐷+𝐵∙𝐶
În urma minimizărilor se obțin funcțiile:

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 Codificatorul reprezintă un circuit logic
combinațional care furnizează la ieșire
Codificatoare un cuvânt binar de n biți (cod), atunci
când numai una dintre cele m intrări ale
sale este activată.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 CODIFICATORUL ZECIMAL – BINAR
Pentru a putea codifica I A B C D Este nevoie să implementăm
fiecare dintre intrările 0(i0) 0 0 0 0 fiecare dintre ieșirile A, B, C și
prezentate în cod zecimal pe D.
codificator, este necesar ca 1(i1) 0 0 0 1
ieșirile dispozitivului să fie în 2(i2) 0 0 1 0 Studiind tabelul, observăm că
număr de 4. funcțiile logice A, B, C
3(i3) 0 0 1 1
și D vor fi 1 logic pentru
Se notează cu i0, i1,…i9 4(i4) 0 1 0 0
intrările în codificator și cu A, 5(i ) combinațiile:
5 0 1 0 1
B, C, D ieșirile. A = i8+i9
6(i6) 0 1 1 0
Scrierea sau codificarea
7(i7) 0 1 1 1 B = i4+i5+i6+i7
fiecărui număr zecimal că
secvența de patru biți este 8(i8) 1 0 0 0 C = i2+i3+i6+i7
dată în tabelul: 9(i9) 1 0 0 1 D = i1+i3+i5+i7+i9

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 DEMULTIPLEXOARE
Demultiplexorul este un
decodificator având o singură linie
de intrare a datelor, (intrarea de
validare a decodificatorului); codul
de adresa conduce informația de
pe intrarea de date 𝐸 pe una
dintre liniile corespunzătoare de la
ieșire.
Deoarece numărul de stări logice
distincte ale intrării de selecţie
trebuie să fie egal cu numărul de
ieşiri de date N, numărul de intrări
de selecţie poate fi calculat din
relaţia: x0, x1,..xm – intrări de adresă;
N = 2numărul de intrări de selecţie
y0, y1,..yn – ieșiri active pe zero

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

DEMULTIPLEXOARE
 Când intrarea este activă, circuitul funcționează ca un decodificator obișnuit; când
este inhibată, ieșirile sunt dezactivate.
 Decodificatoarele și demultiplexoarele semnalează la ieșire termenii canonici
disjunctivi, prin urmare aceste circuite pot fi utilizate pentru implementarea directă a
CLC, fară a apela la minimizare.
 Demultiplexorul se comportă ca un “comutator logic” care permite cuplarea intrării de
date cu oricare din liniile de ieșire, selectabilă prin cele (m+1) linii de adresă.
 În majoritatea cazurilor, decodificatoarele și demultiplexoarele se întâlnesc sub formă
integrată, având ieșirile (și, eventual, intrarea E) active în 0 logic.
 Există circuite DMUX cu mai multe intrări de validare, dintre care unele nenegate, ceea
ce facilitează extinderea decodificării și demultiplexării.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

 DEMUX CU 3 INTRĂRI

Schema demultiplexorului este identică cu aceea a unui decodor cu o intrare de validare. Pentru a fi
folosit ca demultiplexor, intrările decodorului sunt folosite ca intrări de selecţie iar intrarea de validare
este folosită ca intrare de date. Pentru că pot fi folosite în ambele scopuri, circuitele integrate de acest
tip sunt denumite DECODOARE/ DEMULTIPLEXOARE.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MULTIPLEXOARE ȘI
COMPARATOARE DIGITALE
Multiplexorul (MUX) este un circuit care permite selecția și transmiterea datelor de la
fiecare dintre cele m intrări la o cale de ieșire unică.
Selecția căii de intrare se face printr-un cuvânt binar de n biți care este legat de numărul
m al intrărilor prin relația m = 2n.
Pornind de la circuitul DMUX se poate cupla la fiecare ieșire a acestuia intrarea unui
circuit SAU, condiționată de câte o poartă ȘI.
Deoarece face o selecţie de date, multiplexorul mai este denumit SELECTOR DE DATE.
Ordinea de transmitere a datelor spre ieşire este hotărâtă de una sau mai multe intrări
de dirijare a informaţiei, numite intrări de selecţie. Multiplexorul acţionează ca un
comutator multipoziţional controlat digital, în care codul digital aplicat la intrarea de
selecţie hotărăşte care este ordinea de transmitere spre ieşire a datele de intrare.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MULTIPLEXOARE ȘI
COMPARATOARE DIGITALE

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MULTIPLEXOARE ȘI
COMPARATOARE DIGITALE
 Se observă ca la ieșirea generală se poate selecta, pe rând, câte un termen de la
ieșirile DMUX, activând, pe rând, intrările de condiție ai de la porțile ȘI.
 Când una din intrările ai este 1, în funcția de ieșire va apare termenul canonic
corespunzător. Prin urmare pentru implementarea unei funcții f = ∑ ai Pi, la intrările de
condiții se vor introduce, în ordinea din tabelul de adevăr, coeficienții ai ai termenilor
canonici.
 Deoarece ieșirile de la DMUX sunt, de obicei, negate (se utilizează porți NAND),
înainte de a se introduce în porțile AND premergătoare circuitului SAU, aceste ieșiri se
vor nega prin inversoare.
 MUX digital se poate utiliza în tehnica telecomunicațiilor pentru transmiterea unui
număr mare de semnale digitale pe o singura linie, sau pentru conversia datelor paralel
– serie.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MULTIPLEXORUL DE BAZĂ
Deoarece numărul de stări logice distincte ale intrării de selecţie trebuie să fie
egal cu numărul de intrări de date N, numărul de intrări de selecţie poate fi
calculat din relaţia:
numărul intrărilor de selecţie = log2N
Multiplexorul de bază este şi cel mai simplu, având două intrări de date şi o
intrare de selecţie (log22 = 1). Funcţia de transfer a multiplexorului poate fi
scrisă pe baza tabelului de adevăr ca o sumă de produse a termenilor care
furnizează un 1 logic la ieşire, tabel în care variabilele de intrare sunt Io, I1 şi S
(selecţie) iar variabila de ieşire este z. Condiţia impusă este aceea ca la ieşire
să fie transferată informaţia de la intrarea Io dacă S = 0 şi cea de la intrarea I1
dacă S =1.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MULTIPLEXORUL DE BAZĂ

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

MUX DIGITAL CU 8 INTRĂRI
A B C X0 X1 X2 X3 X4 X5 X6 X7
1 X X X 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0
0 1 1 0 0 0 0 0 0 0 1 0
0 1 1 1 0 0 0 0 0 0 0 1

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

COMPARATORUL DIGITAL
Acesta este un CLC care permite determinarea valorii relative a două numere binare X și Y.
Mărimile de intrare sunt cei n biți ai fiecăruia dintre cele două numere, iar cele trei ieșiri au rolul
de a indica relația care este adevarată:
X = Y; X < Y; X> Y.
În cazul a două numere X și Y, de doi biți (X1 X0) și (Y1 Y0), putem obține următoarele trei
funcții:
X1X0 = Y1Y0, ieșirea B este adevarată
X1X0 < Y1Y0, ieșirea A este adevarată
X1X0 > Y1Y0, ieșirea C este adevarată.
Vor fi 4 variabile de intrare (X1 X0 Y1Y0) și trei variabile de ieșire A, B, C. Funcțiile booleene
pentru ieșirile A, B, C pot fi deduse din tabelul de adevăr și pot fi implementate cu porți logice
sau cu DMUX (deoarece în expresiile funcțiilor apar termenii canonici).

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

COMPARATORUL DIGITAL
X1 X0 Y1 Y0 A B C
0 0 0 0 0 1 0 X=Y
0 0 0 1 0 0 1 X<Y
0 0 1 0 0 0 1 X <Y
0 0 1 1 0 0 1 X <Y
0 1 0 0 1 0 0 X >Y
0 1 0 1 0 1 0 X =Y
0 1 1 0 0 0 1 X <Y
0 1 1 1 0 0 1 X <Y
1 0 0 0 1 0 0 X >Y
1 0 0 1 1 0 0 X >Y
1 0 1 0 0 1 0 X =Y
1 0 1 1 0 0 1 X <Y
1 1 0 0 1 0 0 X >Y
1 1 0 1 1 0 0 X >Y
1 1 1 0 1 0 0 X >Y
1 1 1 1 0 1 0 X =Y

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

SUMATOARE
Sumatoarele elementare sunt circuite logice combinaţionale care
adună două numere de câte un bit şi un bit de transport din rangul
inferior, generând suma şi un bit de transport spre rangul următor,
conform tabelei de adevăr.
Sumatorul elementar are trei intrări, xi, yi şi ci-1 şi două ieşiri, şi ci.
Bitul de transport ci, ca şi suma și, depinde de variabilele de intrare
şi de intrarea de transport ci-1. Aşadar, și fiind funcţie de ci-1 va fi
implicit şi funcţie de ci. Această observaţie ne permite să sintetizăm
suma și ca funcţie de 4 variabile, xi, yi, ci-1 şi ci

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

SUMATOARE
Pentru a aduna două numere pe n biţi sunt
necesare n sumatoare elementare conectate.
Prin conectarea a 4 sumatoare elementare se
obţine sumatorul pe 4 ranguri

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

UNITĂŢI ARITMETICO-LOGICE (ALU)
ALU sunt circuite logice combinaţionale complexe care execută, pe baza unor comenzi,
funcţii de tip aritmetic şi logic. ALU se utilizează în sisteme digitale complexe sau ca părţi
componente în unităţile de prelucrare ale sistemelor de calcul.
ALU de 4 biţi are următoarele intrări şi ieşiri tipice:
 intrări pentru operanzi: A3÷0, B3÷0
 intrare de transport : c-1
 intrare de mod: M = 0 → funcţii aritmetice
= 1 → funcţii logice
 intrări pentru selectarea funcţiei : S 3÷0
 ieşiri pentru funcţie : F3÷0
 ieşire pentru transport: c3
 ieşire pentru indicarea egalităţii operanzilor: (A=B)
 ieşiri pentru transport anticipat: P,G.

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA

TEST 2 CURS – 30 min
Exerciții Teorie
- Funcții logice
- reprezentarea funcțiilor logice - Porți logice
cu porți logice - Circuite electrice vs circuite electronice
- reprezentarea funcțiilor logice - Circuite logice combinaționale
cu semnale variabile în timp - Decodificatorul
- Demultiplexorul
- Sumatoare
- Comparatoare
- Exemple de decodificatoare cu explicația
funcționării

SEM 2 AN 2018-2019 SISTEME DIGITALE - CURS 5 - DUMITRESCU ANA-MARIA