Sinteza unui automat secven ial sincron

Teme

se realizeze sinteza unui automat secven ial sincron prev zut cu o

singur linie de intrare, T, patru linii de ie ire, E3, E2, E1, E0, i descris
prin coresponden a intrare - ie ire.

Tema T 0 1 0 1 0 1 0 1
1 0 5 7 16 6 11 13 3
2 0 1 11 13 17 7 5 4
3 0 2 3 7 11 7 6 2
4 0 3 5 15 14 11 17 7
5 0 4 6 7 3 10 12 10
6 0 10 11 13 3 2 12 2
7 0 6 7 17 13 3 3 1
8 0 11 15 16 12 2 6 4
9 0 14 17 7 5 15 11 10
10 0 6 16 10 14 4 14 2
11 0 2 12 13 17 5 15 3
Z
12 0 7 5 15 16 6 4 1
13 0 10 12 14 4 5 7 6
14 0 12 16 17 7 10 3 5
15 0 16 6 7 11 4 6 2
16 0 2 6 4 14 15 5 1
17 0 4 14 6 5 13 11 3
18 0 1 13 15 5 0 10 12
19 0 3 7 1 10 15 16 6
20 0 5 6 16 11 10 0 1
21 0 10 16 6 5 1 7 17
22 0 17 15 5 11 10 14 4

Observa ii:
Combina iile de semnale de ie ire sunt scrise în codificare octal ,
Z = E3E2E1E0 (E0 = LSB)
Sistemul va avea o func ionare ciclic .
Se vor folosi CBB-JK sincrone.
 Etapele de sintez
1. Reprezentarea coresponden ei intrare - ie ire prin diagramele de
semnale (T - Z). Stabilirea st rilor automatului.
2. Definirea func iilor de tranzi ie i de ie ire pentru automatul Moore
asociat sistemului;
3. Reprezentarea automatului
3.1 Tabelul de tranzi ii
3.2 Graful de tranzi ii
3.3 Reducerea st rilor (dac este posibil)
4. Definirea variabilelor secundare i codificarea st rilor
5. Stabilirea expresiilor pentru func iile de control ale automatului
5.1 Diagramele de excita ii
5.2 Programarea bistabilelor
5.3 Expresiile minime ale func iilor de excita ie i ale func iilor de
ie ire
6. Implementarea analitic a func iilor de control cu por i NAND
7. Realizarea schemei logice

Exemplu

T 0 1 0 1 0 1 0 1
Z 0 1 3 7 17 7 3 1

T
t T 0 1 Z
E3 S0 S0 S1 0000
t S1 S2 S1 0001
E2 S2 S2 S3 0011
S3 S4 S3 0111
t
E1 S4 S4 S5 1111
S5 S6 S5 0111
t S6 S6 S7 0011
E0
S7 S0 S7 0001
t
S0 S1 S2 S3 S4 S5 S6 S7 S0