1.

Eliminarea distorsiunilor de tip defocalizare poate fi făcută folosind următoarele metode:

a) o operație de filtrare cu un filtru Butterworth de tip trece jos în domeniul Fourier
b) un filtru Wiener
c) o operație de filtrare inversă în domeniul Fourier
d) o operație de filtrare cu un filtru Butterworth de tip trece sus în domeniul Fourier

2. O operație de filtrare a imaginilor în domeniul transformatei wavelet presupune:

a) anularea tuturor coeficienţilor DWT de detaliu inferiori (în valoare absolută) unui prag
b) determinarea pragului în subbanda rezultată doar în urma prin filtrări trece sus
c) anularea tuturor eșantioanelor inferioare unui prag în domeniul spațial
d) anularea tuturor coeficienţilor DWT de aproximare inferiori (în valoare absolută) unui prag

3. O descompunere piramidală de tip Gauss-Laplace:

a) asigură reprezentarea regiunilor de înaltă frecvență în domeniul Gauss
b) poate fi folosită pentru eliminarea defocalizărilor prin operații de fuziune dacă se folosește un criteriu de mediere pe
nivelele Laplaciene de descompunere
c) prezintă dezavantajul că nu permite analizarea imaginii de observare la rezoluții multiple
d) folosește operații de convoluție și decimare pentru construirea reprezentării piramidale

4. O operație de fuziune în domeniul transformatei wavelet:

a) necesită surse multiple (semnale, imagini etc) de intrare
b) utilizează același criteriu de fuziune pe toate subimaginile rezultate în urma operației de analiză
c) permite eliminarea zgomotului prin folosirea unui criteriu de tip choose-max pe imaginile ce rezultă în urma a cel puțin a unei filtrări trece jos
d) poate elimina distorsiunile prin defocalizare dacă se folosesc criterii de tip choose-max pe toate subimaginile rezultate prin
cel puțin o filtrare trece sus

5. Una dintre caracteristicile distinctive ale unui procesor digital de semnale față de un procesor de uz general este utilizarea unei arhitecturi a
memoriei de tip Harvard modificat. Astfel de arhitecturi :
a) permit citirea în paralel a mai multor operanzi
b) permit stocarea de date în memoria program și/sau în memoria de date
c) folosesc magistrale de date și de adrese comune cu memoria program iar adresarea și citirea au loc prin implementarea de politici de
arbitrare a accesului la magistrale de către un controller dedicat
d) sunt uzuale implementate atât pentru memoria internă cât și pentru memoria externă

6. Unitatea de secvențiere PS din arhitectura standard a unui DSP:

a) include funcţii de gestiune a modului de operare pipeline
b) oferă suport hardware pentru operații de tip MAC
c) asigură transferul rapid al datelor între periferice și nucleul procesorului
d) permite implementarea eficientă a buclelor și a instrucțunilor de salt condiționat

7. O convenție de reprezentare a datelor Qm.n permite:

a) reprezentarea unui număr subunitar pe m+n+1 biți
b) reprezentarea unui număr în virgulă mobilă sub forma bit de semn, exponent și mantisă
c) efectuarea de calcule matematice în virgulă mobilă de catre un procesor în virgulă fixă
d) reprezentarea unui număr real în formatul: bit de semn, m biți parte întreagă, n biți parte fracționară

8. Care dintre următoarele afirmații sunt adevărate:

a) 111 100 este reprezentarea în convenție Q1.4 a numărului real – 0.25
b) 0111 1010 este reprezentarea în convenție Q4.3 a numărului 15.25
c) 001 0000 0000 0000 este reprezentarea în convenție Q0.15 a numărului real 0.125
d) 1000 1000 este reprezentarea în convenție Q3.4 a numărului real - 8
9. Procesorul Analog Devices BF 533 prezintă următoarele caracteristici:
a) poate utiliza operanzi de lungime variabilă (8,16 sau 32 de biți)
b) utilizează o frecvență de tact programabilă
c) include două unități MAC
d) este un procesor în virgulă mobilă

10. Nucleul procesorului Blackfin BF 533 include:

a) două acumulatoare pe 32 de biți
b) periferice dedicate
c) două unități de secvențiere
d) 8 regiștri de date

11 Procesorul Blackfin implementează o structură pipeline pe 10 nivele. Care dintre următoarele afirmații sunt adevărate?
a) etapele DF1 2 preced etapele EX1 2
b) citirea operanzilor din registrele de date are loc în etapa DF2
c) evaluarea instrucținilor de salt condiționat are loc în etapa EX2
d) etapa ID este dedicată citirii operanzilor din memorie

12. La execuția instrucțiunii R6= R5- | - R3;:

a) dacă R5.H=-10, R5.L=0, R3.H=-20, R3.L=10 conținutul regiștrului R6 devine R6.H=-30, R6.L=-10
b) regiștrii R5 și R3 sunt interpretați pe 16 biți
c) conținutul post-decrementat al registrului R5 și conținutul pre-decrementat al registrului R3 sunt combinate printr-o operație de tip
SAU
d) operanzii pe 16 biți din R5.H și R3L sunt transferați în registrul R6

13. Instrucțiunea R5.H=R3.L*R4.H;

a) este o instrucțiune de tip MAC
b) este o instrucțiune de multiplicare simplă
c) folosește operanzi pe 32 de biți
d)folosește operanzi pe 16 biți

14. Instrucțiunea Blackfin A1+=R0.L*R2.H, A0+=R0.L*R2.L || R4.L=W[I2++] || R0=[I1--] ;

a) permite citirea simultană din memorie a doi operanzi cu condiția ca aceștia să fie în bancuri diferite de memorie
b) include instrucțiuni de multiplicare și acumulare
c) include 3 operații care se execută în paralel
d) include instrucțiuni de multiplicare

15. Fie secvența de cod Blackfin:

...
R3=2;
R0=99;
start: R0 + = -1;
CC = R0 = = 0;
end: IF !CC JUMP start (bp);
R4=R3+R0;
...
Care dintre afirmațiile următoare sunt adevărate?
a) predicția statică folosită în instrucțiunea de salt condiționat crește viteza de execuție a secvenței de cod
b) folosirea instrucțiunii de salt condiționat IF CC JUMP start (bp); conduce la obținerea aceluiași rezultat
c) folosirea instrucțiunii de salt condiționat IF !CC JUMP start; conduce la obținerea aceluiași rezultat insă timpul
necesare execuției crește
d) valoarea din registrul R4 după execuția secvenței de cod este 101

16. Unitatea de generare a adreselor Blackfin:

a) oferă facilități de adresare cu bit inversat
b) poate furniza 2 adrese pentru citirea simultană a 2 operanzi din memoria internă sau externă
c) include regiștri de tip pointer și index ce pot fi folosiți pentru operații de adresare indirectă a memoriei
d) generează adrese pe 64 de biți
17. Procesorul BF 533 implementează facilități de adresare circulară. Acest tip de adresare presupune:

a) folosirea de registre de tip B, L, I și M

b) folosirea de registre de tip P
c) poate conduce la creșterea vitezei de execuție
d) crește viteza de execuție la implementarea de operații de filtrare

18. Daca memoria de date a procesorului Blackfin are urmatorul continut:

#0xFFB01000 #0xFFB01001 #0xFFB01002 #0xFFB01003

15 AF FA FE
01 0F 10 CD
#0xFFB01004 ...
prin executia secventei de instructiuni:
P0=0xFFB01000;
R2 =W[P0++](Z);
R1 =B[P0++];
R3 =W[P0](Z);
se obtin rezultatele:
a) R2=0x0000AF15 c) R1=0x000000AF
b) R1=0x000000FA d) R3=0x000000FA

19. Fie secvența de cod în limbaj de asamblare Blackfin:

...
.SECTION data1;
.var test =0xFFEEDDCC;
.SECTION program;
....
P0.L=Lo(test);
P0.H=Hi(test);
R2=W[P0++](z);
R3=B[P0++](z);
R5=R2 ^ R3;
…
Care dintre următoarele afirmații sunt adevărate?
a) variabila test se reprezintă în memorie pe un număr variabil de octeți, funcție de valoarea cu care este inițializată
b) după execuția secvenței de cod valoarea din R3 este 0x000000EE
c) după execuția secvenței de cod valoarea din R2.L este 0xFFEE
d) după execuția secvenței de cod valoarea din R5.L este 0xDD22

20. Fie secvența de cod în limbaj de asamblare Blackfin:

.SECTION L1_data_A;
.BYTE sir_1[ ]=10,5,4;
..SECTION program;
.VAR sir_2[ ]=10,5,4;
Care dinre următoarele afirmații sunt adevărate?
a) variabila sir_2 este plasată în memoria program
b) ambele variabile sunt plasate în memoria de date
c) ambele variable (sir și sir2) se stochează in memorie pe un același număr de octeți
d) variabila sir_1 se reprezintă în memorie pe un număr de 3 octeți