Circuite logice cu tranzistoare

MOS

1
 Circuite logice cu tranzistoare MOS
• Familiile de circuite logice cu TEC-MOS se realizează fie exclusiv cu
tranzistoare canal p sau canal n, fie cu tranzistoare de ambele tipuri,
obţinându-se respectiv familiile PMOS, NMOS, CMOS.
• Aceste familii de circuite se deosebesc atât din punctul de vedere al
parametrilor cât şi al tehnologiei de fabricaţie  al costului acestora.
• Circuitele tip PMOS au procesul de fabricaţie cel mai simplu, dar viteza de
comutaţie cea mai coborâtă datorită mobilităţii mai mici a purtătorilor
mobili (golurile).
• Circuitele de tip NMOS au un proces de fabricaţie mai complicat, dar
mobilitatea mărită a purtătorilor mobili (electronii) le asigură o viteză de
comutaţie mai ridicată.
• Circuitele de tip CMOS au viteză de comutaţie medie dar permit realizarea
unei structuri de circuit care nu consumă energie de la sursele de alimentare
în nici una din stările stabile, consumul de curent apărând numai în timpul
tranziţiei dintr-o stare în alta.

2
Familia de circuite logice
NMOS

3
 Familia de circuite logice NMOS
• Aceste circuite constau exclusiv din tranzistoare TEC-MOS cu
canal n, folosindu-se ambele tipuri, cu canal iniţial şi cu
îmbogăţire.

• O singură sursă de tensiune pozitivă cu valori între 5 şi 15v.

• Nivelurile logice depind de tensiunea de alimentare folosită;

pentru alimentare la sunt compatibile cu nivelurile logice
TTL.

4
 Poarta NMOS statică
Inversorul NMOS:
a) schemă;
b) caracteristică de grilă a tranzistorului
NMOS cu îmbogăţire;
c) caracteristică de grilă a tranzistorului
NMOS cu canal iniţial;
d) echivalarea unui tranzistor MOS

Circuitul reprezintă un etaj de

amplificare realizat cu tranzistorul
TI, în care TL funcţionează ca sarcină
activă înlocuind o rezistenţă fixă.
Sarcina externă a acestui inversor este în
general constituită tot din intrări în
porţi NMOS (deci are practic un
caracter capacitiv)  reprezentată
prin CL
5
Funcţionarea unui tranzistor NMOS
 0, pentru vGS  VT

i  k ( 2vGS  VT  vDS )vDS , pentru vGD  VT si vGS  VT
 k ( v  V )2 , pentru vGD<VT si vGS  VT
 GS T

 V 
VTI   DD V
VTL   DD
TI   4 TL   2
 k I  2  k L  kL
• Din circuit rezultă pentru TL:

vGSL  0 vGDL  -vDSL  v0-VDD vDSL  VDD - v0

• Ecuaţia de funcţionare devine:
k L v0(VDD  v0 ) pentru v0>VDD / 2

iDL   v DD
2

 k L  4  I DSSL pentru v0  VDD / 2

6
Funcţionarea unui tranzistor NMOS

 0 pentru vI  VDD / 4

  v 
iDi  k I  2vI  DD  v0  v0 pentru vI -v0>VDD / 4
  4 
 
2
vDD 
 k I  vI  4  pentru vI -v0<VDD / 4


Pentru TI avem:

vGSI  vI , vDSI  v0 vGDI  vI - v0 si respectiv:

 0, pentru vGS  VT

i  k ( 2vGS  VT  vDS )vDS , pentru vGD  VT si vGS  VT
 k ( v  V )2 , pentru vGD<VT si vGS  VT
 GS T

7
 Caracteristica de transfer
Zona a, Vi < VT1, T1 este blocat, IDS1 = 0, Vo = VDD,
T2 funcţioneaza în regiunea liniară
Zona b, Vi > VT1,
T2 funcţioneaza în regiunea liniară. VDS1 > VGS1 - VT1,
T1 saturat. Pentru ca T2 fie zona liniară, 0 <= VDS2 <= VGS2 - VT2,
unde VGS2=0, iar VDS2 = VDD-Vo, deci Vo trebuie să rămână superioară
valorii VDD + VT2, ce implică ca la intrare:
VT 1  Vi  VT 1 (1  2 )
Zona c
Vi  VT 1 (1  2 )
T2 saturat
T1 saturat pentru:
V DD 2 V
 V o  DD
4 2
Caracteristica de transfer are forma unei drepte verticale
Zona d, T1 iese din saturatie
Ieşirea din saturaţie a lui T1 are loc pentru:
2
V DD 1 V V 8
Vi   + DD + 0
16 V 0 8 4
Caracteristica statica de transfer

Scheme echivalemte pentru inversirul NMOS

Caracteristica de transfer a inversorului NMOS

9
 Tensiunea de prag
• Depinde de tensiunea la care se alimentează
substratul de bază, şi de doparea acestuia cu
impurităţi.
• În majoritatea aplicaţiilor borna substratului unui
tranzistor MOS se leagă cu borna sursei
• Sunt cazuri pentru care tensiunea substrat-sursă se
alege diferită de zero servind la modificarea tensiunii
de prag în jurul valorii date în catalog

10
Circuite logice cu tranzistoare
NMOS

12
 Poarta ŞI-NU statică
T1 şi T2 conectate in serie, pe ale căror grile se aplică semnalele
de intrare
T3 rezistenţă de sarcină
• Pentru asigurarea la ieşire a nivelelor logice, îndeosebi a unui
nivel inferior al tensiunii de ieşire, suficient de apropiat de masă,
este necesar ca rezistenţa activă să fie de 20 ori mai mare decât
rezistenţa de trecere a tranzistoarelor de intrare;
• nu se recomandă legarea în serie a mai multor tranzistoare
deoarece creşterea exagerată a rezistenţei de sarcină duce la
creşterea corespunzătoare a timpilor de comutare
• Dacă la ambele intrări se aplică VIH = VDD, T1 şi T2 conduc, Vo
≈ 0V
• Dacă la cel puţin o intrare se aplică o tensiune VIL = 0V,
tranzistorul de intrare respectiv se blochează, Vo ≈ VDD
F  AB 15
Poarta SAU-NU statică
T1 şi T2 conectate in paralel, pe ale căror grile se aplică
semnalele de intrare
T3 rezistenţă de sarcină
Legarea in paralel a tranzistoarelor nu afecteaza
dimensionarea rezistentei active, motiv pentru care
numarul de intrari nu este limitat din considerente
dinamice.
Dacă la ambele intrări se aplică VIL = 0V, T1 şi T2
blocate, Vo ≈ VDD
Dacă la cel puţin o intrare se aplică o tensiune VIH =
VDD, tranzistorul de intrare respectiv conduce, Vo ≈ 0V

F  A B

16
 Poarta ŞI-SAU-NU statică

• Prin combinarea procedeelor de legare în serie şi în paralel a tranzistoarelor MOS se

pot obţine porţi ce implementează funcţii complexe, menţinând o structură simplă a
circuitului 17
 Poarta de transmisie
P1 P2 P3 P4
a)
carry-in1 carry-out2 carry-in3 carry-out4
R V1 R V2 R V3 R V4
b) carry-out4
carry-in1 C C C C

VI V1
V2
V3
c) V4

P0 P1 P2 P3 P4 P5 P6 P7
d)
carry-in carry-out

Poarta de transmisie: a) structura unui lanţ de transmisie Manchester; b) schema electrică

echivalentă; c) dependenţa răspunsului tranzitoriu de numărul de tranzistoare de trecere;19d)
refacerea semnalului prin intercalarea de inversoare
 Poarta MOS dinamică

Poarta MOS dinamică

Forme de undă la funcţionarea porţii MOS dinamice.

20
Circuit logic MOS dinamic

Y  A B  C
21
Circuite logice CMOS

22
 Introducere
• structuri metal-oxid-semiconductor cu simetrie complementară
• parametri cei mai apropiaţi de cei ai unei familii ideale
• consum extrem de redus (100 nW în regim static, per poartă)
• gamă largă a tensiunilor de alimentare: 3-15V sau 3-18V
• posibilitatea ca în regim static numărul sarcinilor comandate să fie foarte
mare (peste 100)
• în regim dinamic, sarcina de circa 5pF a fiecărei intrări CMOS necesită
realizarea unui compromis între numărul sarcinilor comandate şi viteză
• gamă largă a temperaturilor ambiante de funcţionare (-40˚C ÷ +85˚C)
• nivele ale semnalelor de ieşire extrem de apropiate de 0V pentru starea 0
logic şi, respectiv, de valoarea tensiunii de alimentare, pentru starea 1
logic
23
Inversorul CMOS
• pereche de tranzistoare MOS, unul cu canal n şi
unul cu canal p
TL • Vi=VDD= 1L TI deschis şi TL blocat, Vo=VSS=
0L
• Vi=VSS= 0L  TI blocat şi TL deschis,
Vo=VDD= 1L

TI

24
 Inversorul CMOS
• Ambele tranzistoare sunt comandate pe grilă funcţionând atât ca
amplificatoare cât şi ca sarcini active unul pentru celălalt. Această
particularitate face ca în stările logice sau unul din tranzistoare să fie blocat,
circuitul având un consum practic nul de la sursa de alimentare.
• În analiza inversorului se va considera că VTn=-VTp=VT
• Pentru TL → VGSL=vI-VDD Pentru TI → VGSI=vI
vDSL=vo-VDD vDSI=vo
vGDL=vI-vo vGDI=vI-vo
• Ecuaţiile de funcţionare a tranzistoarelor sunt: TL
0

TL  i DL k p( 2vGSL  2VTp  v DSL )vSDL pentru vGDL  VTp  VT
 TI
k p (vGSL  VTp ) pentru vGDL  VTp  VT
2

0

TI  i DI k n (2vGSI  2VTn  v DSI )v SDI pentru vGDI  VTn  VT
k ( v  V ) 2 pentru vGDI  VTn  VT 25
 n GSI Tn
 Caracteristica statica de transfer
In dependenta vO(vI) avem 5 zone de functionare:

I 0  VI  VT  V0  VDD
II VT  vi  VDD /2
 vi  2(VDD  v 0 )(VDD  2VT )  VDD  VT  v 0

• Aceată ecuaţie se obţine din egalarea curenţilor de drenă iDL=iDI corespunzători

relaţiilor ce descriu funcţionarea tranzistoarelor conform reprezentărilor din zona II.
III. vI  VDD / 2  vO = val.nedeterminata

V V 
v0   DD  VT , DD  VT 
 2 2 
VDD
IV.  vI  VDD  VT  vI  VDD  VT  v0  2v0(v DD  2vT )
2

V. VDD  VT  VI  VDD  v0  0 27
Caracteristica statică de transfer
• dependentă de tensiunea de alimentare
VDD
• împărţită în cinci regiuni distincte
• VTN tensiunea de prag a tranzistorului TL
• VTP tensiunea de prag a tranzistorului TI

TI TL

28
Caracteristica de transfer a porţii
CMOS

29
Tensiunea de alimentare minimă

• Dacă VDD este mai mică decât

VDDmin=VTn+|VTp|, inversorul va
prezenta o caracteristică de transfer
cu histerezis, şi circuitul nu va mai
putea fi utilizat ca poartă logică
• Valoarea tipică a tensiunii de prag
pentru structurile CMOS standard
este: VTn = |VTp| = 1,5V
• VDDmin=3V

30
 Nivelele de tensiune şi marginea de
imunitate la pertrurbaţii statice
• V0Hmin=VDD-0.5V (valoarea tipică: VDD-0.01V)
• V0Lmax=0.05V (valoarea tipică: 0.01V)
• VIHmin=70%VDD
• VILmax=30%VDD
• MZL=VILmax-VOLmax=30%VDD
• MZH=VOHmin-VIHmin=30%VDD
• Practic, imunitatea la zgomot este 45…50% din valoarea
tensiunii de alimentare
31
 Răspunsului circuitului la un impuls ideal
• Circuitul este încărcat cu o
capacitate de sarcină CS
• tf şi tr durata fronturilor de
cădere şi respectiv de creştere a
impulsurilor la ieşire

• Factorii ce influenţează viteza de comutare a circuitelor CMOS:

– valoarea tensiunii de alimentare
– modul de realizare a configuraţiei (cu sau fără circuit de separare la
ieşire)
– tehnologia de elaborare a structurii logice
– valoarea capacitatii de sarcina 32
 Puterea disipată
• În regim static unul dintre cele doua tranzistoare este blocat;
poarta nu consumă curent, cu excepţia curentului de fugă ce se
propagă prin rezistenţe de ordinul megaohmilor, rezistenţele
tranzistoarelor în regim de blocare
• În regim dinamic, pe fiecare front de comutaţie creşte consumul
de putere. La aceasta contribuie două cauze:
– ambele tranzistoare MOS complementare se află în regim de
conducţie
– apare necesitatea încărcării sau descărcării capacităţilor
parazite de la ieşirea circuitului şi eventual a capacităţii de
sarcină
33
 Puterea disipată
• Pt = Pcc + Pdc + Pdf
• Pcc este puterea statică, disipată când circuitul este într-o stare
stabilă, datorită curentului rezidual prin tranzistorul blocat
• Pdc este puterea dinamică disipată datorită încărcării şi descărcării
sarcinii capacitive a circuitului
• Pdf este puterea dinamică în momentul comutării circuitului, când
fronturile semnalului de comandă sunt nenule
• Pcc, de ordinul nanowaţi (nW), datorată curenţilor reziduali ai
joncţiunilor pn dintr-un circuit CMOS. Valoarea curentului
rezidual se poate considera proporţională cu valoarea sursei de
alimentare şi îşi dublează valoarea la fiecare creştere cu 10˚C a
temperaturii
34
Puterea disipată
1 Durata frontului
=
Pdf V DD   I DDmax 
2 Perioada semnal
IDDmax curentul datorat comutării
circuitului, fără a ţine seama de curentul de
încărcare şi descărcare a capacităţii parazite
de la ieşirea circuitului
Deoarece durata cât cele două tranzistoare
conduc simultan este determinată de durata
cât frontul semnalului se încadrează între
valorile VT şi VDD-VT, unde VT reprezintă
tensiunea de prag, se poate scrie:

Durata frontului V DD - 2  V T t r + t f
= 
Perioada semnal V DD T
C  V 2DD
Pdc = = C  V 2DD  f
T 35
 Puterea disipată

• Pentru simplificarea calculelor şi a modului de folosire a datelor de

catalog, Pdf se consideră egală cu puterea necesară încărcării şi
descărcării unei capacităţi imaginare echivalente CPD, ce se se
însumează cu capacitatea parazită de la ieşirea circuitului, adică:

Pt = C sarcina  V DD  f + C PD  V DD  f + PCC = ( C PD + C sarcina )  V DD  f + I rezidual V DD

2 2 2

• CPD este în mod normal indicată în catalog

36
 Factorul de încărcare
Impedanţă de intrare mare, curent de intrare scăzut (10pA)
O componentă a curentului de intrare de valoare mai mare o reprezintă curentul de
incărcare-descărcare a capacităţii de intrare a structurilor CMOS. În timpul comutării,
capacitatea statică (tipic 5pF) creşte de 5 până la 10 ori datorită reacţiei prin capacităţile
parazite
IOL=0,44mA, IOH= -0,5mA pentru VDD=5V;
IOL=0,9 mA, IOH=-0,9 mA pentru VDD=10V
Aceşti curenţi de ieşire pot comanda un număr foarte mare de porţi CMOS. Având în
vedere sarcina capacitivă, care este proporţională cu numărul de porţi comandate, şi
care are efecte negative asupra timpului de propagare şi a puterii disipate, în practică se
limitează factorul de încărcare la ieşire la valori maxime de 50
Valoarea capacităţii totale de ieşire se poate considera maxim 8pF pe fiecare ieşire
La conectarea unor capacităţi externe mari (peste 1μF), vârfurile de curent pot atinge
valori mari. Se recomandă să nu se depăşească, pentru vârful de curent, valoarea de
30mA pentru porţile standard şi 100mA pentru circuitele buffer de la ieşire
37
 Factorul de calitate
• Factorul de calitate, Qf, reprezinta produsul dintre timpul de
propagare şi consumul de putere, şi se exprimă în pJ sau în
mW.ns
• Element important în estimarea performanţelor diferitelor
serii de circuite logice
• CMOS-SOS: 3 pJ; CMOS: 60 pJ; NMOS: 300pj; PMOS:
1000 pJ; TTL: 100pj; Schottky-TTL: 60pJ
• Factorul de calitate depinde de frecvenţa de lucru şi de
tensiunea de alimentare. Odată cu creşterea tensiunii de
alimentare, factorul de calitate se degradează, urmare a
influenţei parametrului VDD ce intervine în formula puterii
dinamice disipate
38
Circuite logice CMOS

39
 Poarta de transmisiune CMOS
• Acest circuit, format în esenţă din două tranzistoare MOS unul cu canal p şi
celălalt cu canal n, puse în paralel, permite transmiterea sau blocarea
semnalului între cele două puncte, notate intrare şi ieşire
• Comanda tranzistoarelor Tn si Tp şi se face cu impulsuri de tact  în
antifază

40
 Conducţia tranzistoarelor la
poarta de transmisiune
• Pentru Φ =H si Φ/=L, adica v Φ=VDD si V Φ/=0
1. Pentru tranzistorul Tn avem: vGSn  vΦ  v0  VDD  v0
Tranzistorul conduce dacă vGSn<VT. Aceasta implica:
vDD - v0 > VT - v0 < VDD - VT  vI < VDD - VT
2. Pentru tranzistorul Tp putem scrie: vGSp = - vI
Tranzistorul conduce dacă vGSp < - VT, unde s-a considerat că Tp are aceeaşi tensiune
de prag în valoare absolută ca şi Tn.
Tp conduce deci pentru vI > VT.

VI 0 VT VDD-VT VDD
Tn Conduce Blocat
41
Tp Blocat Conduce
 Conducţia tranzistoarelor la poarta
de transmisiune
• Rezultă că pentru orice tensiune vI  [ 0, VDD], în situaţia când Φ = H şi Φ/ =
L există cel puţin un tranzistor în conducţie, astfel încât poarta de
transmisiune conduce şi v0=vI.

VI 0 VT VDD-VT VDD
Tn Conduce Blocat
Tp Blocat Conduce

42
 Conducţia tranzistoarelor la poarta
de transmisiune
Pentru Φ =L si Φ/=H, adica v Φ=0 si V Φ/=VDD
1. Pentru tranzistorul Tn avem:
vGSn=0-v0 si pentru v0 [0,VDD] rezulta vGSN [-VDD,0] .
Toate aceste valori sunt mai mici decât VT care este pozitivă şi deci Tn este blocat.
2. Pentru tranzistorul Tp putem scrie:
vGSp = VDD – vI şi pentru vI [0,VDD]  vGSp [0,VDD] .
Ca urmare tensiunea VGSn este pozitivă şi mai mare decât tensiunea de prag -VT a
tranzistorului . Rezultă că tranzistorul Tp este blocat.

43
 Poarta de transmisie CMOS
VSS A
B C D

5/25
N-MOS N-MOS N-MOS
Poarta de transmisie 5/5 5/5 5/5
A
CMOS: A F=ABCD B B Intrare Ieşire N-MOS P-MOS
+5V +5V +5V
0V +5V 0V în gol blocat blocat
a) structură; UI 0V +5V +5V în gol blocat blocat
+5V 0V 0V 0V 0V blocat
b) tabelul cu P-MOS P-MOS P-MOS
5/10
UO
+5V 0V +5V +5V blocat 0V
semnalele aplicate B C D
şi regimurile de
funcţionare a)
Porţi de transmisie înseriate Buffer
b)
corespunzătoare;
c) transmisia fără C=0 C=1

schimbarea căii; C C C C
C=0 C=1
d) transmisia cu
schimbarea căii

44
c) d)
 Porţi CMOS

VDD VDD
L 5
 P-MOS 5m
W 50 ENABLE VDD
5 50m
50 F=AB
F=A
5
F=A+B
5 20
B A
10 5
A B
20
A
a) b) c)

a) poarta NOR; b) poarta NAND; c) poarta inversoare TSL

45
 Seria CMOS 4000
• a fost introdusă la începutul anilor ’70, fabricată cu poartă metalică, cu
tensiuni de alimentare VDD=315v asigurând o margine de zgomot de
aproximativ 1/3 VDD iar tp în domeniul 20 până la 150ns (funcţie de
tensiunea de alimentare).
• Deoarece curentul de comandă pe poartă este zero, factorul de încărcare la
ieşire, teoretic, este nelimitat. Totuşi, fiecare poartă conectată ca sarcină la
ieşirea unei alte porţi adaugă capacitatea sa de intrare, ceea ce duce la
creşterea timpului de propagare şi a puterii disipate la poarta care comandă,
deci viteza de comutaţie a porţii scade cu numărul sarcinilor comandate.
• Uzual nu se construiesc porţi cu mai multe de patru intrări. Intrările
neutilizate nu se lasă în gol pentru că impedanţa de intrare mare face ca
intrarea liberă să floteze între 1 şi 0 logic. Toate intrările neutilizate se
leagă la VDD sau la masă sau la alte intrări neutilizate.
•

46
 Protectia portilor
• Primele porţi CMOS din seria 4000 erau susceptibile la străpungerile statice ale stratului de
SiO2 de sub poarta de comanda. Corpul uman are o capacitate electrică de aproximativ
300pF, când se deplasează pe un covor se poate încărca electrostatic până la ordinul kv
• Această tensiune electrostatică prin descărcare pe stratul de SiO2, de ordinul m, îl poate
străpunge. Protecţia împotriva străpungerilor adusă porţii constă în introducerea diodelor de
descărcare pe intrare.
• Pentru mărirea vitezei de lucru poarta de comandă a fost realizată din polisiliciu iar ieşirea a
fost dublu buffer-ată, pentru a putea comanda sarcini TTL.
• Prin îmbunătăţiri tehnologice succesive, după seria 4000 au aparut seriile HC (High Speed
CMOS) şi AC (Advanced CMOS) cu tensiuni de alimentare între 2  6v

4000/74C(S) HC/HCT(LS) AC/ACT(ALS)

VSS
D2
tp [ns] 120 8 3
Intrare 100 170
Pd cc 5Nw/poartă 10W/poartă 50W/poatră F
Pd ca (1MHz) 1mW/poartă 2mW/poartă 3mW/poartă Rezistenţă Diodă şi
D1
M [V] 1,5 0,9/0,5 0,9/0,5 din rezistenţă
polisiliciu difuzate GND
47
a) b)
 Serii CMOS
• S-a căutat ca aceste serii să fie compatibile şi pin la pin cu seriile TTL, totodată să
aibă şi aceleaşi niveluri de tensiune şi , obţinându-se astfel seriile CMOS: 74C,
HCT, ACT.
• Există corespondenţa următoare între TTL şi CMOS:
– 74TTL(S)  74C;
– 74TTL(LP)  HCT;
– 74TTL(ALS)  ACT,
• Valorile din figură sunt măsurate pentru iar sarcina este (echivalentul a zece porţi
conectate pe ieşire).
• Majoritatea dispozitivelor VLSI actuale (microprocesoare, memorii, dispozitive
semi- dedicate – semi-custom) sunt realizate în tehnologie CMOS, deoarece la un
număr mare de dispozitive pe cip se poate asigura o valoare relativ redusă pentru .
• Exista şi dispozitive care combina atât tehnologia bipolara cât şi cea CMOS. Aceste
dispozitive, referite BiCMOS, combina avantajele tehnologiei bipolare (viteza şi
capacitatea de comanda a sarcinilor) cu cele ale tehnologiei CMOS (puterea
disipata redusa şi margine de zgomot marita).

48
49
50
55
56
57
58
59