Documente Academic
Documente Profesional
Documente Cultură
45
Circuite digitale
- Circuite bipolare, caracterizate prin frecvenţă mare de lucru şi printr-o
densitate a componentelor pe unitatea de suprafaţă a pastilei de siliciu mai mică;
- Circuite unipolare (MOS) care au o densitate mai mare (cu 1 până la 2 ordine
de mărime) şi sunt mai lente decât circuitele bipolare.
Principalii parametrii ai unei porţi sunt: nivelele logice, factorii de încărcare,
imunitatea la perturbaţii, timpul de propagare al informaţiei logice de la intrare către
ieşire, tpd, puterea medie consumată pe poartă, Pd şi produsul ultimilor doi parametrii
numit factor de calitate, PQ. Acest ultim parametru este un factor de merit al familiilor
de circuite integrate digitale.
Tabelul 4.1 prezintă o situaţie comparativă din punctul de vedere al acestor
trei parametrii pentru familiile de circuite logice existente.
4.2.1 Nivele logice.
În circuitele logice electronice se asociază stărilor logice 0 şi 1 două nivele de
tensiune distincte. Notăm valoarea superioară prin VH şi cea inferioară prin VL. Prin
convenţie circuitul poate lucra în logică pozitivă sau negativă, după cum se atribuie
tensiunilor VH şi VL valorile logice 1 şi 0, respectiv 0 şi 1. În logica pozitivă lucrează
circuitele logice TTL ce au nivelele de tensiune logică : VH ≥ 2,0 V şi VL ≤ 0,8 V.
4.2.2 Imunitatea la perturbaţii
Imunitatea la perturbaţii reprezintă amplitudinea maximă a zgomotului care,
suprapus peste semnalul de intrare a unui circuit digital nu produce comutări eronate
ale semnalului la terminalul de ieşire. Definirea imunităţii la zgomot a unei familii de
circuite logice se face ca în figura 4.2 producătorii de circuite garantând următoarele
valori limită ale tensiunilor din circuit :
0V
Figura 4.3. Nivelele logice de tensiune pentru un circuit digital.
46
Capitolul 4. Structuri elementare integrate
Atâta vreme cât nivelele de tensiune aplicate la intrare se înscriu în limitele
stabilite, valorile de tensiune ce se obţin la ieşire respectă valorile limită garantate.
Pentru ca două sau mai multe circuite digitale să poată fi conectate în cascadă, este
necesară satisfacerea strictă a inegalităţilor :
Desigur că dintre cei doi termeni cel ce are valoarea minimă este luat în considerare:
Astfel seria normală TTL are FOL = 10 şi FOH = 20, factorul de încărcare global fiind
10.
În cazul circuitelor logice MOS, întrucât curenţii de intrare sunt practic
neglijabili, FO are o altă semnificaţie. Intrarea unui circuit MOS este o capacitate şi
aceasta poate lua valori considerabile atunci când se încarcă o ieşire cu mai multe
intrări, înrăutăţind mult comportarea dinamică a circuitului. FO limitând numărul de
intrări ce pot fi legate la o ieşire, garantează în acest caz, valoarea maximă a timpului
de propagare.
4.2.4 Consumul de putere.
Puterea consumată depinde de starea logică în care se găseşte ieşirea
circuitului digital. În curent continuu se defineşte o putere medie consumată:
P = ( PH +PL ) / 2
47
Circuite digitale
4.2.5 Timpul de propagare.
Intervalul de timp scurs de la aplicarea unui semnal la intrarea unui circuit
logic până la obţinerea la ieşire a răspunsului corect reprezintă timpul de propagare.
Se măsoară experimental, potrivit figurii 2.4 două valori distincte tpHL si tpLH
corespunzătoare sensului în care comută ieşirea circuitului. În general timpii nu sunt
egali, diferenţele dintre ei putând lua valori mari ca în cazul circuitelor MOS. Se
defineşte timpul mediu de propagare tp:
tp = ( tpLH + tpHL ) / 2.
Valoarea timpului de propagare depinde direct de gradul de încărcare a ieşirii
circuitului, crescând odată ce numărul de circuite conectate la ieşire se măreşte.
VH
50%
tpHL tpLH VL
VH
50%
VL
Figura 4.4. Timpii de propagare.
48
Capitolul 4. Structuri elementare integrate
49
Circuite digitale
1,4V I0L=16mA
0,7V
VIHmin=2V
V0Lmax=0,4V
≈5V
IIL≤1,6mA P=0,7V M=(3,8-5)V
“0”
0V I0H=400µA
0V
VILmax=0,8V
V0Hmin=2,4V
50
Capitolul 4. Structuri elementare integrate
tensiunea de intrare în starea ″low″ maximă şi tensiunea de intrare în starea ″high″
minimă VIH min-VIL max=2,0-0,8=1,2 V, este interzisă deoarece un semnal de intrare cu
valoarea cuprinsă între aceste limite generează un răspuns nepredictibil.
Ieşire Intrare
5V V0H(max) 5V VIH(max)
V0H
↕ 2,4 V
1 logic
(High)
V0H(min)
VIH
↕ 1 logic
(High)
MH ↕
2V VIH(min)
Interzis Interzis
0,8 V VIL(max)
ML ↕
V0L ↕
0,4 V
0V
0 logic
(Low)
V0L(max)
V0L(min)
VIL
↕ 0V
0 logic
(Low)
VIL(min)
Figura 4.7. Nivelele logice de intrare şi de ieşire pentru circuite logice TTL.
Curenţii de ieşire Se determină cu ajutorul circuitelor din figura 4.8 separat
pentru starea ″0″ respectiv ″1″. Astfel pentru V0L≤V0L max, I0L=16 mA. Pentru V0H≥V0H
min, I0H=0,8 mA.
VCC VCC
I0L = 16 mA
V0H ≥ 2,4V
VIL = 0,8 V
VIH = 2 V V0L ≤ 0,4V
I0H = 800 µA
VIH = V0Hmin
IIL ≤ 1,6 mA
51
Circuite digitale
Fan-out (capacitate maximă de încărcare) Cu valorile curenţilor măsurate mai
sus se determină numărul maxim de intrări care pot fi comandate simultan de ieşirea
unei porţi:
- pentru nivel logic ″0″:
I 16mA
FOL = 0L = = 10
IIL 1,6mA
Astfel fan-out-ul garantat în condiţiile cele mai defavorabile este egal cu 10 pentru
întreaga familie TTL.
Timpul de propagare. Timpii de întârziere la propagarea informaţiei logice prin
poartă se măsoară cu ajutorul unui circuit care simulează încărcarea unei porti cu 10
intrări de tip TTL şi o sarcină capacitivă egală cu 15 pF. Pentru o poartă din seria
CDB 4XX, valorile tipice sunt tpdHL=8 ns şi tpdLH=12 ns, astfel că pentru această
familie se consideră în medie un timp de întârziere
tpd=(tpdHL+tpdLH)/2=10 ns.
Puterea consumată. Se determină măsurând curentul absorbit de la sursa de
alimentare atât pentru ieşirea în starea ″0″ cât şi în starea ″1″. Pentru CDB 400 E (4
porţi ŞI-NU cu câte două intrări) valorile tipice ale curenţilor sunt IccL=12 mA, IccH=4
mA, consumul tipic are valoarea Icc=(IccL+IccH)/2=8 mA. Pentru Vcc=5 V puterea
disipată tipică este Pd =8x5=40 mW pe capsulă sau 10 mW pe poartă.
+VCC +VCC
ICCH ICCL
HIGH
LOW
HIGH LOW
LOW HIGH
<=> <=>
R1 R1 R1
SW 1
Nivel
Neconectat logic 1
Tranzistorul de intrare Dioda echivalentă a JEB Comutator deschis
52
Capitolul 4. Structuri elementare integrate
Cu toate acestea pentru obţinerea unei imunităţi la zgomot mai bune şi a unor
timpi de propagare mai buni este mai bine ca aceste intrări neutilizate să nu fie lăsate
neconectate. Există diferite metode pentru a realiza acest lucru:
Intrări legate împreună. Este cea mai uzuală metodă şi constă în legarea
intrărilor neutilizate la intrările utilizate de la aceeaşi poartă, fără a depăşi capacitatea
de încărcare a porţii de comandă (figura 4.12). În starea zero logic toate intrările
legate împreună reprezintă o singură unitate de sarcină în cazul porţilor ŞI (ŞI-NU),
respectiv fiecare intrare din cele legate împreună reprezintă câte o unitate de sarcină
în cazul porţilor SAU (SAU-NU). În starea unu logic toate intrările legate împreună
reprezintă câte o unitate de sarcină pentru toate tipurile de porţi.
Conectate Conectate
+5V
R1
Neutilizat
Neutilizat
Figura 4.13. Intrări legate la Vcc sau la masă.
Intrări legate la ieşirea unor porţi neutilizate. Atunci când există porţi
neutilizate acestea pot fi folosite pentru a comanda intrările neutilizate ale altor porţi
parţial folosite. Ieşirea unei porţi logice nefolosite trebuie să fie „1” logic pentru o
intrare nefolosită de tipul ŞI (ŞI-NU) iar pentru o intrare neutilizată de tipul SAU
(SAU-NU) trebuie să fie „0” logic, după cum se prezintă şi în figura 4.14.
+5V
Intrare neutilizată
Poartă neutilizată "1" logic Poartă neutilizată Intrare neutilizată
"0" logic
Figura 4.14. Intrări legate la ieşirile unor porţi neutilizate.
53
Circuite digitale
4.3.3 Poarta SAU-NU
Schema porţii este dată în figura 4.1. Funcţionarea circuitului este
asemănătoare cu a porţii ŞI-NU. Grupurile de tranzistoare T1, T2 şi T1', T2' constituie
două etaje de intrare conectate în paralel pe rezistenţele R2 şi R3. Dacă unul din
tranzistoarele T2 sau T2' este saturat atunci nivelul logic de ieşire va fi 0. Rezultă că
pentru a avea nivel logic 1 la ieşire trebuie ca ambele tranzistoare T2 şi T2' să fie
blocate, ceea ce înseamnă că: VIA = VIB = VIL. Funcţia logică realizată va fi deci:
Y = A+B
R1’
T2’
VIA
T1’
Y= A + B
VIB
54
Capitolul 4. Structuri elementare integrate
1.a. Rezistenţa echivalentă a dipolului constituit de T5 şi R3 şi R5 este mare la
tensiuni VBE3 mici, ceea ce duce la o intrare mai rapidă în conducţie a lui T3 (deci un
timp de comutaţie directă mai mic).
1.b. Pentru tensiuni VBE3 mai mari corespunzătoare intrării în saturaţie a lui T3
(VBE3>0,8 V) rezistenţa echivalentă este mică (mai mică ca R3 din schema porţii TTL
standard) şuntând joncţiunea BE3 şi micşorând astfel curentul de bază a lui T3 cea ce
are ca efect micşorarea sarcinii stocate în bază şi respectiv accelerarea comutaţiei
inverse (evacuarea sarcinilor stocate în bază) deci tpHL devine mai mic.
2. Înlocuirea tranzistorului T4 cu un repetor pe emitor în montaj de amplificator
Darlington. Joncţiunea EB a tranzistorului T6 îndeplineşte acelaşi rol cu dioda D şi
anume de a bloca tranzistorul T4 când T3 conduce. Grupul format din tranzistoarele
T4 şi T6 şi rezistenţa R6 constituie o structură Darlington care are o rezistenţă de
intrare (văzută în baza lui T6) de valoare mare, sarcina capacitivă a lui T2
micşorându-se, ceea ce măreşte viteza de tranziţie a tensiunii în colectorul lui T2; de
asemenea are o rezistenţă de ieşire mai mică decât rezistenţa de ieşire a circuitului
standard şi, prin urmare, creşte viteza de răspuns a porţii deoarece în cazul
rezistenţei de ieşire mai mici orice capacitate care şuntează ieşirea poate fi încărcată
mai rapid. Se poate observa de asemenea că tranzistorul T4 nu se saturează
niciodată deoarece joncţiunea s-a C-B nu poate fi polarizată direct întrucât VCE a
tranzistorului T6 care conduce (eventual la saturaţie) este totdeauna pozitivă.
55
Circuite digitale
tensiune de deschidere de 0,3-0,4 V mai mică decât joncţiunea tranzistorului care
este 0,6 V, împiedicând saturarea acestuia.
Seria
Parametrii
74 74S 74LS 74AS 74ALS 74F
VOHmin 2,4 V 2,7 V 2,7 V 2,7 V 2,7 V 2,7 V
VOLmax 0,4 V 0,5 V 0,5 V 0,5 V 0,5 V 0,5 V
VIHmin 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V
VILmax 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V
IOHmin - 0,4 mA - 1,0 mA - 0,4 mA -2,0 mA - 0,4 mA - 1,0 mA
IOLmin 16 mA 20 mA 8 mA 20 mA 4 mA 20 mA
IIHmax 40 µA 50 µA 20 µA 20 µA 20 µA 20 µA
IILmax - 1,6 mA -2,0 mA - 0,4 mA - 0,6 mA - 0,2 mA - 0,6 mA
tp 10 ns 3 ns 10 ns 1,5 ns 4 ns 2,5 ns
Pd 10 mW 20 mW 2 mW 20 mW 1 mW 4 mW
56
Capitolul 4. Structuri elementare integrate
4.3.4.4 Circuite logice TTL cu colectorul în gol
Două sau mai multe porţi ŞI-NU în structură obişnuită nu pot avea ieşirile
cuplate în paralel. Presupunem două asemenea porţi a căror ieşiri sunt cuplate în
paralel (figura 4.18).
VCC
R4 R4’
T4 T4’
D D’
T3 T3’
unde m reprezintă numărul de porţi ale căror ieşiri sunt cuplate în paralel, iar N
numărul intrărilor comandate. Se au în vedere următoarele valori: VCC=5 V,
IOHmax=800 µA, IOLmax=16 mA, IILmax=1,6 mA, IIHmax=40 µA, VOLmax=0,4 V, VOHmin=2,4
V. Se constată că valoarea minimă a rezistenţei RL nu depinde de numărul porţilor
cuplate în paralel.
În practică se alege o valoare pentru RL cuprinsă între cele două valori
calculate. În cataloage se dau tabele de dimensionare funcţie de numărul m al
ieşirilor cuplate în paralel şi numărul N de porţi comandate.
VCC
RL
A A
B B
*
ŞI cablat
C C
D
Y
D
* Y
E E
F F
*
a) b)
Figura 4.20 Implementarea funcţiei logice ŞI cu: operatori ŞI-NU (a), ŞI - cablat (b).
Operaţia de interconectare a ieşirilor mai multor circuite cu colectorul în gol
este denumită în literatura de specialitate sub numele de cablare, iar funcţia logică
realizată ŞI-cablat. Cablarea ieşirilor porţilor cu colectorul în gol, în vederea obţinerii
funcţiei ŞI, (figura 4.20) este mai avantajoasă decât realizarea aceleiaşi operaţii cu
operatori ŞI-NU obişnuiţi, deoarece se economisesc două nivele de logică şi în
consecinţă se reduce timpul de propagare.
4.3.4.5 Circuite logice TTL cu trei stări (TSL)
Pentru sistemele actuale de calcul digital ce utilizează magistrale comune de
date, la care sunt cuplate atât receptoare cât şi mai multe surse de semnal numeric,
au fost concepute în cadrul familiei de circuite logice TTL circuite specializate
denumite porţi cu trei stări sau TSL (Tri-State-Logic).
Acestea au avantajul faţă de porţile cu colectorul în gol că păstrează toate
performanţele circuitelor TTL obişnuite având etaj de ieşire în contratimp. Schema
circuitului TSL este dată în figura 4.21. Circuitul este prevăzut cu o bornă
suplimentară de comandă INHIBIŢIE (I). Dacă intrarea I este pe "1" logic tranzistorul
T5 şi dioda d sunt blocate. Circuitul funcţionează ca un inversor obişnuit faţă de
58
Capitolul 4. Structuri elementare integrate
intrarea A. Dacă nivelul semnalului pe I devine "0" logic T5 conduce la saturaţie, se
deschide joncţiunea bază-emitor a lui T1, iar T2 şi T3 sunt blocaţi. Curentul ce trece în
această situaţie prin R2 spre baza lui T4 este deviat prin dioda d deschisă. Tensiunea
din anodul diodei d aproximativ 0,9 V este insuficientă pentru deschiderea
tranzistorului T4 care prin urmare este blocat. Cum şi tranzistorul T3 este blocat,
indiferent de valoarea variabilei logice de la intrarea A circuitul se comportă la ieşire
ca o impedanţă mare. Această stare se numeşte stare de impedanţă mare, HiZ (High
Z) sau stare izolată.
a) b)
Figura 4.21. Circuite logice cu trei stări (TSL) : schema internă (a); simbolul (b)
Tabelul de adevăr al inversorului TSL este prezentat în continuare:
A I Y
0 1 1
1 1 0
X 0 HiZ
59
Circuite digitale
curent de ieşire mai mic. Astăzi aceste dezavantaje au dispărut astfel încât anumite
subfamilii sunt egale sau chiar superioare cu familia TTL şi la aceşti parametrii.
Familiile de circuite logice cu TEC-MOS se realizează exclusiv cu tranzistoare
cu canal p sau canal n (familiile PMOS şi NMOS), fie cu tranzistoare de ambele tipuri
(familia CMOS). Aceste familii se deosebesc atât din punct de vedere al parametrilor
cât şi al tehnologiei de fabricaţie, deci implicit al costului acestora. Circuitele de tip
PMOS au procesul de fabricaţie cel mai simplu, dar viteza de comutaţie cea mai
scăzută, datorită mobilităţii mai mici a purtătorilor mobili (golurile). Circuitele de tip
NMOS au un proces de fabricaţie mai complicat, dar mobilitatea mărită a purtătorilor
mobili (electronii) le asigură o viteză de comutaţie mai ridicată. Circuitele CMOS au
viteză de comutaţie medie, dar permit realizarea unei structuri de circuit care nu
consumă energie de la sursele de alimentare în nici una dintre stările stabile,
consumul de curent apărând numai în timpul tranziţiei dintr-o stare în alta.
Tranzistoarele TEC-MOS au simbolul şi caracteristica din figura 4.22.
+ 5V + 5V + 5V + 5V
Drena (D) ID
D D
ID + 5V + 5V + 5V + 5V
Drena (D)
S S
0V + 5V
Grila (G) ON = OFF =
G G
Sursa (S) D D
VT<0 VGS
Simbol Caracteristica Comutator închis Comutator deschis
b) cu canal p indus
Figura 4.22. Simbolul şi caracteristicile tranzistoarelor TEC-MOS
Un tranzistor MOS poate fi echivalat cu un comutator comandat în tensiune.
Dacă tensiunea VGS este mai mică în valoare absolută decât tensiunea de prag a
tranzistorului VT rezistenţa drenă-sursă rds este practic infinită, comutatorul MOS fiind
deschis. Atunci când ˝VGS˝>VT se formează un canal conductor între drena şi sursa
tranzistorului, rds este foarte mică, iar comutatorul MOS închis. Polaritatea tensiunii
de prag este pozitivă pentru tranzistoarele cu canal n şi negativă pentru
tranzistoarele cu canal p şi are valori tipice cuprinse între 1 şi 4 volţi. În această
familie logică se foloseşte ca rezistenţă de sarcină (de câteva zeci de kΩ) tot un
tranzistor MOS.
4.4.1 Poarta logică NMOS statică
Schema de principiu a inversorului MOS static este prezentată în figura 4.23
a) cu tranzistor de sarcină saturat; b) cu tranzistor de sarcină nesaturat.
60
Capitolul 4. Structuri elementare integrate
a) b)
Figura 4.23. Poarta logică NMOS statică
Aceste circuite constau exclusiv din tranzistoare TEC-MOS cu canal n
folosindu-se ambele tipuri, cu canal iniţial şi cu îmbogăţire. Ele funcţionează
alimentate la o singură sursă de tensiune pozitivă care poate lua valori cuprinse între
5 şi 15 V. Nivelele logice depind de tensiunea de alimentare folosită; pentru
alimentare la +5 V sunt compatibile cu nivelele logice TTL. Tranzistorul T1 este un
TEC-MOS cu canal n cu îmbogăţire deoarece este comod ca el să fie blocat când
tensiunea pe poarta sa este zero. El conduce în regim static în regiunea de triodă
(unde rezistenţa dispozitivului este funcţie de tensiune). Circuitul reprezintă un etaj
de amplificare cu T1 în care T2 funcţionează ca o sarcină activă înlocuind o rezistenţă
fixă. Sarcina externă a acestui inversor este în general constituită tot din intrări în
NMOS deci are un caracter capacitiv şi a fost reprezentată prin C. Folosirea lui T2 ca
rezistenţă de sarcină este o soluţie avantajoasă întrucât permite realizarea unei
rezistenţe de valoare mare pe o suprafaţă relativ mică.
Diferenţa între soluţiile a) sau b) din figura 4.23 este dată de regimul de
funcţionare al tranzistorului T2. În cazul soluţiei a), T2 funcţionează în regim de
saturaţie a caracteristicilor, în soluţia b) punctul de funcţionare a tranzistorului este
plasat în regiunea nesaturată. Avantajul soluţiei a) este utilizarea unei singure surse
de alimentare în schimb caracteristica de transfer este mai puţin abruptă ca la soluţia
b) (figura 4.24), iar tensiunea de ieşire este VOH=VDD-VT faţă de VOH=VDD la soluţia
b).
V0 VI
VDD
Inversor nesaturat
VDD-VT
Inversor saturat
VP
VI
V0L VIL VIH Vt
Figura 4.24. Caracteristica de transfer Figura 4.25. Răspunsul
inversorului la un semnal impuls
61
Circuite digitale
Pentru explicarea funcţionării se consideră că inversorul este comandat de un
circuit identic cu el însuşi. Când tensiunea de intrare VI=VDD-VT2 (unde VT2 este
tensiunea de prag la care se deschide tranzistorul T2) tranzistorul T1 intră în
conducţie şi se obţine la ieşire VO=VOL="0". Dacă la intrarea inversorului se aplică
VIL="0", T1 este blocat şi se obţine la ieşire VOH=VDD-VT="1" S-a demonstrat că
circuitul realizează funcţia de negare. Dacă consumul de putere a inversorului este
practic nul, în cazul în care VO=VOH, el poate atinge valori importante atunci când
tranzistorul T1 este deschis: VO=VOL=0 V. Pentru a limita puterea consumată, se
stabilesc prin proiectare valori mari pentru rezistenţele în conducţie a tranzistoarelor,
rds. Nivelul tensiunii VOL este fixat de raportul rezistenţelor în conducţie ale lui T1 şi
T2.
r ds1
V OL = V DD
r ds1 + r ds2
Figura 4.26. Poarta ŞI-NU NMOS Figura 4.27. Poarta SAU-NU NMOS
62
Capitolul 4. Structuri elementare integrate
4.4.1.2 Poarta SAU-NU
Pentru VIA sau VIB ="1" tranzistorul corespunzător este deschis şi la ieşire se
obţine "0". Dacă VIA=VIB="0" ambele tranzistoare sunt blocate şi ieşirea este în "1".
Se poate observa că valoarea tensiunii de ieşire corespunzătoare lui "0" este mai
mică decât la poarta ŞI-NU fiind egală doar cu tensiunea de ieşire a unui tranzistor
saturat. De aceea poarta fundamentală a familiei MOS este poarta SAU-NU. Prin
interconectarea lor cu circuite inversoare se pot realiza şi funcţii mai complexe.
4.4.2 Circuitele MOS dinamice
Circuitele MOS statice (studiate până în prezent) sunt circuitele prin care
informaţia logică se propagă necondiţionat de un semnal extern. În circuitele MOS
dinamice un semnal de ceas condiţionează propagarea informaţiei logice prin ele.
+ VDD Φ1
Φ1 Ts Φ2
V0
Φ2 T2 VI
CG V0
A T1
63
Circuite digitale
circuitele statice. Dacă Φ="0" (figura 4.29.a) T2 şi T3 sunt blocate şi VM=0. Când
Φ="1", T2 şi T3 conduc şi V0=VM, astfel ca daca VA = 0 T1 este blocat si VM="1", iar
daca VA="1", T1 conduce si VM=0.
Φ
Φ
Φ
Φ
Φ
Φ
64
Capitolul 4. Structuri elementare integrate
Circuitele CMOS incorporează pe un sigur substrat semiconductor atât
tranzistoare MOS cu canal n cât şi tranzistoare MOS cu canal p. Familia CMOS a
atins o diversitate comparabilă cu cea a circuitelor TTL şi datorită performanţelor
superioare le-a înlocuit în multe aplicaţii.
Avantajele circuitelor MOS sunt:
- consum static de putere de valoare extrem de scăzută, de 10 nW pe poartă
(datorită curenţilor reziduali);
- tensiunea de alimentare poate varia într-un domeniu larg: + (3-15) V;
- procesul tehnologic deşi mai complex decât la circuitele MOS (n sau p) este
mult mai simplu decât cel de la fabricarea circuitelor cu tranzistoare bipolare. În
consecinţă circuitele CMOS sunt mai ieftine decât circuitele TTL.
Dezavantajele circuitelor CMOS sunt :
- consumul de putere în regim dinamic creşte rapid cu mărirea frecvenţei, fiind
între 1 şi 10 mW la frecvenţa de 1 MHz, ea depinde de tensiunea de alimentare şi de
sarcină;
- timpii de propagare deşi la familiile mai vechi erau mai mari ca la circuitele
TTL (între 20 şi 50 ns) la ora actuală există familii care egalează sau chiar întrec şi la
acest parametru performanţele familiei TTL.
Dacă evaluăm performanţele familiilor logice prin produsul putere disipată-timp de
propagare (factor de calitate) se constată că factorul de calitate al circuitelor CMOS
este cu aproape două ordine de mărime mai mic decât cel al circuitelor TTL.
Familia de circuite CMOS cuprinde mai multe serii logice distincte. Seriile
CD40XX şi 54/74CXX sunt perfect compatibile între ele. Circuitele din seria
54/74CXX sunt compatibile cu circuitele din familia TTL fiind echivalente funcţional şi
ca dispunere a terminalelor cu circuitele TTL din seria 74XX. În cazul în care sunt
alimentate la +5 V circuitele din seria 54/74CXX pot comanda direct două unităţi de
sarcină TTL din seria de putere redusă 54/74LXX. Creşterea tensiunii de alimentare
duce la creşterea vitezei de lucru dar şi la creşterea puterii disipate în regim dinamic.
Seria de circuite CMOS rapide are indicativul HC iar seria de consum redus
indicativul AC.
4.4.3.1 Inversorul CMOS.
Operatorul fundamental CMOS este circuitul inversor cu schema din figura 4.30:
VI V0
65
Circuite digitale
Dacă la intrare se aplică nivelul de tensiune VI = VDD, T1 va intra în conducţie
fixând V0 ≈ 0 V. Dacă intrarea se pune la masă, VI =0 V rezultă că pe grila
tranzistorului T2 se află o tensiune egală cu -VDD faţă de sursa lui, ce duce la
deschiderea lui, nivelul tensiunii de ieşire devenind V0 ≈ VDD. Se observă că în
permanenţă un tranzistor este blocat şi unul conduce ceea ce duce la un consum mic
de putere. Circuitul consumă putere în cursul comutării când există un anumit interval
de timp în care ambele tranzistoare conduc şi curentul se închide prin ele între plusul
sursei de alimentare şi masă. Puterea consumată este direct proporţională cu
frecvenţa semnalului. Un avantaj important al circuitelor CMOS este acela că
indiferent de nivelul tensiunii de ieşire există o cale de rezistenţă scăzută,
determinată de tranzistorul care se află în conducţie, pentru încărcarea şi
descărcarea sarcinilor capacitive.
4.4.3.2 Porţile ŞI-NU, SAU-NU şi poarta de transmisie CMOS
Poarta ŞI-NU din familia CMOS (figura 4.31.a) se formează dintr-o combinaţie
serie-paralel de tranzistoare MOS-p şi MOS-n. Tensiunea de ieşire are valoarea VH
pentru toate combinaţiile de intrare care determină conducţia cel puţin a unui
tranzistor MOS-p. Se obţine un nivel coborât de tensiune când prin aplicarea la toate
intrările a tensiunii VH tranzistoarele MOS-p sunt blocate şi cele MOS-n în conducţie.
Poarta logică SAU-NU (figura4.31.b) diferă de poarta ŞI-NU prin schimbarea
configuraţiei etajului, adică prin inversarea rolurilor între tranzistoarele MOS-p şi
MOS-n. Tensiunea de ieşire are valoarea VH ≈ VDD numai dacă toate intrările sunt la
nivel logic scăzut, determinând blocarea tranzistoarelor MOS-n şi intrarea în
conducţie a tranzistoarelor MOS-p.
Porţile SAU-NU respectiv ŞI-NU din familia logică MOS (MOS-n sau MOS-p) conţin
n+1 tranzistoare pentru n intrări, în timp ce operatorul echivalent CMOS conţine un
număr de 2n tranzistoare pentru n intrări. Diodele au rol de protecţie a
tranzistoarelor, împiedicând aplicarea pe intrări a unor tensiuni negative şi a unor
tensiuni pozitive mai mari ca tensiunea de alimentare. Porţile MOS prezintă
impedanţe medii la ieşire (1 kΩ), de aceea la cuplarea în paralel a mai multor ieşiri
66
Capitolul 4. Structuri elementare integrate
pot apărea curenţi mari. Un circuit care realizează impedanţă mare de ieşire este
poarta de transmisie CMOS (figura 4.32.a).
I V0
0 HiZ
1 VI
a) b)
Figura 4.32. Poarta de transmisie CMOS.
Aceste circuite sunt special concepute pentru a fi utilizate drept comutatoare
comandate în tensiune. Valoarea rezistenţei drenă-sursă a unui tranzistor MOS
variază cu mai mult de şase ordine de mărime la trecerea din starea blocată în
starea de conducţie (rDS(on)=0,2kΩ ). Este format în esenţă din două tranzistoare
MOS unul cu canal p şi unul cu canal n puse în paralel şi comandate cu impulsuri în
antifază, obţinute cu un inversor (figura 4.32.b). Acest circuit este foarte util atât
pentru prelucrarea semnalelor analogice, fiind folosit drept comutator analogic, cât şi
ca element component la realizarea circuitelor logice, de exemplu pentru obţinerea
ieşirilor cu trei stări, ca în figura 4.33, pentru un inversor. Dacă CE=1 poarta este
deschisă şi ieşirea V0 reproduce semnalul de la ieşirea inversorului V0’. Dacă CE=0
poarta de transmisie este blocată şi circuitul prezintă impedanţă mare de ieşire (HiZ).
67
Circuite digitale
În acest fel pentru porţile CMOS standard marginea de zgomot de c.c. este
mai mare ca la circuitele TTL care are valoarea de 0,4 V pentru ambele nivele logice.
Zona cuprinsă între tensiunea de intrare în starea ″low″ maximă şi tensiunea de
intrare în starea ″high″ minimă adică pentru circuitele alimentate la + 5 V între VIH min
= 3,5 V şi VIL max = 1,5 V, respectiv pentru circuitele alimentate la + 3,3 V între VIH min =
2 V şi VIL max = 0,8 V, este o interzisă deoarece un semnal de intrare cu valoarea
cuprinsă între aceste limite generează un răspuns nepredictibil.
Puterea disipată. În timp ce la circuitele TTL puterea disipată este aproximativ
constantă în domeniul frecvenţelor de lucru, în cazul circuitelor CMOS este
dependentă de frecvenţă. În regim static puterea disipată este extrem de scăzută şi
de exemplu pentru un circuit HCMOS este 2,75 µW dar creşte puternic cu frecvenţa
astfel încât la 100 Hz este de 170 µW pentru acelaşi tip de circuit.
4.4.3.4 Precauţii în manipularea circuitelor CMOS
Circuitele CMOS se pot distruge în timpul manipulării datorită descărcărilor
electrostatice. De aceea ele trebuiesc manipulate cu grijă ţinând cont de câteva
recomandări:
• Toate circuitele CMOS se transportă în învelişuri conductoare pentru a prevenii
încărcarea electrostatică. Când se scot din ambalaj, pinii nu trebuie atinşi.
• Dispozitivul trebuie plasat cu pinii pe o suprafaţă metalică. Este interzisă
plasarea pe o suprafaţă de polistiren sau pungi de plastic.
• Toate sculele, echipamentele de testare şi masa de lucru trebuiesc să fie legate
la priza de masă. Persoana care lucrează cu dispozitivul CMOS trebuie sa aibă o
brăţară metalică legată la masă prin intermediul unei rezistenţe de valoare mare
(care previne şocurile care pot apărea la contactul cu o sursă de tensiune).
• Dispozitivele CMOS se introduc în socluri numai cu alimentarea oprită.
• Toate intrările nefolosite trebuiesc conectate la plusul sursei de alimentare in
cazul porţilor ŞI (ŞI-NU) sau la masă în cazul porţilor SAU (SAU-NU).
• După montarea pe un cablaj pentru păstrare sau transport acesta trebuie protejat
prin acoperirea conectorilor cu un înveliş conductor.
68