Documente Academic
Documente Profesional
Documente Cultură
Z2 n
SISTEM DE CONTROL
w UNITATE ELEMENT DE y SISTEM x
DE CONTROL EXECUȚIE CONTROLAT Fig. 1
Z1 n Z2 n
SISTEM DE CONTROL
wn UNITATE ELEMENT DE yn SISTEM xn Fig. 2
DE CONTROL EXECUŢIE CONTROLAT
Z1 Z2
n n
w A w* y* y x
B μC D E S
D A
Fig. 3
T x*
D B M
A
T
1 3 8
Fig. 4
6 10
9
2 3 4 5 7
9
MICROCALCULATOR
MICROPROCESOR MEMORIE MEMORIE MEMORIE
CPU VOLATILĂ PERMANENTĂ NEVOLATILĂ
Stocare programe şi constante Stocare date corecţie
Operaţii aritmetice Stocare date variabile de setare (citire) (ROM, şi diagnosticare
şi logice (ALU) (citire+scriere) (RAM) EPROM, Flash EPROM) (EEPROM)
4, 8, 16, 32 biţi 64 byte … 2 kByte 2 kByte … 64 kByte 32 byte … 512 byte
CEAS
INTERN MAGISTRALĂ DE DATE 4, 8, 32 biţi
(OSCILATOR)
Fig. 5
BLOC BLOC DE CONVERTOR BLOC PORT DE CONTROLER
CONTROLER NUMĂRARE INTRODUCERE ANALOG/ INTRARE/ COMUNIC. MAGISTRALĂ
DE
INTRERUP.
EVENIM. ŞI DIGITAL IEŞIRE SERIAL
TRANSMITERE (A/D) (I/O)
A DATELOR SEMNALE
DE TIMP DIGITALE
Rezoluţie
BLOC Domeniu 8 … 10 biţi (UART, SPI)
SUPRAVEG.
(WATCHDOG) Numărător sincronizare 4 … 12 8 … 32 1 kbit …
8 … 32 biţi 100 ns … 100 ms canale canale 1 Mbit/s
S2
3 1 1 1
2 2 2
A
2
Fig. 6
1 1 1
2 2 2
B
2
1 1 1
2 2 2
C
2
Fig. 7
Fig. 8
Fig. 9 Fig. 10
S3
Fig. 11 Fig. 12
Semnal analog
Convenţional S (sensibilitate la interferenţe) P A D ECU
P A D μC
Nivel integrare Semnal digital (comp. magistrală)
3
S (protejat la interferenţe) ECU
Fig. 17 Fig. 18
Fig. 20
Fig. 19
Fig. 21 Fig. 22
S5
Fig. 23 Fig. 24
Fig. 25 Fig. 26
Fig. 27 Fig. 28
S6
Fig. 29
Fig. 31
Fig. 30
Fig. 32 Fig. 33
Fig. 35
Fig. 36
Fig. 34
S7
Fig. 37 Fig. 38
Fig. 39 Fig. 40
Fig. 41 Fig. 42
S8
Fig. 43 Fig. 44
Fig. 45
Fig. 46