CAPITOLUL

Circuite digitale
MSB

Q2

Q1

+5 V
J

Q0

+5 V
Q

+5 V
Q

J
input CLK

input CLK
Q0

(LSB)

Q1
Q2

(MSB)

starea

Introducere 382
A. Semnale analogice ]i digitale 382
B. Func\ii ]i por\i logice 385
C. Circuite integrate digitale 387
D. Utilizarea reprezent`rilor [n logic` negativ` (assertion-level logic) 393
E. Implementarea unei func\ii logice oarecare 396
F. Circuite cu colectorul [n gol ]i circuite cu trei st`ri 398
G. Circuite secven\iale 400
H. Automate secven\iale 404
Probleme rezolvate 412, probleme propuse 415
Lucrare experimental` 418

382

Electronic` - Manualul studentului

Introducere
La [nceputul acestui capitol v` ve\i familiariza cu semnalele digitale; ele sunt mult, mult mai simple
dec[t cele analogice, cu care a\i lucrat p[n` acum. Un semnal digital are numai dou` st`ri posibile, HIGH ]i
LOW, a]a cum un releu electromagnetic are numai dou` st`ri: anclan]at ]i relaxat. Aceste st`ri pot fi puse [n
coresponden\` cu numerele binare 0 ]i 1; astfel, putem construi circuite care s` efectueze calcule numerice.
De asemenea, aceste st`ri pot fi asimilate propriet`\ilor de adev`rat (TRUE) ]i fals (FALSE) ale unui enun\
(propozi\ie). Ob\inem, [n acest fel, circuite care pot lua decizii conform unui anumit algoritm.
Circuite care prelucreaz` semnale digitale (logice sau numerice) se numesc circuite digitale sau logice
(digit [nseamn`, [n englez`, oricare dintre cifrele de la 0 la 9). Aceste circuite se [mpart [n dou` mari
categorii: combina\ionale ]i secven\iale. Circuitele combina\ionale nu au memorie ]i func\ionarea lor poate fi
descris` prin func\ii logice. Ve\i studia func\iile logice elementare ]i ve\i [nv`\a simbolurile utilizate pentru
circuitele care le implementeaz`, circuite numite generic por\i logice.
Ast`zi sunt utilizate practic numai circuite digitale integrate. Exist` mai multe tipuri de astfel de
circuite dar dou` sunt familiile cu utilizarea cea mai frecvent`: familia TTL (cu tranzistoare bipolare) ]i
familia CMOS (cu tranzistoare MOS complementare). {n sec\iunea C ve\i afla mai multe despre
caracteristicile acestor familii; [nainte s` lucra\i cu ele, e bine s` reciti\i aceast` sec\iune.
Conven\ia general acceptat` este ca starea de poten\ial ridicat (HIGH) s` aib` semnifica\ia TRUE;
denumirea por\ilor logice se face numai cu aceast` conven\ie, numit` conven\ie de logic` pozitiv`. Anumite
constr[ngeri tehnice (printre care ]i caracteristica de intrare a familiei TTL) conduc la situa\ia [n care
semnalul disponibil de la traductor trece [n LOW atunci c[nd apare evenimentul dorit. Din acest motiv, [n
multe situa\ii este mai comod, pentru proiectant ]i pentru cel care trebuie s` [n\eleag` func\ionarea
circuitului, ca reprezentarea s` se fac` [n logic` negativ`. Aceast` metod` modern` ]i elegant` este prezentat`
[n sec\iunea D.
C[nd sinteza func\iilor logice cu multe variabile de intrare este realizat` cu por\i logice, se ajunge la un
mare num`r de capsule (circuite integrate). Apari\ia circuitelor integrate cu un num`r foarte mare de
componente a f`cut posibil` implementarea unei func\ii logice oarecare cu un singur circuit integrat. Sunt
discutate [n sec\iunea E numai dou` astfel de tehnici: implementarea cu multiplexoare ]i implementarea cu
memorii ROM (read-only memory).
Ie]irile a dou` circuite digitale "obi]nuite" nu pot fi legate [mpreun`. }i totu]i, pentru reducerea
num`rului de conexiuni, mai multe circuite digitale trebuie s` "transmit`" pe un acela]i fir. Acest lucru este
posibil cu circuitele de tip "open colector" ]i cu circuitele cu trei st`ri, circuite prezentate [n sec\iunea F.
Dac` circuitele logice secven\iale nu au memorie, circuitele secven\iale iau [n considera\ie ]i starea
logic` anterioar`. Pentru a [n\elege modul lor de comportare trebuie s` urm`rim secven\a st`rilor prin care
trec. Circuitul secven\ial de baz` este circuitul bistabil. {n sec\iunea G sunt prezentate diverse tipuri de
bistabile, [mpreun` cu aplica\ii tipice ale lor.
Conectarea [mpreun` a unui registru (circuit secven\ial) ]i a unui circuit de logic` combina\ional` duce
la realizarea unei structuri deosebit de utile, numit` automat secven\ial. Descrierea func\ion`rii sale prin
diagrama st`rilor, [mpreun` cu problema st`rilor "interzise", sunt abordate [n ultima sec\iune.

A. Semnale analogice ]i semnale digitale

Varia\iile de presiune sonor` determin` apari\ia, la ie]irea unui microfon, a unei tensiuni variabile [n
timp, cu o form` de und` foarte apropiat` de aceea a presiunii sonore. Semnalul de la microfon este
amplificat, a]a cum se vede [n Fig. 16.1, de c`tre un lan\ audio ]i tensiunea rezultat` este aplicat` la bornele
unui difuzor. Deplasarea memranei difuzorului produce varia\ii de presiune sonor` ce au o dependen\` de
timp similar` ca a celor pe care le-a sesizat microfonul. Toate aceste semnale sunt analogice, ele pot lua orice

Cap. 16. Circuite digitale

383

valoare dintr-un anumit domeniu. C[nd

utiliza\i un aparat de m`sur` cu ac indicator,
informa\ia pe care v-o furnizeaz` acul
indicator este, de asemenea, sub form`
analogic`.
lan\ de amplificare
S` privim acum la un circuit care
trebuie s` porneasc` un reportofon numai
difuzor
microfon
c[nd nivelul sonor dep`]e]te un anumit prag
Fig. 16.1. Sistem care prelucreaz` semnale analogice.
(Fig. 16.2). Semnalul oferit de microfon este
analogic dar, dup` efectuarea compara\iei cu
pragul impus, se ob\ine un semnal cu numai dou` st`ri: fie nivelul sonor este mai mare dec[t pragul ]i
reportofonul [nregistreaz`, fie nivelul
pornit
sonor este prea mic ]i reportofonul este
oprit. Acest semnal este unul digital
sau logic.
0
Semnalul logic are numai dou`
oprit
amplificator,
st`ri cu semnifica\ie. Ca ]i pentru
semnalele analogice, [n imensa
detector de v[rf
reportofon
majoritate a cazurilor semnalul
]i comparator
preferat este tensiunea ]i nu microfon
intensitatea. Vom discuta, deci, numai
Fig. 16.2. Semnalul care porne]te reportofonul c[nd nivelul sonor
despre acest caz. Cele dou` st`ri
dep`]e]te un anumit prag este un semnal digital.
pentru un semnal logic
sunt
reprezentate de apartenen\a la dou` intervale bine precizate (Fig. 16.3): unul de poten\ial ridicat (starea
HIGH) ]i unul de poten\ial cobor[t (starea LOW). Evident, modificarea st`rii semnalului nu se poate face
dec[t cu trecerea prin toate valorile dintre aceste intervale; aceast` trecere se face c[t mai rapid ]i semnalului i
se atribuie o semnifica\ie logic` abia dup` ce valoarea s-a sta\ionarizat
[ntr-unul din intervalele men\ionate.
Cele dou` st`ri ale poten\ialului electric se pot pune [n
5
coresponden\` cu valorile de adev`r din algebra propozi\iilor: adev`rat
4
HIGH
(TRUE) ]i fals (FALSE). {n conven\ia de logic` pozitiv`, st`rii de
poten\ial ridicat i se atribuie valoarea TRUE ]i, evident, st`rii de
3
poten\ial cobor[t i se atribuie valoarea FALSE. Aceast` conven\ie este
utilizat` [n marea majoritate a cazurilor.
2
1
LOW

stare
nederminat`

Denumirile circuitelor logice integrate sunt date numai [n logic`

pozitiv`.

Dup` cum ]ti\i, algebra propozi\iilor poate fi pus` [n

coresponden\` cu algebra binar` (Boole), care opereaz` cu numerele 0 ]i
Fig. 16.3. Definirea st`rilor HIGH 1. Nota\ia binar`, fiind mai comod`, este utilizat` mult mai frecvent
dec[t cea cu TRUE ]i FALSE, de]i opera\iile logice sunt mai u]or
]i LOW.
[n\elese folosind valorile de adev`r.
S` ne [ntoarcem acum la semnalul analogic pe care [l prelucra lan\ul audio. Am putea reprezenta acest
semnal [ntr-o form` digital` ? La prima vedere aceasta pare imposibil: semnalul analogic are o infinitate de
st`ri pe c[nd semnalul digital are numai dou`. Dar dac` utiliz`m un grup de semnale digitale, de exemplu 8 ?
Fiecare dintre ele va avea numai dou` st`ri ]i va oferi un bit de informa\ie. Grupul are [ns` 28 = 256 st`ri;

384

Electronic` - Manualul studentului

pentru a le recunoa]te u]or asez`m bi\ii [ntr-o anumit` ordine ca [n Fig. 16.4 a) ]i interpret`m secven\a lor ca
un num`r scris [n baza 2. La calcularea num`rului corespunz`tor unei st`ri, bitul D7 se [nmul\e]te cu 27, el
este cel mai semnificativ bit (MSB - Most Significant Bit); pe de alt` parte, bitul D0 se [nmul\e]te doar cu
20 = 1, fiind cel mai pu\in semnificativ bit (LSB - Least Significant Bit). {ntodeuana c[nd dorim s`
reprezent`m un mum`r binar printr-un grup ordonat de semnale logice trebuie s` specific`m f`r` echivoc
care din ele este MSB (sau, la fel de bine, care este LSB).
semnale digitale
MSB

LSB

D7 D6 D5 D4
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
1
1

1
1

1
1

1
1

D3 D2 D1
0 0 0
0 0 0
0 0 1
0 0 1
0 1 0
1
1

1
1
a)

1
1

num`rul
st`rii

D0
0
1
0
1
0

0
1
2
3
4

0
1

254
255

D7
t

ADC

D0
CLK
b) conversie analog-digital`

Fig. 16.4. Cele 256 de st`ri ale unui grup de 8 semnale digitale (a) ]i conversia analog-digital` a unui semnal
(b).
Pentru a reprezenta la un moment dat [n mod digital semnalul analogic audio, nu trebuie dec[t s`
[mp`r\im intervalul [n care acesta ia valori [n 256 de subintervale, s` afl`m [n care din acestea se g`se]te
semnalul ]i s` modific`m corespunz`tor semnalele digitale D0, ... , D7,ca [n Fig. 16.4 b). Spunem c` am
f`cut o conversie analog-digital` pe 8 bi\i; aceast` conversie este repetat` periodic. Circuitul care realizeaz`
acest lucru se nume]te convertor analog-digital (ADC Analog Digital Converter) ]i caracteristicile sale
principale sunt num`rul de bi\i pe care face conversia ]i frecven\a de conversie.
Cei opt bi\i din exemplul nostru formeaz` un octet sau byte iar cele opt fire pe care sunt transmise
semnalele digitale sunt organizate [ntr-o magistral` de date (data bus [n limba englez`). Privind cu aten\ie
forma semnalelor digitale se constat` c` starea lor nu se poate schimba dec[t la momente bine precizate,
ciclul de conversie al convertorului fiind comandat de un semnal de ceas sau tact (clock [n limba englez`,
prescurtat CLK). Aceasta este o caracteristic` esen\ial` a majorit`\ii sistemelor ce prelucreaz` semnale
digitale: func\ioneaz` sincronizate de un semnal de ceas.
Dac` ve\i asculta semnalul dup` ce va fi convertit din nou [n form` analogic`, cu siguran\` c` ve\i fi
dezam`gi\i: num`rul de 256 de subintervale folosite la conversie a fost insuficient. }ti\i acum ce ave\i de
f`cut, s` efectua\i o conversie pe un num`rul mai mare de bi\i. Cu 16 bi\i ve\i avea 65536 de subintervale ]i
rezolu\ia relativ` a conversiei este 1.5 10-5 [n loc de numai 1 256 4 10 3 c[t se ob\ine cu 8 bi\i. Pe 16 bi\i
func\ioneaz` Compact Disk-urile ]i majoritatea pl`cilor de sunet, conversia fiind efectuat` de aproximativ 44
000 de ori pe secund`.
Observa\ie: Am putea transmite informa\ia ob\inut` la conversia analog-digital` pe 16 bi\i utiliz[nd
chiar o magistral` de numai 8 bi\i: ar trebui s` transmitem cei 16 bi\i [n dou` etape, c[te un octet de fiecarea
dat`. Aceast` solu\ie a fost deseori utilizat` [n realizarea calculatoarelor, pre\ul pl`tit fiind reducerea la
jum`tate a vitezei de transmisie ]i complicarea sistemului cu circuite care s` controleze transmisia [n doi
timpi.

Cap. 16. Circuite digitale

385

D. Utilizarea reprezent`rilor [n logic` negativ` (assertion-level logic)

Revenim acum la modul [n care putem sintetiza o func\ie logic` anumit`. Expresia unei func\ii logice
poate fi transformat` [ntr-o alt` expresie echivalent` prin folosirea unor identit`\i logice. Propriet`\ile de
comutativitate, asociativitate ]i distributivitate ale sumei ]i produsului logic sunt bine cunoscute ]i nu le vom
mai discuta. Vom accentua numai asupra propriet`\ii

A= A

(15.1)

(dou` nega\ii succesive se anuleaz` reciproc) ]i a unor rela\ii cunoscute ca formulele DeMorgan

A + B = A B
A B = A + B
Deoarece este mult
mai u]or s` oper`m cu
simboluri ]i scheme dec[t cu
ecua\ii,
vom
"traduce"
formulele DeMorgan ca [n
Fig. 16.18 a). Cercule\ele
desenate la intr`rile por\ilor
[nseamn`,
conform
conven\iei
specificate
anterior, negarea acestor +5 V
semnale.
Dac`
aplic`m
operatorul de negare ambilor 0 V
termeni ai rela\iilor, ob\inem
echivalen\ele din desenul b)
al figurii.

(15.2)

b)

a)

"acum sunt pregatit"

"acum sunt pregatit"

+5 V

0V
d)

c)

Fig. 16.18.

Putem schimba tipul operatorului (din AND [n OR ]i reciproc) dac` aplic`m inversarea logic` la toate
intr`rile ]i ie]irile.
Cum putem interpreta aceste echivalen\e ? Toate semnalele simbolurilor din partea dreapt` (at[t
intr`rile c[t ]i iesirile) au fost inversate logic; este ca ]i cum am judeca [n logic` negativ`, unde HIGH
[nseamn` FALSE. Ceea ce ne spun echivalen\ele din desenul b) este c` o poart` care efectueaz` opera\ia
AND [n logic` pozitiv` efectueaz` [n logic` negativ` opera\ia OR ]i reciproc. Din acest motiv, aceste
simboluri echivalente, [n care intr`rile sunt negate sunt numite "simboluri [n logic` negativ`".
Un anumit circuit func\ioneaz` la fel, indiferent de modul de interpretare a nivelurilor sale de tensiune
Denumirea por\ilor se face todeauna consider[nd opera\ia [n logic` pozitiv`. Pentru proiectant ]i cel care
trebuie s` [n\eleag` din schem` func\ionarea circuitului este mai comod`, de multe ori, reprezentarea [n
logic` negativ`. Aceasta se [nt[mpl` deoarece multe semnale digitale de comand` sunt active [n starea
LOW: stau majoritatea timpului [n starea HIGH ]i trec [n LOW numai atunci c[nd doresc s` fie "ascultate".
De exemplu, un anumit dispozitiv poate comunica faptul c` este "gata de ac\iune", printr-un semnal logic, [n
dou` moduri diferite, ca [n desenele c) ]i d) ale figurii 16.18. Dac` o face ca [n desenul d), atunci semnalul

386

Electronic` - Manualul studentului

trebuie s` fie activ [n starea LOW. Pentru a facilita [n\elegerea func\ion`rii circuitelor, proiectantul va
denumi READY semnalul din desenul c) ]i READY pe cel din desenul d). Utilizarea semnalelor active [n
starea LOW nu se face pentru a complica lucrurile ci are la baz` ra\iuni legate de func\ionarea circuitelor.
Pentru a nu memora formulele DeMorgan, e bine s` avem aceste simboluri concentrate [ntr-un tabel,
[mpreun` cu denumirea unor circuite ce realizeaz` aceast` func\ie (Tabelul 16.1).
Tabelul 6.1.
Num`r
subfamilia
CMOS 4000B

TTL ]i celelalte
subfamilii CMOS

A B

4081

7408 (4 pe chip)

NAND

A B

4011

7400 (4 pe chip)

OR

A+ B

4071

7432 (4 pe chip)

NOR

A+ B

4001

7402 (4 pe chip)

INVERT

4069/4049

7404 (6 pe chip)

BUFFER

A
A B

4503/4050

74365 (6 pe chip)

4070

7486 (4 pe chip)

Nume

Expresie

AND

XOR (sau exclusiv)

Simbol

Reprezentare
[n logica
negatv`

S` vedem, pe un exemplu, c[t de util` poate fi aceast` reprezentare [n logic` negativ`. Presupunem c`
trebuie s` proiect`m un circuit logic a c`rui ie]ire s` fie [n HIGH dac` ]i numai dac` ]oferul este a]ezat }I
CEL PU|IN UNA DIN U}I ESTE DESCHIS~. Din considerente de simplitate a construc\iei, semnalele
de la u]i sunt [n LOW c[nd u]ile sunt deschise ]i, de asemenea, semnalul de la scaun este [n LOW c[nd
]oferul este a]ezat.
Putem aborda problema [n mai multe moduri.
in
out
Calea cea mai direct` ]i cea mai grea este s` [ncepem
A B C
F
prin construirea tabelului de adev`r. Not[nd cu A ]i B
0 0 0 1
semnalele de la u]i ]i cu C semnalul de la scaun,
0 0 1 0
ob\inem tabelul din Fig. 16.19 a). De aici va trebui s`
U
0 1 0 1
A
g`sim o implementare cu por\i, utiliz[nd, de exemplu, 0 1 1 0
F
B
algoritmul bazat pe diagramele Karnaugh (at[t de 1 0 0 1
1 0 1 0
complicat [nc[t am evitat s`-l prezent`m)
C
O a doua cale este s` rezolv`m problema pe etape. 1 1 0 0
1 1 1 1
Vom produce o variabil` intermediar` U care s` fie [n
LOW c[nd cel pu\in o u]` este deschis`, adic` cel pu\in
a)
b)
unul din semnalele A ]i B este [n LOW. C`ut`m [n
Fig. 16.19.
tabelurile de adev`r ale func\iilor studiate ]i g`sim c`
func\ia AND este ceea ce dorim. Avem, deci U = A B . Mai departe, semnalul de ie]ire F trebuie s` fie [n
HIGH numai c[nd ambele semnale U ]i C sunt [n LOW. C`ut`m din nou [n tabelurile de adev`r ]i g`sim c`
func\ia NOR (SAU NEGAT) efectueaz` opera\ia dorit`. Schema complet` a circuitului este cea din Fig.
16.19 b).
}i [n sf[r]it, solu\ia elegant` ]i simpl`. Informa\iile cu care lucr`m sunt "u]` deschis`" ]i "]ofer a]ezat";
este natural ca acestor informa\ii s` le asociem semnale logice. Fie ele L pentru u]a din st[nga, R pentru u]a

Cap. 16. Circuite digitale

387

din dreapta ]i S pentru ]ofer. Din p`cate nu avem la dispozi\ie direct aceste semnale ci "complementarele"
lor (semnalele negate). Nu-i nimic, [ns`, nu obosim dac` desen`m ni]te inversoare
(Fig. 16.20 a). Acum s` citim textul problemei. Cel pu\in o u]` deschis` [nseamn` dreapta SAU st[nga,
trebuie s` trecem semnalele L ]i R printr-o poart` OR (SAU) ca [n desenul b). Pentru ca ie]irea F s` fie [n
HIGH nu-i suficient s` avem o u]` deschis`, mai trebuie }I ca ]oferul s` fie a]ezat. Introducem, astfel, o
poart` AND ]i circuitul este complet.. Nu mai avem dec[t s` deplas`m opera\iile de negare (cercule\ele) de-a
lungul firelor la intrarea por\ilor ]i ob\inem schema din desenul c). Aceast` schem` permite [n\elegerea mai
comod` a opera\iilor efectuate de circuit ]i cu acest tip de scheme v` ve\i [nt[lni adesea dac` circuitele au
fost proiectate de profesioni]ti. {n jargon se spune, cam preten\ios, c` se lucreaz` cu "niveluri logice
presupuse" (assertion-logic notation).
L

A
B

R
S

A
B

L
S

a)

A= L
B= R

C= S
c)

b)
1/4 74LS08

L
R
S

L
R

1/4 74LS02

d)

e)

Fig. 16.20.
Nu am decis [nc` ce fel de por\i vom utiliza. Simbolul por\ii AND nu este [nc` [n logic` negativ`
deoarece una din intr`ri nu este negat`. Cum dou` neg`ri succesive se anuleaz`, introducem pe acel fir dou`
cercule\e, unul la ie]irea por\ii OR ]i cel`lalt la intrarea por\ii AND (desenul d). Apoi c`ut`m [n Tabelul 6.1
pe coloana cu reprezent`ri [n logic` negativ`: prima poart` o [nlocuim cu una AND (prima linie a tabelului)
iar a doua cu o poart` NOR (a patra linie a tabelului). Opt`m pentru circuite TTL de putere redus` (seria
74LSxx) ]i ajungem, astfel, la schema final` din desenul e). Nota\ia 1/4 [nseamn` c` se utilizeaz` una din
cele patru por\i de pe capsul`.

G. Circuite secven\iale
Cu o singur` excep\ie (implementarea unei func\ii logice oarecare cu memorii ROM), am discutat p[n`
acum numai despre circuite logice combina\ionale. Pentru acestea, starea la un moment depinde, numai de
starea intr`rilor la acel moment. Din contr`,
[n cazul circuitelor secven\iale starea la un moment depinde, [n afar` de starea intr`rilor la acel moment, ]i
de starea imediat anterioar`. Circuitele secven\iale au memorie.
Din acest motiv trebuie s` urm`rim secven\a st`rilor prin care trec ele (diagrama semnalelor).
Unitatea de baz` pentru circuitele secven\iale este circuitul bistabil (flip-flop [n limba englez`). Cel
mai simplu este bistabilul RS construit cu dou` por\i NAND (Fig. 16.26 a); [n desenul b) ave\i reprezentarea
[n logic` negativ`, foarte util` dac` dorim s` [n\elegem func\ionarea sa.. Bistabilul are dou` intr`ri pe care leam notat cu A ]i B ]i dou` ie]iri notate cu X ]i Y.

388

Electronic` - Manualul studentului

A
Utiliz[nd reprezentarea echivalent` din A
X
X
desenul b), s` presupunem c` avem la intr`ri
o anumit` stare ]i s` vedem ce stare este
posibil` la ie]iri. Pentru combina\iile
Y
Y
A = 0; B = 1 ]i A = 1; B = 0 situa\ia e simpl` B
B
(tabelul din desenul c). {n Fig. 16.27 a) este
b)
a)
reprezentat`
situa\ia
pentru
cazul
A = 0; B = 1: semnalul A care este 0, devine
1 dup` negare ]i for\eaz` obligatoriu [n 1
S R Q n+1 Q n+1
A B X Y
ie]irea X (a por\ii la care este aplicat),
Qn
1 1 Qn
1 1 1 0 sau 0 1
cealalt` poart` ram[n[nd cu ie]irea [n 0
0
0 1
0 1 1 0
1
Pentru combina\ia A = 1; B = 0 lucrurile se
1 0 0
1
1 0 0 1
0 0
0 0
1 1
[nt[mpl` exact pe dos, ie]irea Y este adus`
obligatoriu [n 1 iar X trece [n starea 0.
interzisa
c)
d)
Astfel, pentru aceste dou` situa\i, ie]irile iau
Fig. 16.26. Bistabilul RS asincron.
o anumit` stare, determinat` numai de
bistabilul
nostru
starea
intr`rilor,
comport[ndu-se ca un circuit f`r` memorie (combina\ional). Mai observ`m un lucru interesant, cele dou`
ie]iri sunt reciproc complementare Y = X .
A

a)

0
1

b)

c)

1
0

0
1

d)

Fig. 16.27. Comportarea bistabilului RS asincron.

Analiz`m acum situa\ia c[nd starea intr`rii este A = 1; B = 1 (desenele b ]i c ale figurii 16.27). Dup`
negare, aceste semnale devin 0 ]i nu afecteaz` func\ionarea por\ilor SAU. {n aceast` situa\ie, dac` o ie]ire
este [n 1, ea va for\a automat poarta cealalt` s` treac` cu ie]irea [n 0; avem, deci dou` st`ri posibile
X = 1; Y = 0 ]i X = 0; Y = 1. Rela\ia de complementaritate se p`streaz`, dar acum va trebui s` lu`m [n
considera\ie ]i starea anterioar` pentru a afla starea prezent`; circuitul are memorie. Vom face acest lucru
imediat ce analiz`m ]i ultima stare posibil` de la intrare.
Pentru a patra stare posibil` a intr`rii, A = 0; B = 0 , analiza e foarte simpl` (Fig. 16.27 d): dup` negare
ambele semnale devin 1 ]i forteaz` ambele por\i SAU s` aib` ie]irea [n 1. Starea ie]irii este, deci,
X = 1; Y = 1, indiferent de starea anterioar`; ie]irile nu mai sunt [ns` reciproc complementare, aceast`
situa\ie stric` toat` frumuse\ea ]i [ncepe s` ne deranjeze.
S` revenim acum la problema pe care am am[nat-o: [n care din st`rile X = 1; Y = 0 ]i X = 0; Y = 1
ajunge bistabilul atunci c[nd la intrare avem A = 1; B = 1 ? }tim c` r`spunsul depinde de starea anterioar`.
Avem, deci, de analizat patru variante:
-Stare anterioar` A = 1; B = 1 (aceea]i cu cea prezent`). Este clar c` bistabilul []i va p`stra starea,
indiferent care va fi fost ea din cele dou` posibile. Scriem acest lucru astfel X n +1 = X n ; Yn +1 = Yn .
-Starea anterioar` A = 0; B = 1 (Fig. 16.28 a). Poarta la care intrarea sufer` saltul 0 1 este deja
\inut` cu ie]irea [n 1 de cealalt` intrare a sa, care este legat` la ie]irea Y ; ca urmare, ea nu []i va schimba

Cap. 16. Circuite digitale

389

starea ]i avem din nou X n +1 = X n ; Yn +1 = Yn . La aceea]i concluzie, adic` X n +1 = X n ; Yn +1 = Yn , ajungem

]i dac` starea anterioar` a intr`rii a fost A = 1; B = 0 .
-Starea
anterioar`
1
1
0
0
1
A = 0; B = 0 . Ambele intr`ri trec
1
A
1
0
0
X
acum simultan din 0 [n 1; {ncepe o
1
A
1
X
1
competi\ie de vitez` [ntre cele dou`
0
0
por\i ]i cu siguran\` una va comuta
1
0
[naintea celeilate; [n exemplul din
1
0
0
B
Y
Y
1
0
Fig. 16.28 b), poarta din pozi\ia
B
1
1
superioar` (a c`rei ie]ire este X )
0
0
este mai rapid` ]i comut` [n starea 0
poarta din pozi\ia superioar`
[nainte ca cealat` poart` s` se
este mai rapid`
hot`rasc` ce face. {n consecin\`, la
una din intr`rile celeilalte por\i are
a)
b)
loc o tranzi\ie 0 1 ]i poarta nu mai
Fig. 16.28. Comportarea bistabilului RS la trecerea intr`rii [n
comut`, r`m[n[nd [n starea 1. Starea
starea A = 1; B = 1 : [n desenul a) starea ini\ial` este A = 0; B = 1
final` va fi, deci, X = 0; Y = 1. Dac`,
iar [n desenul b) este A = 0; B = 0 .
din contr`, poarta desenat` [n pozi\ia
inferioar` va fi mai rapid`, starea final` va fi X = 1; Y = 0 . {n concluzie, la tranzi\ia de la A = 0; B = 0 la
A = 1; B = 1 starea final` nu poate fi prezis`, fiind oricare dintee st`rile X = 1; Y = 0 ]i X = 0; Y = 1.
Chiar dac` am putea face ca cele dou` por\i s` fie absolut identice, semnalele A ]i B (care [ntr-un circuit
practic sunt produse de dispozitive diferite ]i/sau sosesc pe trasee diferite) nu au tranzi\iile perfect sincrone
]i, din nou, starea final` este impredictibil`.
Astfel, starea de la intrare A = 0; B = 0 ne sup`r` din nou deoarece pornind de la ea putem ajunge [ntro stare impredictibil`; exist` o singur` solu\ie, s-o interzicem. Nu avem voie, deci, s` ducem ambele intr`ri
[n 0. Dup` aceast` interzicere, totul se clarific` ]i ajungem la tabelul din Fig. 16.26 d: st`rile ie]irilor sunt
todeauna complementare ]i le not`m cu Q ]i Q iar cu intrarea A = 1; B = 1 bistabilul []i va p`stra todeauna
starea anterioar` Qn +1 = Qn . Aducerea [ntr`rii A [n 0 determin`, indiferent de starea celeilalte intr`ri,
trecerea ie]irii Q [n 1; din acest motiv interpret`m intrarea A ca intrare de scriere (SET) activ` [n starea
LOW S = A . {n mod similar, intrarea B este intrare de ]tergere (RESET), de asemenea activ` [n starea
LOW, R = B . Starea S = 0; R = 0 este interzis` adic` nu avem voie s` scriem ]i s` ]tergem [n acela]i
timp.
Observa\ie: {ntr-o mul\ime de c`r\i (unele dintre ele chiar foarte bune) ve\i g`si c` ultima linie a
tabelului de adev`r ( S = 0; R = 0 ) este o stare nedeterminat`. C[t de nedeterminat` este pute\i vedea [n Fig.
16.27 d), cu un program de simulare din cele descrise [n anexe sau construind efectiv circuitul: at[t de
nedeterminat` [nc[t o ve\i g`si [ntodeauna X = 1; Y = 1.
Indiferent la ce moment se [nt[mpl` o modificare a intr`rilor, bistabilul RS descris mai sus []i modific`
starea imediat f`r` s` mai fie nevoie de o comand` suplimentar` Se spune c` este un bistabil asincron (jam
loaded).
Un circuit secven\ial este asincron dac` modificarea st`rii intr`rilor determin` imediat schimbarea
st`rii ie]irilor, f`r` s` mai fie nevoie de alt semnal de comand`. Dac` la un circuit secven\ial numai unele
intr`ri au o astfel de comportare, ele sunt numite asincrone sau prioritare.

Probleme rezolvate

390

Electronic` - Manualul studentului

Problema 1. Implementa\i func\ia logic` XOR (SAU exclusiv) utiliz[nd numai por\i NAND ]i NOR.
Observa\ie: Acesta este doar un exerci\iu pentru a v` familiariza cu procedura de sintez` a unei
func\ii logice; pentru func\ia XOR ave\i circuite digitale integrate cu patru asemenea por\i pe capsul`, 7486
[n seriile 74xx ]i 4070 [n seria 4000.
Rezolvare
Conform Fig. 16.8 b), ie]irea func\iei logice XOR. este [n starea TRUE (1 logic) numai atunci c[nd
oricare dintre intr`ri (dar nu ambele) este [n starea 1 logic. Astfel, ea este asem`n`toare cu o func\ie SAU ]i
vom [ncepe sinteza cu aceast` func\ie aplicat` intr`rilor A ]i B (Fig. 16.37 a). Ceea ce nu ne convine este c`
[n situa\ia A = 1; B = 1, variabila C este [n 1. Pentru a corecta acest lucru, trebuie, mai [nt[i s` producem un
semnal care s` ne spun` c[nd apare aceast` situa\ie, A = 1; B = 1. Func\ia AND (}I) este potrivit` pentru
aceast` sarcin` (desenul b), variabila D va fi [n starea 1 numai c[nd apare la intrare situa\ia [n care este
necesar` corec\ia.
C

A
B

A
B

A
B

F
D

F
D
c)

b)

a)

Fig. 16.37.
Ce corec\ie trebuie s` facem ? C[nd D este [n 0 nu trebuie s` facem nimic, func\iile OR ]i XOR
produc aceea]i valoare la ie]ire F = C . Numai c[nd D este [n 1, trebuie s` for\`m ie]irea [n 0, F = 0 . Ne
trebuie o poart` care s` permit` trecerea unui semnal dar s` [l for\eze [n zero atunci c[nd dorim; o poart`
AND realizeaz` acest lucru (desenul b), cu E = 1 ie]irea F repet` starea intr`rii C iar F este for\at [n 0 dac`
intrarea E ajunge [n 0. Numai c` noi vrem ca F s` fie adus for\at [n 0 numai c[nd D este [n 1; va trebui s`
comand`m intrarea E cu semnalul D , adic` s` introducem un inversor.
Avem acum schema complet`; mai r`m[ne s` o transform`m astfel [nc[t s` con\in` numai por\i NAND
]i NOR. Pentru a transforma poarta OR din desenul b) [n poart` NOR, introducem dou` neg`ri succesive, ca
[n desenul c). Acum ultima poart` are neg`ri pe ambele intr`ri ]i este, conform Tabelului 16.1 reprezentarea
[n logic` negativ` a unei por\i NOR.
Ajungem astfel la schema din Fig. 16.38. a). Mai r`m[ne de transformat o singur` poart`, din AND [n
NAND. Nu o putem face dec[t cu pre\ul introducerii unei por\i suplimentare, ca [n Fig. 16.38 b). Am reu]it,
deci, s` implement`m func\ia XOR utiliz[nd numai por\i NAND ]i NOR.
A
B

A
B

a)

b)

Fig. 16.38.

Cap. 16. Circuite digitale

391

Problema 2. {n textul acestui capitol a\i [nt[lnit o aplica\ie (Fig 16.21) cu multiplexorul integrat
74LS151, care este unul cu opt c`i (adresa pe trei bi\i). Utiliza\i dou` astfel de capsule pentru a realiza un
circuit de multiplexare 16 la 1.
Rezolvare
Semnalele pe care le prelucreaz` circuitul 74LS151 sunt cele din Fig. 16.39. Liniile care trebuie
multiplexate sunt aplicate la intr`rile I 0 , ..., I 7 iar ie]irea este cea notat` cu Y . Selec\ia uneia dintre intr`ri se
face conform celor trei bi\i de adres` S 0 , S1 ]i S 2 , ultimul fiind cel mai semnificativ. Circuitul mai are o
intrare, de activare (ENABLE); prin aducerea [n HIGH a acestei intr`ri, ie]irea trece necondi\ionat [n LOW.
D0

.................................. D 7

D8

.................................. D 15

I0

.................................. I 7

I0

.................................. I 7

A0

S0

A1

S1

A2

S2

A3
MSB

A0
A1

S1

A2

74LS151

S0

S2

74LS151

Y2
F

Y1

out

Fig.16.39.

adresa
0
1
2
3
4
5
6
7
8

adresa

out

A3 A2 A1 A0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0

Y2

0
0
0
0
0
0
0
D7 0
0 D8

D0
D1

Y1
D0
D1

D7
D8

8
9
10
11
12
13
14
15

a)

out

A3 A2 A1 A0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

Y1

Y2

0
0
0
0
0
0
0
0

D8 D8
D9 D9

D15 D15

b)

Fig.16.40.
Utilizarea acestei intr`ri de activare ne va permite "expandarea" multiplex`rii la un num`r de 16 linii,
adresabile cu patru bi\i. Al patrulea bit de adres`, A3 (cel mai semnificativ) va fi aplicat direct la intrarea de
activare a primului circuit 74LS151. Astfel, pentru adresele 0..7 acest bit va fi [n 0 ]i primul circuit va fi
activat, ie]irea sa repet[nd una dintre primele opt linii D0 , ..., D7 . {n aceast` situa\ie, al doilea circuit
74LS151 trebuie men\inut dezactivat; acest lucru [l realiz`m simplu, neg[nd semnalul A3 ]i aplic[ndu-l la

392

Electronic` - Manualul studentului

intrarea sa de activare. Din aceast` cauz`, ie]irea celui de-al doilea circuit va fi [n 0 ]i nu va afecta
func\ionarea por\ii SAU a c`rei ie]ire F va repeta starea ie]irii primului multiplexor, a]a cum se poate vedea
[n tabelul de adev`r din Fig. 16.40 a).
Dup` cum se vede [n Fig. 16.40 b), pentru celelalte adrese, de la 8 la 15, bitul de adres` A3 va fi [n 1
logic ]i situa\ia va fi inversat`: primul circuit 74LS151 va fi dezactivat iar ie]irea F va repeta starea uneia
dintre liniile D8 , ..., D15 . De fapt, al doilea multiplexor "vede" o adres` dat` numai de bi\ii A0 , ..., A2 , adic`
[ntre 0 ]i 7 ]i selecteaz` una din intr`rile sale I 0 , ..., I 7 ; pe aceste intr`ri sunt legate, [ns`, liniile D8 , ..., D15 .

Cap. 16. Circuite digitale

393

Probleme propuse
P 16.1. La prima problem` rezolvat` a fost implementat` func\ia XOR (SAU exclusiv) utiliz[nd por\i
NAND ]i NOR. Pornind de la schema din Fig. 16.37 c), [ncerca\i s` o implementa\i numai cu por\i NAND.
P 16.2. Rezolva\i aceea]i problem`, utiliz[nd de data aceasta numai por\i
A
NOR.
F
P 16.3. Un semnal digital A este aplicat la intrarea unei por\i XOR (SAU
exclusiv) iar pe cealalt` intrare se aplic` un semnal de control C . Ce semnal se
C
ob\ine la ie]ire dac` semnalul de control este men\inut [n 0 logic ? Dar dac` este
Fig. 16.41.
men\inut [n 1 logic ? Propune\i o aplica\ie a acestui circuit.
P 16.4. Cu por\i logice se pot realiza ]i circuite care s` efectueze suma aritmetic`
B
A
[ntre dou` numere reprezentate [n binar. Dac` adun`m dou` numere reprezentate pe un bit
(fiecare av[nd valoarea 0 sau 1), suma aritmetic` X
poate lua valori p[n` la 10 ([n binar) adic` trebuie
reprezentat` pe doi bi\i. Ar`ta\i c` circuitul
OUT
reprezentat [n Fig. 16.42 [ndepline]te aceast`
func\ie, adun[nd num`rul reprezentat de bitul A
Y
D
C
cu num`rul reprezentat de bitul B .
MSB
P 16.5. Analiza\i func\ionarea circuitului
Fig. 16.42.
din Fig. 16.43, pentru fiecare din cele dou` st`ri
SELECT
ale semnalului de selec\ie. Ce func\ie realizeaz` acest circuit ?
Fig. 16.43.

are dou` intr`ri, S 0 ]i S1 ]i

patru ie]iri. Deduce\i tabelul s`u de adev`r ]i formula\i o concluzie [n privin\a comport`rii fiec`rei ie]iri. Un circuit ce
realizeaz` o asemenea func\ie este numit decodor 1 din 4.
P 16.7. Un asemenea decodor 1 din 4 este utilizat [n circuitul din Fig. 16. 45; poarta OR are patru intr`ri. Ce
func\ie [ndepline]te acest circuit ?
P 16.6. Circuitul din Fig. 16.44

P 16.8. Por\ile de transmisie (repetoarele) din circuitul prezentat [n Fig. 16.46 sunt cu trei st`ri,
intr`rile lor de activare ( E ) fiind active [n starea HIGH. Aceste intr`ri de activare sunt comandate de un
decodor 1 din 4 de tipul celui de la problema P 16.6. Ce func\ie [ndepline]te circuitul ?

Y3

Y2

S1
S0

Fig. 16.44.

Y1

Y0

394

Electronic` - Manualul studentului

D3

D3

D2

D2

OUT

D1

OUT

D1

D0

D0
Y0

S1
S0

Y1

Y2

Y3

Y0

decodor 1 din 4

S1

Y1

Y2

Y3

decodor 1 din 4

S0
Fig. 16.45.

Fig.16.46.

P 16.9. Circuitele din Fig. 16.45 ]i Fig. 16.46 [ndeplinesc aceea]i func\ie. De ce al doilea are o
structur` mai simpl` ?
P 16.10. Oricare ar fi starea intr`rilor, la un decodor 1 din 4, numai una dintre ie]iri este [n starea
HIGH; care anume, depinde de starea intr`rilor S 0 ]i S1 . Astfel, prin utilizarea unui astfel de decodor, putem
transmite patru comenzi diferite (care se exclud reciproc) prin numai dou` fire, a]a cum pute\i vedea [n
Fig. 16.47. Semnalele S 0 ]i S1 formeaz` un cuv[nt de doi bi\i, S1 fiind MSB. Determina\i valorile acestui
cuv[nt, necesare pentru efectuarea fiec`reia dintre cele patru ac\iuni.

decodor
1 din 4

Y3

S1
Y2
S0

PORNESTE FILTRUL DE CAFEA

APRINDE LUMINA

(activ in LOW)

PORNESTE CUPTORUL
Y1
Y0

(activ in LOW)

DESCUIE USA

Fig. 16.47.
P 16.11. Portul paralel LPT 1 al calculatoarelor personale (utilizat, de obicei, pentru conectarea
imprimantei) are patru linii de control ce pot fi comandate prin software. Starea acestora este determinat` de
bi\ii C3 , C2 , C1 , C0 care sunt cei mai pu\in semnificativi bi\i ai unui cuv[nt de 8 bi\i ([ntre 0 ]i 255). O parte
din liniile de control ale portului paralel au st`rile logice inversate, a]a cum sunt notate ]i [n Fig. 16.48.
Cele patru linii de control sunt aplicate la intr`rile unui decodor 1 din 16, exist[nd astfel posibilitatea de a
transmite pe cele 4 linii un num`r de 16 comenzi diferite. |in[nd seama c` valorile bi\ilor C7 , ..., C4 sunt
irelevante ]i pot fi luate zero, ce valoare are cuv[ntul (de 8 bi\i) pe care trebuie s` [l "scriem" pentru ca ie]irea
Y7 s` fie [n starea HIGH (selectat`) ? Dar dac` dorim s` select`m ie]irea Y10 ?

Cap. 16. Circuite digitale

LPT 1
13
12
11
10
9
8
7
6
5
4
3
2
1

25
24
23
22
21
20
19
18
17
16
15
14

Y15
C3

S3
S2

C2

decodor
1 din 16

S1

C1
C0

S0

Y2
Y1
Y0

Fig. 16.48.

395

P 16.12. La ac\ionarea unui comutator

mecanic, poten\ialul evolueaz` necontrolat un timp
de aproximativ 1 ms astfel un circuit digital comut`
de un num`r impredictibil de ori [nainte ca starea s`
devin` stabil` (Fig. 16.49 a). Aceste impulsuri
parazite
(switch
bounce)
produc
efecte
inacceptabile, mai ales dac` semnalul este aplicat pe
intrarea de ceas a unui sistem secven\ial. Studia\i
comportarea circuitului din desenul b), care
utilizeaz` un bistabil RS asincron, ]i ar`ta\i c` [n
acest fel impulsurile parazite sunt eliminate.
P 16.13. {n Fig. 16.50 ave\i un circuit
bistabil de tip D, comutabil pe frontul pozitiv. al
semnalului de ceas. Intrarea D este legat` la ie]irea
sa complementar` (negat`). Ce se [nt[mpl` cu starea
bistabilului la fiecare front activ al semnalului de
ceas ? Propune\i o aplica\ie.

+5 V

+5 V
A

B
+5 V

+5 V
b)

a)

Fig. 16.49.
P 16.14. La circuitul bistabil JK din Fig. 16.51, starea intr`rii K este [n orice moment complementara
st`rii intr`rii J , astfel c` circuitul are, de fapt, o singur` intrare de date, J . Ce func\ie [ndepline]te acest
circuit ?

CLK

Q
D

Q
Q

Q
CLK

Fig. 16.50.

Fig. 16.51