Sunteți pe pagina 1din 4

Numele: Grupa, anul: 03.02.

2008

Tez la disciplina
Arhitectura calculatoarelor i sisteme de operare
Nr. 1
1. Pe care dintre magistralele unui sistem de calcul sunt transmise codurile instruciunilor pe care le
execut procesorul?
2. Se consider un sistem cu 32 Mo de memorie, cu dimensiunea paginii de 4 Ko (1 Ko = 1024 octei).
Dou procese aflate simultan n memorie necesit 10620 octei, respectiv 8230 octei. Dintre acestea, 1000
octei reprezint o zon de memorie partajat de cele dou procese (se regsete n tabelele de paginare ale
ambelor procese). Ct memorie se pierde prin fragmentare intern?
3. Dac un procesor are un pipeline de 22 stagii, iar verificarea condiiei de salt se face n stagiul 16, cte
cicluri de ceas se pierd n cazul unei predicii greite?
4. Se consider un alocator n care la un moment dat exist urmtoarele zone libere:
- patru zone de 64 Ko
- o zon de 128 Ko
- dou zone de 512 Ko
- dou zone de 1 Mo (aflate n aceeai pagin)
- trei zone de 2 Mo
Apare o cerere pentru o zon de dimensiune 256 Ko. Care va fi configuraia zonelor libere dup servirea
acesteia, dac alocatorul este de tip:
a) alocator cu puteri ale lui 2
b) alocator McKusick-Karels, cu dimensiunea paginii de 2 Mo
5. Prin ce difer arhitectura RISC de cea CISC? Ce avantaje prezint prima fa de cea de-a doua?
6. Fie un procesor dotat cu memorie cache, avnd urmtoarele caracteristici:
- timpul de acces la cache: T
c
= 2.5 ns
- timpul de acces la memorie n cazul unei ratri n cache: T
m
= 20 ns
- timpul de acces la memoria principal n absena cache-ului: T
p
= 18 ns
Care trebuie s fie rata de succes a cache-ului pentru ca timpul mediu de acces la memorie n prezena
cache-ului s fie 75% din timpul de acces la memorie fr cache?
7. Care sunt criteriile dup care este apreciat performana unui alocator de memorie?
8. Procesoarele RISC au un numr mare de regitri de uz general, pentru a reduce numrul de accese la
memorie. n condiiile sporului de performan adus de utilizarea cache-ului, mai este justificat aceast
abordare?
9. Descriei prile componente ale unui fiier obiect.
10. Un proces aflat n execuie este scos din aceast stare la terminarea perioadei de timp alocate (chiar
dac nu a generat nici o eroare i nu a solicitat efectuarea nici unui apel sistem), pentru a ceda locul altui
proces. n general, toate procesele au alocate perioade de execuie egale. Ar putea fi justificat ideea ca unele
procese s aib alocate perioade de execuie mai lungi dect altele?

Numele: Grupa, anul: 03.02.2008

Tez la disciplina
Arhitectura calculatoarelor i sisteme de operare
Nr. 2
1. Descriei prile componente ale unui fiier obiect.
2. Se consider un alocator n care la un moment dat exist urmtoarele zone libere:
- patru zone de 64 Ko
- o zon de 128 Ko
- o zon de 1 Mo
- trei zone de 2 Mo
Apare o cerere pentru o zon de dimensiune 512 Ko. Care va fi configuraia zonelor libere dup servirea
acesteia, dac alocatorul este de tip:
a) alocator cu puteri ale lui 2
b) alocator McKusick-Karels, cu dimensiunea paginii de 4 Mo
3. Care sunt criteriile dup care este apreciat performana unui alocator de memorie?
4. Se consider un sistem cu 64 Mo de memorie, cu dimensiunea paginii de 2 Ko (1 Ko = 1024 octei).
Dou procese aflate simultan n memorie necesit 10620 octei, respectiv 8230 octei. Dintre acestea, 2500
octei reprezint o zon de memorie partajat de cele dou procese (se regsete n tabelele de paginare ale
ambelor procese). Ct memorie se pierde prin fragmentare intern?
5. De ce registrul PC (contorul program) nu poate fi modificat direct prin program?
6. Dac un procesor are un pipeline de 16 stagii, iar verificarea condiiei de salt se face n stagiul 13, cte
cicluri de ceas se pierd n cazul unei predicii greite?
7. Prin ce difer arhitectura RISC de cea CISC? Ce dezavantaje prezint prima fa de cea de-a doua?
8. Fie un procesor dotat cu memorie cache, avnd urmtoarele caracteristici:
- timpul de acces la cache: T
c
= 3 ns
- timpul de acces la memorie n cazul unei ratri n cache: T
m
= 25 ns
- timpul de acces la memoria principal n absena cache-ului: T
p
= 23 ns
Care trebuie s fie rata de succes a cache-ului pentru ca timpul mediu de acces la memorie n prezena
cache-ului s fie 60% din timpul de acces la memorie fr cache?
9. Un proces aflat n execuie este scos din aceast stare la terminarea perioadei de timp alocate (chiar
dac nu a generat nici o eroare i nu a solicitat efectuarea nici unui apel sistem), pentru a ceda locul altui
proces. n general, toate procesele au alocate perioade de execuie egale. Ar putea fi justificat ideea ca unele
procese s aib alocate perioade de execuie mai lungi dect altele?
10. Capacitatea total a memoriei cache este produsul dintre numrul de linii de cache i dimensiunea
unei linii. Pentru o memorie cache de capacitate total dat, este de preferat s avem linii de cache ct mai
multe sau ct mai mari?

Numele: Grupa, anul: 03.02.2008

Tez la disciplina
Arhitectura calculatoarelor i sisteme de operare
Nr. 3
1. Se consider un sistem cu o memorie de 175000 octei, care folosete segmentarea memoriei. La un
moment dat, tabelul descriptorilor de segment arat astfel (s-au reprezentat doar segmentele alocate):
Indice 1 2 5 7 8
Adres start 25000 1000 150000 111000 83000
Dimensiune 24000 14000 15000 23000 25000
Mai trebuie alocate dou segmente, de 9000 octei, respectiv 30000 octei (n aceast ordine). Dintre
algoritmii de plasare a segmentelor n memorie, care reuesc plasarea ambelor segmente i care eueaz? Nu se
face compactarea memoriei.
2. Dac un procesor are un pipeline de 19 stagii, iar verificarea condiiei de salt se face n stagiul 15, cte
cicluri de ceas se pierd n cazul unei predicii greite?
3. Ce limitri prezint modul utilizator al procesorului i de ce au fost introduse aceste limitri?
4. n ce situaii este de preferat legarea dinamic a unei funcii n locul legrii statice?
5. Ce aciuni realizeaz editorul de legturi cu ajutorul informaiilor din fiierele obiect?
6. Ce este o dependen structural ntr-un sistem cu pipeline? Dai un exemplu.
7. Se consider un alocator McKusick-Karels, ntr-un sistem cu dimensiunea paginilor de 64 Ko (1 Ko =
1024 octei). La un moment dat, configuraia zonelor libere este urmtoarea:
- trei zone de 32 octei
- o zon de 256 octei
- ase zone de 512 octei
- zece zone de 1 Ko
- apte zone de 4 Ko
- cinci zone de 8 Ko
n ce condiii poate fi servit o cerere pentru o zon de memorie de 32 Ko?
8. Un procesor are o memorie cache de 256 Ko, cu urmtoarele caracteristici:
- rata de succes: H = 90%
- timpul de acces la cache: T
c
= 4 ns
- timpul de acces la memorie n cazul unei ratri n cache: T
m
= 20 ns
- timpul de acces la memoria principal n absena cache-ului: T
p
= 18 ns
Mai exist dou variante ale procesorului, cu cache de 512 Ko i respectiv 1 Mo. La fiecare dublare a
capacitii cache-ului, rata de insucces se njumtete, n schimb timpul de acces la cache i timpul de acces la
memorie n cazul unei ratri n cache cresc fiecare cu cte 1.5 ns. Care variant de cache este mai rapid?
9. Un proces aflat n execuie este scos din aceast stare la terminarea perioadei de timp alocate. Este
posibil ca unele procese s aib alocate perioade de execuie mai lungi dect altele. n acest caz, ceasul de timp
real ar trebui s genereze ntreruperi la intervale neregulate de timp?
10. Dac primul Ko de memorie ar fi ocupat de memorie ROM, adresele rutinelor de tratare ale
ntreruperilor nu ar putea fi modificate. Din punct de vedere al sistemului de operare, aceast abordare ar fi
avantajoas sau dezavantajoas?

Numele: Grupa, anul: 03.02.2008

Tez la disciplina
Arhitectura calculatoarelor i sisteme de operare
Nr. 4
1. Un procesor are o memorie cache de 256 Ko, cu urmtoarele caracteristici:
- rata de succes: H = 95%
- timpul de acces la cache: T
c
= 2 ns
- timpul de acces la memorie n cazul unei ratri n cache: T
m
= 20 ns
- timpul de acces la memoria principal n absena cache-ului: T
p
= 19 ns
Mai exist dou variante ale procesorului, cu cache de 512 Ko i respectiv 1 Mo. La fiecare dublare a
capacitii cache-ului, rata de insucces se njumtete, n schimb timpul de acces la cache i timpul de acces la
memorie n cazul unei ratri n cache cresc fiecare cu cte 2 ns. Care variant de cache este mai rapid?
2. Ce aciuni realizeaz editorul de legturi cu ajutorul informaiilor din fiierele obiect?
3. Ce este o dependen de date ntr-un sistem cu pipeline? Dai un exemplu.
4. Se consider un sistem cu o memorie de 200000 octei, care folosete segmentarea memoriei. La un
moment dat, tabelul descriptorilor de segment arat astfel (s-au reprezentat doar segmentele alocate):
Indice 1 2 5 7 8
Adres start 25000 1000 150000 111000 83000
Dimensiune 24000 14000 10000 23000 25000
Mai trebuie alocate dou segmente, de 20000 octei, respectiv 35000 octei (n aceast ordine). Dintre
algoritmii de plasare a segmentelor n memorie, care reuesc plasarea ambelor segmente i care eueaz? Nu se
face compactarea memoriei.
5. Se consider un alocator McKusick-Karels, ntr-un sistem cu dimensiunea paginilor de 16 Ko (1 Ko =
1024 octei). La un moment dat, configuraia zonelor libere este urmtoarea:
- patru zone de 32 octei
- o zon de 256 octei
- dou zone de 512 octei
- zece zone de 1 Ko
- trei zone de 4 Ko
n ce condiii poate fi servit o cerere pentru o zon de memorie de 8 Ko?
6. La apariia unei ntreruperi de orice tip, procesorul trece din modul utilizator n modul nucleu. La
terminarea rutinei de tratare se revine n modul utilizator. De ce se procedeaz astfel?
7. Dac un procesor are un pipeline de 24 stagii, iar verificarea condiiei de salt se face n stagiul 18, cte
cicluri de ceas se pierd n cazul unei predicii greite?
8. n ce situaii este de preferat legarea dinamic a unei funcii n locul legrii statice?
9. Dac ar exista un singur tabel de paginare global, n loc de a avea cte un tabel pentru fiecare proces, s-
ar ocupa mai putin spaiu cu aceste structuri. Ce dezavantaj ar avea o asemenea soluie?
10. Un proces aflat n execuie este scos din aceast stare la terminarea perioadei de timp alocate. Este
posibil ca unele procese s aib alocate perioade de execuie mai lungi dect altele. n acest caz, ceasul de timp
real ar trebui s genereze ntreruperi la intervale neregulate de timp?