1

APLICAIA 4.
STUDIUL UNOR MODULE LOGICE
COMBINAIONALE: SUMATOARE I SCZTOARE

4.1. ARHITECTURI DE MODULE LOGICE COMBINAIONALE.
SUMATOARE I SCZTOARE


O alt grupare de module logice combinaionale o reprezint sumatoarele, circuitele de
scdere i unitile aritmetice-logice, care realizeaz funcii aritmetice utiliznd circuite logice.
n cazul sumrii a dou numere binare de un bit (Tabelul 4.1), rezultatul este furnizat pe
doi bii, un bit pentru sum (S) i un bit pentru transport n rangul superior carry (C). Acest
CLC se numete semisumator, iar simbolul lui este dat n Fig. 4.1.


Fig. 4.1. Simbol unui semisumator.

Din tabelul de adevr (Tabelul 4.1) se poate observa imediat c S reprezint ieirea unei
pori logice XOR iar C ieirea unei pori logice AND. Schema cu pori logice a semisumatorului
este prezentat n Fig. 4.2.


Fig. 4.2. Schema cu pori logice a semisumatorului.
A B
C
S

S
Operandul Operandul
A B
Transportul C
Suma S
2



Tabelul 4.1. Tabelul de adevr al semisumatorului
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Pentru ca acest sumator elementar s poat fi utilizat la implementarea unui sumator pe
mai muli bii este necesar s se considere nc o intrare i anume transportul din rangul inferior
C
in
. n acest caz, C = C
out
(Tabelul 4.2) i reprezint transportul spre rangul superior, iar
sumatorul pe un bit se numete sumator complet. Simbolul unui sumator complet este dat n Fig.
4.3.












Fig. 4.3. Simbol unui sumator complet pe un bit.

Tabelul 4.2. Tabelul de adevr pentru un sumator complet pe un bit.












A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
A B
C
IN
C
OUT
S

S
Operandul Operandul
A B

Transportul n
rangul superior
Suma
Transportul din
rangul inferior
3











Semisumatorul realizeaz suma S a doi bii A i B (intrrile), genernd transportul (carry)
C. Tabelul de adevr pentru cele dou ieiri S i C este tabelul 4.1. Se poate observa cu uurin

Se va utiliza n acest scop un circuit XOR cu dou intrri care realizeaz suma modulo 2
iar transportul C apare cnd ambii bii A i B au valoarea 1, fapt ce poate fi pus n eviden cu un
circuit AND cu dou intrri.





4.1.1.SUMATORUL COMPLET
Un sumator complet se obine atunci cnd se ine cont i de un semnalul de transport ce
provine de la suma biilor vecini de rang inferior. Se obine astfel un circuit (sumatorul complet)
cu trei intrri: cei doi bii de rang curent A i B i bitul de transport de la un ordin inferior. La
ieirea circuitului se va genera suma S i semnalul de transport C spre un ordin superior.
Un exemplu de sumator complet este circuitul integrat 7483. Acesta realizeaz suma a
dou numere, reprezentate pe patru bii i returneaz suma, pe patru bii i bitul de transport.
Acest circuit are urmtoarea configuraie a pinilor:

Intrri:
o C0 (transportul de la un ordin inferior)
o A0 (cel mai puin semnificativ bit), A1, A2, A3 ( cel mai semnificativ bit)
biii numrului A
o B0 (cel mai puin semnificativ bit), B1, B2, B3 (cel mai semnificativ bit)
biii numrului B
Ieiri:
4

o S0 (cel mai puin semnificativ bit), S1, S2, S3 (cel mai semnificativ bit)
biii sumei
o C4 ( transportul ctre ordinul superior)

Pentru mai multe informaii privind circuitul integrat 7483 se recomand consultarea
anexei.


Fig. 4.3. Circuitul 7483


4.1.2. SEMISCZTORUL

Semiscztorul realizeaz diferena DIF, a doi bii A i B. Dac este nevoie, acesta va
genera un bit de mprumut (IMP). Se va utiliza n acest scop un circuit XOR cu dou intrri care
realizeaz diferena iar mprumutul IMP apare cnd B are valoarea 0 i A are valoarea 1, fapt ce
poate fi pus n eviden cu un circuit AND cu dou intrri n care intrarea pe B este negat.
Circuitul acesta realizeaz diferena B-A.


Fig. 3.3. Semiscztorul
5





Tabel 3.2. Tabelul de adevr al semiscztorului
A B DIF IMP
0 0 0 0
0 1 1 0
1 0 1 1
1 1 0 0


4.1.3. SCZTORUL COMPLET

Scztorul complet se obine prin conectarea a dou semiscztoare, dup cum se observ
i n figurile 3.4 i 3.5.


Fig. 3.4. Scztorul complet- reprezentare pe blocuri

3.3. DESFURAREA LUCRRII
6



Fig. 3.6.

1. S se realizeze schema din figura 3.6. i s se testeze funcionarea circuitului semisumator.
S se completeze tabelul 3.3. i s se verifice dac acesta corespunde cu tabelul de adevr al
circuitului ( tabelul 3.1.).

Tabelul 3.3.
A B S C
0 0
0 1
1 0
1 1


2. S se realizeze o schem similar cu cea din figura 3.6 , nlocund circuitul semisumator cu
circuitul semiscztor. S se testeze funcionarea acestuia completnd tabelul 3.4. i
verificnd dac acesta corespunde cu tabelul de adevr al semiscztorului (tabelul 3.2).



Tabelul 3.4.
7

A B DIF IMP
0 0
0 1
1 0
1 1

3. S se realizeze suma, n binar (pe patru bii) a urmtoarelor numere:
a. A= 5; B=3
b. A=10; B=5
c. A=12; B=6
d. A=8; B=8
e. A=5; B=7
i s se completeze tabelul 3.5 cu valorile numerelor n binar. S se realizeze circuitul din figura
3.6. i s se verifice corectitudinea datelor din tabelul 3.5.
Tabelul 3.5.




Fig. 3.6
A B
Suma
(S)
Transport
(C)





8

Observaie: Bitul C0 se conecteaz la masa plcuei deoarece se dorete ca transportul de la un
ordin inferior s fie 0.
4. S se reia experimentul anterior, conectnd bitul C0 la terminalul I al blocului Binary
switch i setnd valoarea acestuia pe 1. S se completeze tabelul 3.6 (cu valorile n binar) ,
folosind urmtoarele date:
a. A= 4; B=1
b. A=1; B=11
c. A=12; B=4
d. A=6; B=9
e. A=3; B=7

Tabelul 3.6.








5. S se completeze tabelul de adevr al scztorului complet. Se va ine cont de tabelul
de adevr al semiscztorului ( tabelul 3.2).


Tabelul 3.7. Tabelul de adevr al scztorului complet

















C0 A B S C
1
1
1
1
1
A B C DIF IMP
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
9

6. S se realizeze circuitul de test pentru scztorul complet (fig. 3.7.) i s se verifice
corectitudinea tabelului realizat n cadrul exerciiului anterior.




Fig. 3.7