Familii de circuite logice integrate - 1

CIRCUITE LOGICE


Familii de circuite logice integrate


1 Fami l i a TTL


1.1 Introducere

Dei circuitele logice cu componente discrete au avantajele lor, printre care:
depanare uoar, flexibilitate sporit n alctuirea unor structuri logice specifice,
fiabilitate bun i imunitate asigurat n mediul industrial, totui ele au fost
nlocuite tot mai mult prin circuite integrate realizate monolitic pe structuri cu
corp solid. Introducerea acestor elemente conduce nu numai la micorarea
dimensiunilor, greut{ii i puterii consumate de circuitele logice, ci i la
mbuni{irea substan{ial a siguran{ei n func{ionare. Acest fapt a constituit
factorul decisiv care a condus la dezvoltarea i asimilarea pe scar larg a
circuitelor integrate n structurile de comand industriale.
n circuitele integrate (CI, sau din limba englez, IC Integrated Circuits) nu
exist componente discrete separate, func{iile acestora fiind ndeplinite de
anumite domenii ale unui corp solid (cel mai adesea, un cristal de siliciu),
domenii care sunt analoge func{ional rezistoarelor, condensatoarelor, diodelor i
tranzistoarelor. Domeniile amintite ale unui circuit cu corp solid se formeaz ca
rezultat al utilizrii unor procese tehnologice speciale.
Prima dat, aceast tehnologie a fost aplicat n anul 1959, cnd s-a realizat
primul circuit integrat cu tranzistoare bipolare, fiind o copie fidel a unui circuit
de tip RTL. n scurt timp, s-a trecut la integrarea circuitelor de tip RCTL (RTL cu
condensatoare de accelerare), apoi de tipul DTL i respectiv, DCTL.
Dei la nceput s-au constatat doar avantajele legate de reducerea consumului i
a gabaritului, prin 1965 s-a observat c marele avantaj al utilizrii CI este
creterea spectaculoas a fiabilit{ii circuitelor logice realizate. S-a stabilit c
datorit lipsei conexiunilor ntre diferite elemente componente fiabilitatea a
crescut cu cel pu{in un ordin de mrime fa{ de circuitele cu componente
discrete. Astzi aceast cretere este i mai mare datorit utilizrii unor
tehnologii de fabrica{ie mult mai performante. Ca urmare, a aprut o tendin{ de
integrare masiv.
Plecnd de la creterea fiabilit{ii, s-a constatat c pe msura integrrii, utiliznd
densit{i din ce n ce mai mari, pre{ul de cost pe circuit devine tot mai redus. Ca
urmare, dup anul 1965 se poate constata o preocupare deosebit pentru
rafinarea tehnologiilor de integrare, cu performan{e la scar industrial tot mai
bune.
S-a ajuns astfel la mai multe trepte de integrare:
Familii de circuite logice integrate - 2
- n jurul anului 1965, cnd pe o structur de siliciu se realizau pn la 12
12 circuite logice; dup depirea acestei etape s-a considerat c era vorba
de o integrare pe scar slab, numit SSI (Small Scale Integration);
- Aproximativ n anul 1968 densitatea de integrare crete semnificativ,
ajungndu-se la circa 100 de circuite similare pe o achie de siliciu; astzi
etapa tehnologic respectiv este numit ca integrare pe scar medie, sau
MSI (Medium Scale Integration);
- ntre anii 1969 i 1971, densitatea de integrare crete pn la ordinul
sutelor de circuite pe o achie de siliciu; etapa a fost numit ca integrare pe
scar larg, sau LSI (Large Scale Integration);
- Dup anul 1972 s-a trecut la super-integrri, de ordinul miilor, zecilor de
mii, sau chiar a sutelor de mii de circuite elementare pe o structur de
siliciu; din acel moment s-au dezvoltat genera{ii tehnologice succesive care
au asigurat densit{i de integrare extrem de mari; treptele au primit diverse
denumiri ca: VLSI (Very Large Scale Integration), SVLSI (Super Large Scale
Integration), etc.
Pentru exemplificare, n cazul unui microprocesor de 8 bi{i specific tehnologiilor
LSI, pe o achie de siliciu de 1 {ol (2,54 x 2,54 mm) sunt integrate aproximativ
3000 de structuri elementare cu func{ie de tranzistor.
Pe lng mbuni{irea continu a densit{ii de integrare, s-a cutat i
elaborarea unei structuri standardizate a circuitelor elementare din componen{a
CI, astfel nct toate tehnologiile s se adapteze la aceasta. Dup anul 1964 s-a
definit aa-numita tehnologie standard TTL (Transistor Transistor Logic), care
constituie astzi una dintre principalele solu{ii utilizate n construc{ia CI.
S-a pornit de la un circuit DTL clasic cu surs de polarizare invers, care a fost
realizat n variant integrat renun{ndu-se la utilizarea unei surse duble
ntruct la tranzistoarele pe baz de siliciu poten{ialul UBs este suficient de ridicat
(aproximativ 0,7V) i poate asigura n mod obinuit un prag de insensibilitate
(imunitate) acceptabil (vezi figura urmtoare).









Pentru creterea siguran{ei n func{ionarea n regim de comuta{ie se folosete
totui i un rezistor suplimentar n baza tranzistorului legat la mas i
reprezentat punctat n figura anterioar.
Poten{ialul punctului A n raport cu masa circuitului se modific ntre valori
suficient de importante:
- cnd cel pu{in x1 sau x2 sunt la 0, atunci UA ~ UD ~ 0,7V;
- cnd x1 = x2 = 1, UA ~ EC/2 ... EC.
x
1

x
2

U
A

A
R
R
A

R
C

+E
C

y=x
1
|x
2

Familii de circuite logice integrate - 3
Acest fapt atrage dup sine o vitez relativ cobort de func{ionare datorit unei
excursii relativ mari a poten{ialului punctului A. Din acest motiv, la tehnologiile
integrate, pentru ob{inerea unei viteze superioare, s-a renun{at la rezistorul RA i,
pentru a mri mai mult gradul de insensibilitate, s-a nlocuit RA cu diode (una
sau dou, n func{ie de poten{ialul dorit n punctul A). Aceasta asigur dou mari
avantaje:
- eliminarea lui RA permite un ctig de spa{iu pe chip, deci o posibil cretere a
densit{ii de integrare, ntruct tehnologic, rezistoarele sunt cele mai mari
consumatoare de spa{iu n cadrul circuitelor integrate;
- creterea vitezei de func{ionare.











Acest ultim avantaj se bazeaz pe considerentele urmtoare. Dac x1 = 0 sau x2
= 0, atunci UA~0,7V; dac x1 = x2 = 1, atunci UA trebuie s fie suficient
pentru a depi tensiunea direct a jonc{iunilor diodelor DS nseriate i
poten{ialul BE al tranzistorului, deci n acest caz UA~2,1V (dou diode i o
jonc{iune de tranzistor, adic trei diode). Astfel, excursia poten{ialului punctului
A are loc n intervalul (0,7 ... 2,1)V, adic este de numai 1,4V, ceea ce conduce la
o vitez de comutare foarte mare.
Trebuie avut n vedere i urmtoarea constatare. n situa{ia n care x1 = 0 sau
x2 = 0, rezult c UA~0,7V; dac diodele DS ar lipsi, datorit lipsei polarizrii n
baza tranzistorului este posibil ca poten{ialul punctului A s asigure intrarea n
conduc{ie a acestuia (dei el a fost considerat blocat). Pentru siguran{a
func{ionrii se pstreaz i n acest caz rezistorul de polarizare (reprezentat
punctat) n baza tranzistorului.
Circuitul prezentat realizeaz n logic pozitiv func{ia NAND care este
predominant materializat n versiune integrat.


1.2 Poarta elementar NAND - TTL

Plecnd de la faptul c structurile de tip tranzistor se realizeaz uor n variant
integrat i c pe o aceeai structur este avantajos de realizat tranzistoare cu
mai multe emitoare, s-a ob{inut structura por{ii standard TTL, n care, n locul
diodelor de intrare, ca elemente independente, se folosesc emitoarele multiple ale
unui tranzistor de intrare.






x
1

x
2

A
R
D
S

R
C

+E
C

y=x
1
|x
2

Familii de circuite logice integrate - 4









Fiecare diod (jonc{iune) baz-emitor constituie o intrare, iar dioda baz-colector
func{ioneaz ca diod serie DS.
Dac toate intrrile circuitului sunt la 1 (apropiat de +EC), diodele de intrare
sunt blocate. Dioda baz-colector fiind polarizat direct, curentul injectat n baza
tranzistorului T2 prin rezistorul R l men{ine la satura{ie, la ieire ob{inndu-se
semnal 0. Dac cel pu{in una dintre intrri se ac{ioneaz cu semnal cobort
(0, poten{ialul masei), dioda respectiv conduce i curentul n baza lui T2 este
comutat la mas. Din acest motiv, aceste circuite mai sunt cunoscute ca
func{ionnd cu logic de comutare a curentului de baz, sau prescurtat BCSL
(Base Current Switching Logic). Ca urmare, T2 se blocheaz i la ieire se ob{ine
1. n cazul acestor circuite, poten{ialul din punctul A este cobort (la nivelul
unor frac{iuni de volt) i n timpul comutrii se modific foarte pu{in (pragul de
insensibilitate este practic de 0,7V).
Datorit cuplajului direct ntre tranzistoare, circuitele integrate realizate pe baza
por{ii descrise mai sus lucreaz cu tensiuni de alimentare coborte (tipic: EC =
+5Vcc).
Structura prezentat anterior nu satisface ns n ceea ce privete numrul de
sarcini comandate. Din acest motiv, ea a fost mbuni{it succesiv, ajungndu-
se n final la aa-numita poart standard TTL n care se folosete un etaj cu
sarcin activ (totem pole stage).

















Tranzistorul T2 are rol de defazor, asigurnd comanda n contratimp a
tranzistoarelor T3 i T4. Rezult c cele dou tranzistoare nu trebuie s fie
deschise simultan.
S analizm cele dou situa{ii distincte n func{ionarea circuitului.
x
1

x
2

b
T
2

T
1

+E
C

y=x
1
|x
2

c
U
BET4

x
1

x
2

1,6K
T
2

T
1

+E
C

y=x
1
|x
2
|x
3

4K
x
3

1K
130
T
3

T
4

U
CET4

D
U
CET2

GND
Etaj de
intrare
Etaj
defazor
Etaj de
ieire
(sarcin activ)
D
1
D
2
D
3

Familii de circuite logice integrate - 5
1) n cazul cnd toate intrrile sunt ac{ionate cu semnale 1, diodele de intrare
sunt blocate. n acest caz, prin jonc{iunea B-C a tranzistorului multiemitor T1 se
injecteaz n baza tranzistorului T2 un curent suficient pentru saturare. La
rndul su, prin saturare T2 asigur saturarea tranzistorului T4 i la ieire se
ob{ine 0. Colectorul tranzistorului T2 prezint un poten{ial determinat de
tensiunile reziduale UCsT2 i UBsT4, deci poten{ialul bazei tranzistorului T3 este
aproximativ egal cu suma acestora. Dac pentru nceput nu lum n considerare
dioda D, tensiunea B-E a tranzistorului T3 este:
UBET3 = UBsT4 + UCsT2 UCsT4 ~ UBsT4 ~ 0,7V
i are deci o valoare apropiat de tensiunea de satura{ie. Este deci posibil ca i T3
s se men{in n conduc{ie. Pentru a evita astfel de situa{ii i a realiza o blocare
sigur a lui T3 s-a introdus dioda D. Astfel, tensiunea B-E devine:
UBET3 = UBsT4 + UCsT2 (UCsT4 + UD) = 0V
2) Dac la cel pu{in o intrare se aplic semnal 0, curentul din baza lui T2 este
comutat la mas prin tranzistorul multiemitor. Blocarea tranzistorului T2 atrage
dup sine i blocarea tranzistorului T4. Simultan, n baza tranzistorului T3 se
injecteaz un curent suficient pentru saturarea sa. La ieire se ob{ine n acest caz
semnal 1. Tranzistorul T3 se comport ca un repetor pe emitor, genernd curent
n sarcin.
n regimul tranzitoriu, produs de trecerea semnalului la intrri din 0 n 1,
toate tranzistoarele conduc. Pentru ca n aceast perioad sursa de alimentare s
nu fie scurtcircuitat prin T3-D-T4, s-a introdus rezistorul de 130O pentru a
limita ocul de curent, dar de valoare suficient de mic pentru a asigura
posibilitatea de comand a unui numr mare de sarcini. Acest rezistor din
colectorul lui T3 se modific n func{ie de valoarea curentului de ieire al
circuitului, rezultnd circuite din seria normal i respectiv, circuite de putere.
Diodele D1, D2, D3 de pe intrri realizeaz protejarea circuitului la ac{iunea
semnalelor negative aplicate la intrare.
Construc{ia etajului de ieire n contratimp asigur o impedan{ redus a sursei
de semnal. Aceasta explic timpul foarte scurt de comutare i capacitatea mare
de comand. Chiar i n cazul sarcinilor capacitive, impedan{a redus de ieire
asigur timpi de comutare foarte buni.
Capacitatea de sarcin pentru un astfel de circuit standard TTL (deci fan out - ul)
este de minim 8 - 10. Semnalul logic 0 corespunde unor poten{iale cuprinse
ntre 0V i 0,8V, iar semnalul 1, unor poten{iale cuprinse ntre +2,4V i +5V.
Saltul de curent este destul de mare. Din acest motiv, sursele trebuie s fie foarte
bine stabilizate: +5V5%. Aceasta presupune utilizarea cte unui condensator de
filtrare la fiecare capsul integrat.







Pri nci pal el e avantaje ale acestei tehnologii sunt urmtoarele:
- vitez de comutare foarte mare (pentru c excursia intern a punctului de
func{ionare este de ordinul vol{ilor, pn la frac{iuni de volt);
i
intrarea
saltul de curent
Familii de circuite logice integrate - 6
- datorit folosirii tranzistorului multiemitor, cnd semnalul de la oricare intrare
este 0, jonc{iunea baz-emitor este polarizat direct, fapt ce conduce la
saturarea lui T1; n acest caz, prin T1 se realizeaz o cale de impedan{ mic
care asigur eliminarea rapid a sarcinii stocate n baza lui T2; rezult un timp
de comutare invers mult mai bun dect la alte tipuri de circuite logice
integrate;
- capacitatea de sarcin este foarte ridicat;
- datorit realizrii cu dimensiuni reduse a tranzistorului multiemitor rezult o
scdere a pre{ului de cost i posibilitatea unei integrri mai puternice
(realizarea mai multor circuite pe o aceeai capsul).

Circuitele fabricate n tehnologia TTL, datorit avantajelor enumerate mai sus,
sunt folosite pentru realizarea diferitelor structuri logice din componen{a
echipamentelor de calcul; n aceste situa{ii sunt necesare viteze mari de
comutare, dar i niveluri coborte de perturbare; ori circuitele TTL posed un
nivel static de zgomot relativ redus (practic, diferen{a dintre nivelul 0 i cel de
1 este de doar Uprag~700mV) ceea ce le face extrem de sensibile la perturba{iile
externe. Folosirea deci a dispozitivelor realizate n tehnologie TTL impune luarea
unor msuri uneori extrem de severe. Traseele realizate pe suporturile de cablaj
imprimat trebuie s aib lungimi mici i se prevd ecranri i separri foarte
bune ntre partea de for{ i cea de prelucrare logic.
n industrie, la realizarea structurilor numerice de comand, pentru a se evita
ecranrile puternice, se folosesc cu precdere dispozitive realizate n tehnologie
DTL care chiar dac sunt ceva mai lente, asigur un prag de imunitate la zgomot
mai ridicat.













Alimentarea acestor circuite se face la (12 ... 18)V, iar pragul static de
imperturbabilitate este de (5 ... 7)V, ca urmare a nserierii unei diode Zenner.
Aceste circuite sunt cunoscute sub denumirea de circuite DTLZ, sau mai adesea,
HLL (High Level Logic).
Cnd la ambele intrri se aplic semnal 1 (apropiat de +EC), T1 i T2 sunt
deschise i la ieire se ob{ine 0. Prin aplicarea la intrare a semnalului logic 0,
cele dou tranzistoare se blocheaz i la ieire se ob{ine 1. La trecerea din 0 n
1, T1 se deschide abia dup ce se depcte tensiunea de deschidere a diodei
Zenner, asigurndu-se astfel pragul nalt de imunitate la perturba{ii. Tranzistorul
T1, lucrnd ca repetor pe emitor, asigur o impedan{ mare de intrare i o
capacitate de sarcin ridicat. Reac{ia negativ colector-baz asigur stabilitatea
circuitului la dispersia datorat procesului de fabrica{ie a amplificrii n curent
pentru T1.

x
1

x
2

T
2

T
1

+E
C

y=x
1
|x
2

D
Z

Familii de circuite logice integrate - 7

1.3 Circuite logice TTL rapide

n cadrul tehnologiei TTL se realizeaz i o serie de circuite logice numite rapide,
care poart indicele H (High Speed) i n care, pentru mrirea vitezei de comutare,
schema logic a por{ii se modific conform figurii urmtoare:

















Cele dou elemente nou introduse duc la creterea vitezei de comuta{ie, aceste
tipuri de circuite logice avnd timpi de propagare de ordinul a 7ns (spre deosebire
de poarta standard care are acest timp de 10ns).
Rolul elementelor introduse este urmtorul:
- Tranzistorul T5 mpreun cu rezistoarele R2 i R3 poate fi privit ntre emitor i
colector ca un dipol, respectiv o rezisten{ neliniar; pentru tensiuni VBET4
mici, rezisten{a echivalent este foarte mare, efectul de untare a jonc{iunii
BET4 fiind redus; ca urmare, intrarea n conduc{ie a lui T4 este accelerat;
pentru tensiuni VBET4 corespunztoare intrrii n satura{ie a lui T4, rezisten{a
echivalent este mic, untnd jonc{iunea BET4 i reducnd astfel
supracomanda n curent a tranzistorului T4, ceea ce are ca efect micorarea
sarcinii stocate n baz i respectiv, accelerarea comuta{iei;
- Tranzistorul T6 formeaz mpreun cu T3 un montaj Darlington; ca urmare,
impedan{a de intrare vzut n baza lui T6 este de valoare mare, sarcina
capacitiv a lui T2 micorndu-se, ceea ce mrete viteza de tranzi{ie a
tensiunii n colectorul lui T2; de asemenea, impedan{a de ieire vzut n
emitorul lui T3 este mai mic, circuitul fiind deci mai pu{in influen{at de
sarcini capacitive; modul de conectare a lui T3 face ca acesta s nu se satureze
nici chiar n cazul curen{ilor mari de ieire, ceea ce reduce timpul de
comuta{ie invers (HL) la ieire.


1.4 Circuite logice TTL Shottky

Aceste circuite au aceeai schem ca i circuitele TTL rapide, dar folosesc
tranzistoare nesaturate. Ele sunt marcate n codificarea dispozitivelor prin
indicativul suplimentar S.
A
B
R
4

800
T
2

T
1

+E
C

R
1

2K4
R
5

3K5
R
6

50
T
6

T
3

D
1
D
2

V
IA

V
IB

T
4

V
O

F
T
5

R
3

250
R
2

500
V
IA(B)
- V
Input
V
O
- V
Output

Familii de circuite logice integrate - 8
Evitarea intrrii n satura{ie se face folosind o diod Shottky (n tehnologie metal
semiconductor), rezultnd un aa-numit tranzistor Shottky echivalent.







Pentru ca tranzistorul s se satureze trebuie ca jonc{iunea baz colector s se
polarizeze direct (ca n figura anterioar). Tensiunea de conduc{ie a diodei fiind
mai mic, aceasta se deschide naintea jonc{iunii BC men{innd tranzistorul la
satura{ie incipient. Sarcina stocat n acest caz fiind mult mai mic, la blocare
comuta{ia va fi mult mai rapid.
n schema electric a acestei por{i se folosesc tranzistoare Shottky pentru T1, T2,
T4, T5 i T6.
Timpul de propagare specific pentru circuitele TTL-S este de 3ns.
Varianta de por{i TTL Shottky de mic putere (TTL-LS, Low Power Shottky) are
aceeai structur dar curen{ii prin tranzistoare sunt mai mici, efect care se ob{ine
prin mrirea valorilor rezisten{elor. Timpii de comuta{ie cresc ns fa{ de
varianta normal; tipic, timpul de propagare este de 15ns. Por{ile logice TTL-LS,
avnd curen{i de intrare mai mici, pot fi uor comandate de circuite logice cu
tranzistoare cu efect de cmp; ele pot deci realiza o interfa{are ntre tehnica TTL
i cea MOS.


1.5 Circuite cu ieiri cu colectorul n gol

Circuitele TTL pot avea ieiri de trei tipuri:
- ieiri care furnizeaz semnale logice cu nivele H i L (1, 0) de tipul celor
prezentate pn acum;
- ieiri cu colectorul n gol, situa{ie n care, fa{ de circuitele standard lipsete
tranzistorul T3 i dioda D;
- ieiri de tipul cu 3 stri (three-state, 3-state, tri-state), n care este posibil s
se blocheze etajul final, astfel nct n raport cu borna de ieire circuitul este
inactiv, prezentnd o impedan{ foarte mare.
Dou ieiri de circuite logice, care nu sunt de tipul colector n gol sau 3 stri, nu
se pot conecta mpreun deoarece un nivel logic L de la unul i un nivel logic H
de la cellalt creaz ceea ce se numete o situa{ie de conflict. ntr-o situa{ie de
conflict logic nivelul de tensiune care se stabilete pe ieirea respectiv nu mai
respect n general valorile normale pentru nivelurile H i L i poate duce la
suprancrcarea etajelor de ieire ale circuitelor i distrugerea acestora.
Schema unei por{i NAND cu ieire cu colectorul n gol este urmtoarea.







-
+

Familii de circuite logice integrate - 9












Func{ionarea circuitului este similar cu cea a por{ii TTL cu etaj de ieire,
referindu-ne numai la tranzistoarele T1, T2 i T4 ale acesteia.
Trebuie remarcat c la acest tip de circuit logic nu se poate ob{ine nivelul H la
ieire dect dac se introduce un rezistor suplimentar Rext., blocarea
tranzistorului T4 lasnd borna de ieire n gol, fr s fixeze poten{ialul acesteia.
Dimensionarea rezistorului Rext. se face {innd seama de curentul maxim de
colector la satura{ie al lui T4:
Rext >

Pentru circuite normale, curentul acceptabil este de 16mA, iar pentru circuitele
de putere, acest curent poate ajunge la 40mA.
Avantajul acestor circuite este c se pot adapta circuitele la sarcinile dorite i c
se pot folosi i alte tipuri de sarcin, nu numai rezistive.
La dispozitivele realizate cu tranzistoare cu colector n gol n etajul final exist
posibilitatea ca alimentarea s se fac i de la alte surse dect cea de 5Vcc (de
exemplu, +15Vcc, +30Vcc; vezi figura anterioar) pentru a comanda puteri mai
mari.
Prin interconectarea ieirilor a dou circuite cu colectorul n gol se poate ob{ine o
nou func{ie logic, de aceast dat n variant cablat. De exemplu, n figura
urmtoare, folosind dou inversoare logice cu colector n gol se ob{ine func{ia
NAND dac se interconecteaz ieirile pe o rezisten{ de sarcin comun.






O alt aplica{ie este dat de schema urmtoare:

n acest caz, ieirea comun este folosit cnd
de un circuit, cnd de cellalt. Intrarea de
selec{ie CS permite selectarea circuitului care
are acces la linia comun. Pentru CS=0 poarta
1 este blocat i F are valoarea logic impus
de ieirea por{ii 2. Pentru CS=1 poarta 1 este
deschis i se blocheaz poarta 2.
A
B
T
1

R
1

+E
C

T
4

F
R
ext.

T
2

R
2

R
3

+15V +30V
A
B
+Ec
R
ext.

F =A B
R
ext.

B
1
A
D
2
C
CS
CS
+Ec
F
Familii de circuite logice integrate - 10
Introducerea inversorului logic pe linia de selec{ie face ca selec{ia simultan a
celor dou circuite s nu fie posibil. n felul acesta, cele dou circuite utilizeaz
o linie comun de comunica{ie (eventual la distan{) la momente de timp distincte
n func{ie de valoarea logic a intrrii de selec{ie CS. Acest tip de aplica{ie a
circuitelor cu colectorul n gol le apropie de alt categorie i anume cea a
circuitelor cu ieiri cu trei stri.


1.6 Circuite cu ieiri de tipul trei-stri

Circuitele cu ieiri de tipul trei stri, sau pe scurt, circuite 3 stri, au aprut din
necesitatea utilizrii unor linii comune de date pentru mai multe sub-blocuri
logice a cror informa{ie de ieire nu este necesar a fi cunoscut (transmis)
simultan. n figura urmtoare este prezentat o astfel de structur:











Fiecare circuit poate comunica cu unitatea central prin intermediul magistralei
de date (liniile comune) dar conectarea simultan a dou circuite atrage dup
sine crearea unei situa{ii de conflict logic, cu toate neajunsurile ce decurg de aici.
De aceea, n general, mai exist o legtur, stabilit prin intermediul magistralei
de comand, prin care se selecteaz circuitul care trebuie s aib acces la
magistrala de date. Circuitele care nu sunt conectate la un moment dat la
magistrala de date trebuie s prezinte la ieire o impeden{ mare. Ca urmare,
ieirile acestor circuite pot avea trei stri: nivelul logic L, nivelul logic H i starea
de mare impedan{, de unde i denumirea lor.
Structura unei por{i cu ieire cu 3 stri este urmtoarea:












Starea de mare (nalt) impedan{ se ob{ine prin blocarea simultan a ambelor
tranzistoare de ieire. Acest lucru se realizeaz prin aplicarea unui nivel ridicat
(H) pe intrarea E (circuitul este activ, deci realizeaz func{ia logic implementat,
UNITATE
CENTRAL
CL n CL 2 CL 1
MAGISTRAL DE DATE
MAGISTRAL DE COMAND
T
1

R
1

T
2

R
3

A
B
R
2

E
T
3

R
4

+Ec
T
4

D
F
D
Familii de circuite logice integrate - 11
pentru un nivel logic cobort, L, i de aceea intrarea respectiv se noteaz ca
variabil negat, artnd c ea este activ pe 0 logic).
Blocarea tranzistorului T3 se face prin intermediul diodei D care transmite nivelul
logic cobort de la ieirea circuitului intern de inversare n baza tranzistorului T3.
Acelai semnal logic, de nivel cobort, preluat i de unul dintre emitoarele
tranzistorului T1, determin blocarea lui T2 i deci i blocarea tranzistorului T4.


1.7 Parametrii circuitelor logice TTL

Printre principalii parametri ai por{ilor logice TTL se pot aminti: nivelurile logice
TTL, curen{ii de intrare i de ieire, posibilit{ile de intercuplare ntre diferite
por{i i timpii de propagare a semnalelor logice.
Ni vel uri l e l ogi ce
Nivelurile logice corespunztoare circuitelor integrate TTL sunt prezentate n
figura urmtoare:

Limitele domeniilor corespunz-toare ieirilor
din circuit (VOH i VOL) i intrrilor acestuia
(VIH i VIL) sunt astfel alese nct s fie posibil
ntotdeauna cuplarea a dou circuite cu o
rezerv de tensiune numit margine de
zgomot. Marginile de zgomot la nivel H i L
sunt egale n acest caz cu:
VNH=VNL=0,4V
Aceasta nseamn c la un nivel logic de ieire
L, care are valoarea maxim de 0,4V, chiar
dac se suprapune un impuls parazit de nc
0,4V, intrarea va fi considerat tot ca nivel
logic L de ctre circuitul urmtor, pentru care:
VILmax=0,8V.
Cureni i de i ntrare
Curentul de intrare n poart depinde de nivelul logic aplicat la intrare. Se
definete prin termenul de fan-in al unei intrri numrul N (N>1) de intrri
standard cu care este echivalent intrarea respectiv.
Exist intrri ale circuitelor logice integrate avnd fan-in-ul egal cu 2, ceea ce este
echivalent cu conectarea a dou intrri standard.
Curentul de intrare are sensuri diferite pentru nivelul logic L i
H. Aceti curen{i sunt asigura{i de orice ieire capabil s
comande o intrare TTL.

Cureni i de i ei re
La poarta TTL standard orice ieire trebuie s poat comanda pn la 10 intrri
TTL. Numrul de intrri TTL standard ce pot fi comandate de ctre o ieire se
numete fan-out. Se poate spune deci c fan-out-ul unei por{i standard este 10.


SCARA DE
TENSIUNI
+5V
V
OH

V
NH

V
IH

+2,4V
+2V
+0,8V
V
NL

V
IL

- 0,7V
V
OL

+0,4V
Familii de circuite logice integrate - 12
n figura alturat este reprezentat modul de
calcul al cuplrii ntre o ieire i mai multe
intrri TTL. Pentru o cuplare corect trebuie
ca:
Fan-out > E Fan-in
Ti mpul de propagare
Timpii de propagare reprezint decalajele de timp ce apar ntre intrare i ieire
nsurate la nivelul de 1,5V (n general la 50% din amplitudinea semnalului).
Fie de exemplu un circuit inversor:









Timpii de propagare difer n general pentru tranzi{iile HL i respectiv, LH ale
ieirii. Valorile uzuale sunt: tpHL = 7 ... 20 ns, tpLH = 10 ... 20 ns.
Cunoaterea timpilor de propagare este necesar la determinarea ntrzierii totale
ce apare la trecerea unui semnal printr-un lan{ de circuite logice. Timpul total se
ob{ine prin cumularea timpilor de propagare individuali ai fiecrui circuit din
lan{ul respectiv.

Ti mpi i de urcare i de coborre (de comutare)
Timpii de urcare, tr (rise), sau de coborre, tf (fall) sunt msura{i ntre 10% i 90%
din amplitudinea semnalului. Importan{a lor const n aceea c pentru nite
timpi mari (pante de urcare sau de coborre lungi) la ieire pot apare stri logice
instabile.



















Fan-in =2
Fan-out
disponibil =8
i
e
t
pHL

t
pLH

Semnal i
Semnal e
10%
90%
t
r
t
f

Familii de circuite logice integrate - 13


2. Familii MOS i CMOS


2.1 Tranzistoare MOS

Dup modul n care se realizeaz trecerea curentului electric, tranzistoarele se
pot mpr{i n dou categorii: bipolare i monopolare (unipolare). Deosebirea
esen{ial ntre cele dou tipuri const n faptul c la tranzistoarele bipolare la
conduc{ia curentului electric particip att electronii ct i golurile, deci dou
feluri de purttori majoritari i minoritari, n timp ce la tranzistoarele unipolare
particip numai un tip de purttori majoritari, fie electroni, fie goluri.
Tranzistorul clasic este exemplul tipic de dispozitiv bipolar, la care controlul
curentului care l strbate se realizeaz ca o consecin{ a unor fenomene de
injec{ie i transport a purttorilor minoritari. Astfel, la un tranzistor npn,
emitorul injecteaz n baz electroni minoritari care sunt transporta{i prin difuzie
pn la colector.
n tranzistoarele monopolare, reprezentate prin tranzistorul cu efect de cmp
(TEC, sau FET, Field-Effect Transistor), controlul curentului se realizeaz cu
ajutorul unui cmp electric care moduleaz conductan{a cii de trecere a
curentului. n toate TEC-urile actuale cmpul electric este dirijat perpendicular
pe calea de trecere a curentului. Calea de trecere a curentului se realizeaz fie la
suprafa{a, fie n volumul unui semiconductor i se numete canal.
Canalul poate fi de tip n sau de tip p, TEC-ul
purtnd numele corespunztor: TEC cu canal n sau
respectiv, TEC cu canal p.

Acest canal reprezint partea activ a unui TEC i este delimitat de dou contacte
ohmice care servesc la aplicarea i respectiv, la extragerea curentului: S (sursa) i
D (drena).
Prin aplicarea unei diferen{e de poten{ial celor dou contacte, prin canal va
circula un curent. Valoarea curentului este determinat de cmpul electric
aplicat din exterior perpendicular pe canal prin intermediul unui electrod G,
numit gril sau poart.
Exist dou tipuri de TEC: cu gril jonciune (TEC-J sau JFET), sau cu gril
izolat. La primul tip, canalul se realizeaz n volumul semiconductorului. n mod
obinuit, suportul (numit i baz sau substrat) se conecteaz mpreun cu grila.
Prin introducerea unei diferen{e de poten{ial ntre gril i dren sau surs, se
ob{ine o modificare a l{imii canalului prin cmpul electric creat transversal pe
canal. Exist o valoare pentru care canalul se obtureaz numit valoare de prag,
Up (pinch).
La al doilea tip de TEC, canalul se realizeaz la suprafa{a semiconductorului,
ntre dou zone puternic dopate.



CANAL
E
G
S D
Familii de circuite logice integrate - 14

La acest tip de tranzistoare grila este izolat fa{
de substrat folosind un izolator; din acest motiv,
TEC cu gril izolat se numete i TEC-MIS
(Metal-Insulator-Semiconductor). n tehnologiile
moderne, acest izolator este bioxidul de siliciu
(SiO2), fapt ce a condus la consacrarea denumirii
de TEC-MOS (Metal-Oxide-Semiconductor) pentru
TEC cu gril izolat.
Tranzistoarele MOS sunt la rndul lor de dou tipuri: cu canal indus i cu canal
iniial.

La tranzistoarele cu canal ini{ial, ntre S i D
circul electroni chiar n lipsa unei polarizri
externe pe gril. La tranzistoarele cu canal
indus, conduc{ia ncepe numai dup ce s-a
depit o anumit valoare de prag pentru UGS.




Comparai e ntre TEC i tranzi stoarel e bi pol are
Tranzistoarele cu efect de cmp prezint o serie de propriet{i care le confer
avantaje n raport cu tranzistoarele bipolare. Compara{ia se va face privitor la
montajul cu surs comun pentru TEC-uri, montaj similar celui cu emitor comun
n cazul tranzistoarelor bipolare.
1) Caracteristica static ID = f(UDS) trece prin originea axelor, fcnd TEC-ul foarte
bun pentru utilizare ca element discret. Deoarece la aceste tranzistoare nu exist
jonc{iuni n calea curentului de dren, ele nu prezint tensiuni reziduale; astfel,
semnalul 0 coincide chiar cu 0V.
2) Impedan{a de intrare a unui TEC este mult mai mare dect la tranzistoarele
bipolare: 10
8
... 10
9
O pentru TEC-J i 10
9
... 10
14
O pentru TEC-MOS. Rezult c
raportul care fixeaz calitatea unui comutator, rOFF / rON, care la tranzistoarele
bipolare este de ordinul 10
4
, la TEC ajunge pn la 10
7
... 10
10
, deci mult mai
aproape de un comutator ideal. Dei rON = 30 ... 1000 O la TEC, fa{ de 1 ... 10O
la tranzistoarele bipolare, datorit unui rOFF foarte mare rezult i valoarea mult
mai mare a raportului de calitate.
3) La TEC nu apare ambalarea termic ca la tranzistoarele bipolare i se poate
alege punctul de func{ionare astfel nct ID s nu depind de temperatur.
4) Cel mai mare avantaj al tranzistoarelor TEC fa{ de cele bipolare este resim{it
la realizarea lor integrat (integrabilitatea). Cel mai bine se preteaz la
tehnologiile specifice de integrare tranzistoarele TEC-MOS.
Circuitele integrate realizate ntr-o tehnologie MOS au o serie de avantaje fa{ de
cele bipolare, i anume:
Din punctul de vedere al tehnologiilor specifice de realizare a circuitelor
integrate, utilizarea tranzistoarelor MOS aduce cel pu{in dou avantaje
majore fa{ de solu{ia cu tranzistoare bipolare:
- Circuitele integrate MOS exclud necesitatea izolrii tranzistoarelor
realizate pe acelai substrat (excep{ie fac TEC complementare). n cazul
utilizrii tranzistoarelor bipolare, aproximativ 30% din suprafa{a util a
P
G S D
I (oxid)
- U
p
0 U
p

I
D

I
Dmax

U
GS

Canal
iniial
Canal
indus
Familii de circuite logice integrate - 15
substratului este ocupat de regiuni de separare a componentelor
schemei;
- n cazul folosirii tranzistoarelor MOS nu este necesar realizarea
rezistoarelor i condensatoarelor (mari consumatoare de spa{iu pe
suport), acestea realizndu-se tot prin structuri de tip MOS.
Tehnologia aplicat este mult mai simpl dect n cazul folosirii
tranzistoarelor bipolare.
Datorit existen{ei unei tensiuni de prag (pinch-off) ridicate, Up=0,6...6V,
circuitele integrate cu TEC-MOS cu canal indus n special prezint o mult
mai mare insensibilitate la perturba{ii.
Circuitele integrate cu TEC-MOS folosesc tensiuni de alimentare i niveluri
logice mai ridicate dect cele cu tranzistoare bipolare. n acelai timp,
consumul lor de energie este mai redus i au dimensiuni mai mici.
Ca un dezavantaj important, trebuie men{ionat faptul c circuitele integrate cu
TEC au viteze de func{ionare mai mici (cu un ordin de mrime) fa{ de cele
realizate cu tranzistoare bipolare.
n domeniul circuitelor logice, se folosesc cu precdere tehnologii de fabrica{ie
bazate pe tranzistoare TEC-MOS cu canal indus.
Pentru reprezentarea tranzistoarelor TEC, de exemplu de tip n, se folosesc
urmtoarele simboluri:












2.2 Circuite logice integrate cu TEC

Datorit faptului c n cazul circuitelor integrate, pentru realizarea unui rezistor
sunt necesare un numr relativ mare de opera{ii, iar un rezistor ocup o
suprafa{ relativ mare din suport, n circuitele integrate cu TEC-MOS rezistoarele
au fost nlocuite cu structuri TEC-MOS. Acestea permit ob{inerea unor valori mai
mari de rezisten{ pe o suprafa{ mai mic i sunt mult mai simplu de realizat.
Rezistorul de tip TEC-MOS are o structur similar cu cea a tranzistorului MOS
propriu-zis. Drept rezistor se utilizeaz rezisten{a canalului TEC-MOS aflat n
conduc{ie; acesta func{ioneaz fie n regiunea saturat, fie n cea nesaturat a
caracteristicii statice. Avantajos n acest caz este faptul c valoarea rezisten{ei
poate fi controlat prin tensiunea de gril.
Din punct de vedere constructiv, rezistorul de tip TEC-MOS se realizeaz fie prin
conectarea grilei cu drena, fie prin conectarea grilei la o tensiune separat
constant.

G
D
S
TEC-J
D
B
TEC-MOS
cu canal iniial
TEC-MOS
cu canal indus
DZ de protecie
G
S
B
D
G
S
Familii de circuite logice integrate - 16
Cel mai adesea, n form integrat, se utilizeaz
tranzistoare TEC-MOS cu canal p. Sursa
tranzistorului TEC de sarcin este conectat la
TEC-ul care realizeaz prelucrarea logic propriu-
zis.
Cnd grila este conectat la dren, deoarece UGS =
UDS = ED, TEC-ul de sarcin va func{iona n regim
de satura{ie, ntruct |UDS| > |UGS Up|.
n cel de-al doilea caz, dac EG se alege mai mare
dect ED cu cel pu{in Up, n aa fel nct s fie
ndeplinit condi{ia:
|UDS| s |UGS Up|,

TEC-ul de sarcin va func{iona pe por{iunea liniar a caracteristicii statice.
n graficul anterior s-au reprezentat caracteristicile statice ale unui TEC-MOS de
sarcin n cele dou cazuri amintite. n primul caz, cel de conectare a grilei la
dren, tensiunea de ieire va fi mai mic dect ED cu valoarea Up. Func{ionarea
n regim nesaturat a TEC-ului de sarcin nu prezint acest dezavantaj, deoarece
grila este polarizat independent de valorile posibile ale tensiunii pe surs, dictate
de starea TEC-ului de prelucrare logic. n acest caz, semnalul la ieire va fi
apropiat ca valoare de ED. Func{ionarea n regim nesaturat prezint ns
dezavantajul utilizrii unei surse suplimentare, care s asigure polarizarea grilei;
n schimb, datorit impedan{ei de intrare foarte mari, consumul de la aceast
surs este practic neglijabil.

2.2.1 Circuite logice statice cu TEC-MOS

Elementul de baz al acestor circuite l constituie circuitul inversor (de negare
logic), cu ajutorul cruia se pot realiza func{ii logice complexe. Acest circuit este
constituit din dou TEC-uri, unul de comand i cellalt, de sarcin, ca n figura
urmtoare.












n figur sunt prezentate schemele circuitului inversor n versiune integrat
pentru cele dou moduri de polarizare ale grilei tranzistorului de sarcin.
n cazul utilizrii dispozitivelor TEC-MOS cu canal p se lucreaz n logic
negativ. Dac la intrare se aplic semnal 0 (poten{ialul masei), T1 se blocheaz.
Singurul curent care strbate circuitul (pentru prima situa{ie), cnd T1 este
blocat, este curentul rezidual al celor dou dispozitive integrate, drena lui T1 i
sursa lui T2 (regiunile difuzate). Acest curent este ndreptat de la substratul
-E
D

S
-E
D

S
-E
G

-I
D

-U
DS
-U
p
0
U
DS
=U
GS
-U
p

-E
D

T
2

y =x
x
T
1

-E
D
-E
G

T
2

y =x
x
T
1

Familii de circuite logice integrate - 17
conectat la 0V spre borna negativ a sursei de alimentare, -ED. Dei acest curent
este foarte mic, el este suficient pentru a produce pe TEC-ul de sarcin o
tensiune egal cu tensiunea de prag (vezi graficul anterior). Rezult c n cazul
conectrii grilei TEC-ului de sarcin la dren semnalul de ieire va fi mai mic
dect ED cu valoarea Up a lui T2. Deoarece pentru a comanda etajul urmtor
tensiunea de ieire trebuie s depeasc valoarea Up, iar tensiunea de comand
este ED-Up, mrimea tensiunii care se aplic pe grila etajului urmtor este ED-
2Up. Dac ED = 2Up, curentul prin TEC-ul de sarcin tinde spre zero i timpul de
comutare al inversorului crete la infinit. Din acest motiv, pentru acest montaj
este necesar ca ED ~ 3Up. n al doilea caz, cu surs de polarizare separat, la
ieire se ob{ine semnal 1 egal cu ED.
Dac la intrare se aplic semnal 1 (poten{ial negativ, n valoare absolut mai
mare dect Up), T1 se satureaz i la ieire se ob{ine semnal 0.
Plecnd de la structura prezentat a circuitului inversor, se pot realiza circuite
mai complexe. n figura urmtoare este prezentat un ci rcui t NOR cu 2 i ntrri .
Tranzistoarele T1 i T2 realizeaz prelucrarea logic,
iar T3 este tranzistorul de sarcin.
Cnd la intrri se aplic semnal 0, ambele
tranzistoare de comand sunt blocate i la ieire se
ob{ine semnal 1 (-ED). Dac cel pu{in una dintre
intrri este ac{ionat cu poten{ial logic 1 (-ED),
potan{ialul la ieire scade la valoarea minim negativ
impus de conduc{ia tranzistorului respectiv, deci 0.

Schema unui ci rcui t NAND cu 2 i ntrri este dat n figura urmtoare.
La ieire se va ob{ine semnal 0 numai atunci cnd
la ambele intrri se aplic semnal 1, deci cnd T1 i
T2 vor fi n conduc{ie. n orice alt situa{ie, unul sau
ambele tranzistoare de comand vor fi blocate i la
ieire se va ob{ine 1.
Se poate observa c realizarea circuitelor integrate cu
TEC-MOS se face ca i n cazul circuitelor logice cu
tranzistoare bipolare cu cuplaj direct, organizndu-se
dup o logic de contacte: circuitul OR din poarta
NOR se realizeaz punnd n paralel tranzistoarele T1
i T2, iar pentru circuitul AND din componen{a por{ii
NAND, se pun n serie cele dou tranzistoare; se poate
observa analogia cu logica de contacte de releu.

Deosebirea const doar n utilizarea unui tranzistor n locul rezistorului de
sarcin.
Din punct de vedere al realizrii integrate, pentru ob{inerea unor circuite logice
mai complexe, este preferat poarta NOR care presupune un cost tehnologic mai
sczut. n cazul por{ii NAND, datorit nserierii a dou tranzistoare TEC, pentru a
ob{ine performan{e similare cu poarta NOR (n ce privete viteza de lucru i
capacitatea de sarcin) suprafa{a de integrare trebuie practic dublat, ceea ce
conduce la un pre{ de cost mai ridicat.
-E
D
-E
G

T
3

y =x
1
+ x
2

x
1

T
1

x
2

T
2

-E
D
-E
G

T
3

y =x
1
| x
2

x
2

T
2

x
1

T
1

Familii de circuite logice integrate - 18

2.2.2 Circuite logice dinamice cu TEC-MOS

Spre deosebire de circuitele logice statice, circuitele dinamice sunt alimentate
numai n timpul transmiterii informa{iei. Rezult astfel circuite logice cu un
consum mult mai mic dect cel al circuitelor clasice.
Circuitele dinamice sunt uor de realizat n variant integrat datorit
posibilit{ii de stocare a informa{iei de ctre un tranzistor MOS n condensatorul
format de sistemul gril-surs.
Principial, un element de stocare cu TEC-MOS, utilizat la realizarea circuitelor
logice dinamice este urmtorul.
Semnalul se aplic pe grila tranzistorului T
prin intermediul ntreruptorului I, ncrcnd
condensatorul C. Cnd I se deschide, C
rmne ncrcat, polariznd tranzistorul.


Deoarece n circuitul de gril se pierde doar o cantitate extrem de mic de
sarcin, condensatorul pstreaz informa{ia pn la aplicarea unui nou semnal
prin intermediul ntreruptorului. Rezult c stocarea informa{iei depinde de
nrimea capacit{ii, de rezisten{a ntreruptorului i de rezisten{a de intrare a
tranzistorului comandat.
n procesul de fabrica{ie al circuitelor integrate MOS, ntreruptorul este realizat
fizic tot cu un tranzistor TEC-MOS i se numete poart de transmisie. n figura
urmtoare este reprezentat structura por{ii de transmisie cu TEC.

n figur, poarta de transmisie servete la izolarea,
controlat prin impulsuri de tact, a circuitelor A i B.
Semnalul logic se transmite de la circuitul A la
circuitul B numai cnd poarta de transmisie este
deschis, adic atunci cnd semnalul de tact (T) se
afl n starea logic 1.

Ci rcui t i nversor di nami c







Dac semnalul de tact este la valoarea logic 0,
tranzistorul T2 (de sarcin) i T3 (de transmisie)
sunt blocate. Dac ns semnalul de tact are
valoarea 1, att T2 ct i T3 sunt n conduc{ie, iar
la ieire apare semnal n func{ie de semnalul
aplicat la intrare.
Astfel, dac T1 este blocat, poten{ialul drenei sale este ED i se transmite prin T3,
ncrcnd condensatorul etajului urmtor. Dac T1 conduce, prin aplicarea unui
semnal 1 la intrare, poten{ialul drenei sale este apropiat de cel al masei, iar
dac anterior condensatorul circuitului urmtor a fost ncrcat cu semnal 1,
I
T
C
B
T
C
B

A
y =x
T
T
1

x
1

-E
D

T
2

T
3

x
x
T
Simbol:
Familii de circuite logice integrate - 19
acum este adus la 0. Este evident c tranzistorul de sarcin este conectat
numai cnd se realizeaz transmiterea informa{iei i consumul de energie se face
numai n aceast perioad.
n practic, pe intrarea de tact se aplic, cu o frecven{ ridicat, repetarea
comenzilor, frecven{a fiind mult mai mare ca viteza de modificare a semnalelor la
intrarea x; se ob{ine astfel o rencrcare a condensatorului cu valoarea respectiv.
Se spune c aceste circuite func{ioneaz cu frecven{ de remprosptare i ele
necesit o surs de remprosptare (refresh-are).
Astfel de circuite se folosesc n special n construc{ia memoriilor integrate.

Pori l e NOR i NAND di nami ce

Poarta NOR











Poarta NAND










Pentru ambele circuite, T1 i T2 realizeaz prelucrarea
logic. Aceast informa{ie este transmis la ieire numai
cnd T=1 (T3 i T4 sunt activate). Ambele scheme arat
structura por{ilor respective pentru dou variabile,
folosind TEC-MOS cu canal p indus, pe baza circuitului
inversor logic dinamic.
Func{iile de prelucrare logic realizate sunt respectiv:
NOR : x1 x2 = 0 y = 1
NAND : x1 x2 = 1 y = 0


2.2.3 Circuite logice CMOS

Spre deosebire de circuitele TEC-MOS prezentate pn acum i care utilizeaz
tranzistoare de aceeai polaritate, circuitele TEC-MOS complementare (CMOS,
Complementary MOS) con{in dispozitive cu canale de ambele polarit{i pe acelai
y
x
2

T
Simbol:
x
1

y =x
1
+x
2

T
T
1

x
1

-E
D

T
4

T
3

x
2

T
2

y
x
2

T
Simbol:
x
1

y =x
1
|x
2

T
x
2

T
2

-E
D

T
4

T
3

T
1

x
1

Familii de circuite logice integrate - 20
substrat. Acestea prezint avantajul unui consum mult mai redus de energie
deoarece, indiferent de starea n care se afl, un tranzistor este n conduc{ie, iar
complementarul su este blocat, aceste tranzistoare reprezentnd unul pentru
cellalt rezistoare de sarcin. Circuitul format din cte un cuplu de tranzistoare
blocat saturat este parcurs numai de curentul rezidual al tranzistorului blocat.
Aceast particularitate face ca aceste circuite s fie foarte convenabile n aplica{ii
care necesit un consum redus de energie: instala{ii aerospa{iale, aparatur
portabil, etc.
Principalul dezavantaj al acestor circuite const n faptul c ocup o suprafa{
mare (tranzistoarele trebuie izolate pe suport), conducnd astfel la o densitate
redus pe unitatea de suprafa{ i la un cost mai ridicat.


Ci rcui t i nversor CMOS

Sursa i substratul tranzistorului T1, cu canal n
sunt conectate la mas, n timp ce ale
tranzistorului T2, cu canal p, sunt conectate la
plusul sursei de alimentare, +ES. Intrarea se face
pe ambele grile ale tranzistoarelor. Circuitele logice
CMOS lucreaz n logic pozitiv.
Dac la intrare se aplic semnal logic 0 (0V),
tensiunea gril surs a TEC-ului cu canal p este
negativ i i asigur
conduc{ia. Tranzistorul T1, cu canal n, este blocat deoarece UGST1=0. Drept
urmare, poten{ialul drenei tranzistorului cu canal n este egal cu cel al sursei de
alimentare i la ieire se ob{ine semnal 1. Starea circuitului este definit de
intersec{ia caracteristicilor statice ale celor dou structuri i, pentru semnal 0
la intrare, reprezentarea este dat n figura urmtoare (a). Dac la intrare se
aplic semnal 1 (+ES), TEC-ul cu canal p se blocheaz deoarece UGS = 0, iar
TEC-ul cu canal n va fi n conduc{ie (UGS = +ES) i la ieire se ob{ine semnal 0
(Ue ~ 0V). Caracteristicile celor dou tranzistoare pentru aceast stare sunt
reprezentate n figura urmtoare (b).












Astfel de dispozitive func{ioneaz cu tensiuni mari, ES = 5 ... 18V. Pentru o
situa{ie tipic: ES = 10V, ID0 = 1nA; deci puterea consumat n regim sta{ionar
este Pd0=10nW.



Canal n
T
2

+E
S

T
1

xU
i

yU
e

Canal p
(a)
U
GS
=0
U
DS

I
D

U
GS
=-E
S

TEC canal p
TEC canal n
0 U
e
1
U
i
=0V0
(b)
U
GS
~0
U
DS

I
D

U
GS
=+E
S

TEC canal n
TEC canal p
U
e
0
U
i
=E
S
1
Familii de circuite logice integrate - 21

Pori l e NOR i NAND CMOS















Pentru ca circuitul NOR s prezinte semnal 1 la ieire este necesar ca la ambele
intrri s se aplice semnal 0, deci T3 i T4 s conduc, iar T1 i T2 s fie blocate.
Este suficient s se aplice semnal 1 la o singur intrare pentru ca, prin
deschiderea tranzistorului corespunztor cu canal n, la ieire s se ob{in semnal
0. n cazul circuitului NAND, este necesar ca la ambele intrri s ac{ioneze
semnal 1 pentru ca la ieire s se ob{in semnal 0. n toate celelalte situa{ii, la
ieire se ob{ine semnal 1.
Se observ c la aceste circuite tranzistoarele cu canal p constituie tranzistoare
de sarcin i se conecteaz dual fa{ de tranzistoarele cu canal n care realizeaz
prelucrarea logic.


2.3 Caracteristicile familiei AHC (Texas Instruments)

Familia logic AHC (Advanced High-Speed CMOS) faciliteaz trecerea natural
spre aplica{iile HCMOS care necesit o vitez mai mare i o putere consumat
sczut, fr a face un compromis n ceea ce privete nivelul de zgomot, pre{ul de
cost, sau puterea de comand. Aceast familie logic ofer o gam variat de
componente, con{innd por{i logice, inclusiv Microgates, dispozitive MSI diverse i
o multitudine de circuite de magistral (octals), fabricate prin procese tehnologice
EPIC (Enhanced-Performance Implant CMOS), care asigur o nalt performan{
la un cost redus. La acestea trebuie adugat i facilitatea de a opera att n
logic TTL (5V), ct i n aplica{iile LVL (Low-Voltage Logic) la 3,3V.
Principalele caracteristici ale familiei logice AHC sunt:
- viteza de acionare: dispunnd de o ntrziere tipic de propagare de 5,2ns,
componentele familiei AHC sunt de trei ori mai rapide dect dispozitivele
HCMOS;
- nivelul de zgomot: familia AHC permite men{inerea acelorai caracteristici de
zgomot redus ca i n cazul familiei HCMOS, fr ns a crea problemele
tipice de cretere sau scdere a capacit{ii de comand, obinuit ntlnite n
solu{iile generate de creterea vitezei de comutare pn la nivele apropiate
familiei AHC;
T
3

+E
S

x
1

T
1

y=x
1
+x
2

T
2

x
2

T
4

T
4

+E
S

x
1

T
1

y=x
1
|x
2

T
2

x
2

T
3

Familii de circuite logice integrate - 22
- puterea consumat: utiliznd tehnologia CMOS, familia AHC se
caracterizeaz printr-o putere consumat redus; curentul maxim static este
de 40A, practic jumtate din valoarea corespunztoare solu{iei HCMOS;
- putere de comand: curentul de ieire este de 8mA la 5Vcc i de 4mA la
3,3Vcc;
- compatibilitate de pini: toate dispozitivele AHC sunt pin cu pin compatibile cu
ieirile func{ionale standardizate industrial;
- opiuni: familia AHC acoper toate necesit{ile de func{ii logice (gates / MSI /
octals / widebus) fiind asigurat compatibilitatea cu alte dispozitive CMOS
(AHC) i TTL (AHCT).


2.4 Familii hibride bipolar CMOS (BiCMOS)

Familiile BiCMOS mbin avantajele oferite de tehnologiile CMOS (consum redus
de putere, tehnologie ideal pentru realizarea circuitelor VLSI) i cele bipolare
(vitez de comutare foarte mare, capacitate de comand foarte bun care se
preteaz la realizarea interfe{elor de magistral, posibilitatea de realizare a unor
circuite analogice de nalt performan{, protec{ie ESD mbuni{it).
n cazul firmei Texas Instruments, familia BiCMOS a fost proiectat pentru a
furniza viteze echivalente solu{iilor bipolare existente, dar cu reducerea cu pn
la 90% a consumului de putere.
Tehnologiile specifice, ABT (Advanced BiCMOS Technology) i respectiv, LVT
(Low-Voltage BiCMOS Technology), au la baz un nucleu CMOS la care se adaug
la ieire un modul realizat cu tranzistor bipolar npn. Din punctul de vedere al
consumului de putere (curent), utilizarea tehnologiei bipolare n etajul de ieire
este avantajoas din dou motive:
- oscila{ia de tensiune este mai mic dect n cazul unei ieiri CMOS; puterea
consumat pentru ncrcarea sau descrcarea capacit{ilor interne ale
circuitului i ale sarcinii externe este redus;
- tranzistoarele bipolare sunt capabile s deconecteze mult mai eficient dect
tranzistoarele CMOS; circula{ia curentului de pierderi de la Vcc la GND este
redus.
Dei prin tehnologia bipolar se tinde spre o nalt putere static consumat,
nivelul su redus de consum de putere n regim dinamic permite o performan{
global a consumului mai bun la frecven{e ridicate dect n tehnologia pur
bipolar sau cea CMOS. Aceasta deoarece puterea dinamic este determinant n
puterea total consumat de ctre dispozitiv.