Proiectarea Microsistemelor Digitale

Curs 2

Proiectarea Microsistemelor Digitale

Microprocesorul 80386

este primul microprocesor pe 32 bii, att la nivelul magistralei

de date ct i la nivelul registrelor interne;
conine un mecanism de gestiune a memoriei performant care
preia de la 286 conceptul i soluia segmentrii memoriei i i
adaug conceptul i soluia paginrii memoriei; toate
microprocesoarele din familie care i-au urmat, inclusiv Pentium,
au preluat acest mecanism de gestiune a memoriei;
viteza a crescut nu numai prin creterea frecvenei tactului dar
i prin mbuntiri structurale, ca de exemplu: creterea
numrului blocurilor interne care lucreaz independent i
ciclurile main cu generarea n avans a adreselor;
include faciliti de depanare i autotestare;
creterea capacitii de memorie gestionabil: 64 To/ task
memorie virtual ce poate fi mapat n 4 Go memorie fizic.

Proiectarea Microsistemelor Digitale

Terminalele

Proiectarea Microsistemelor Digitale

Structura intern

Proiectarea Microsistemelor Digitale

Unitatea de interfaare la magistral asigur legtura microprocesorului

cu exteriorul; este solicitat de toate celelalte uniti;
Unitatea de aducere n avans a instruciunilor implementeaz o facilitate
existent i la microprocesorul 8086: atunci cnd nu se execut vreun
acces la magistral, unitatea aduce n avans instruciuni i le depune ntr-un
ir de instruciuni, de 16 octei, economisindu-se astfel timpul de aducere a
codului instruciunii;
Unitatea de decodificare a codului instruciunii extrage codurile de
instruciune din unitatea de aducere n avans a instruciunilor i le
decodific; necesit o perioad de tact pentru a decodifica un octet de cod;
Unitatea de execuie cuprinde unitatea aritmetic i logic, setul de
registre i dispozitivul de comand i control care conduce ntreaga
activitate a microprocesorului;
Unitatea de segmentare translateaz adresa logic n adres liniar i
realizeaz protecia;
Unitatea de paginare preia, dac este activat, adresa liniar furnizat de
unitatea de segmentare i o transform n adres fizic; dac nu este
activat, adresa liniar devine adres fizic; cuprinde o memorie cache
pentru paginare, n scopul creterii vitezei.
5

Proiectarea Microsistemelor Digitale

Setul de registre:

registre de segment,
registre generale i
registre sistem.
Registrele de segment

Proiectarea Microsistemelor Digitale

Registrele generale

Proiectarea Microsistemelor Digitale

Registrele sistem

Proiectarea Microsistemelor Digitale

Ciclurile main

tipuri de cicluri

M//IO

D//C

W//R

Tip de ciclu

Acceptare a cererii de ntrerupere

Nu apare

Citire de la porturi

Scriere la porturi

Aducere cod de instruciune

Halt sau Shutdown

Citire date din memorie

Scriere date in memorie

Proiectarea Microsistemelor Digitale

mprirea memoriei n blocuri pe 32 bii i 16 bii

10

Proiectarea Microsistemelor Digitale

Cicluri normale i cu generare n avans a adreselor

succesiune de cicluri normale

Citire 1
T1
CLK2
/BE3-0,
A31-2,
M//IO,
D//C

Scriere 3

Citire 2
T2

T1

T2

T1

Adres 3

Adres 2

Adres 1

T2

W//R
/ADS
/NA
/READY
D31-0

IN 1

IN 2

OUT 3

11

Proiectarea Microsistemelor Digitale

succesiune de cicluri cu generare n avans a adreselor

Citire 1
T1p
CLK2
/BE3-0,
A31-2,
M//IO,
D//C
W//R

Adres 1

Citire 2
T2p

T1p

Scriere 3
T2p

T1p

Adres 2

Adres 3

IN 1

IN 2

T2p

Adres 4

/NA
/ADS
/READY

D31-0

OUT 3

12

Proiectarea Microsistemelor Digitale

tranziia de la un ciclu normal la unul cu generare n avans a adreselor

Citire 2

Citire 1
T1
CLK2
/BE3-0,
A31-2,
M//IO,
D//C,W//R

T2

Adres 1

T1p

T2p

Scriere 3
T1p
T2p

Adres 2

Adres 3

IN 1

IN 2

/NA
/ADS

/READY
D31-0

13

Proiectarea Microsistemelor Digitale

Ciclurile cu generare n avans a adreselor:

ctig: minimizarea numrului de stri de ateptare,

cerine: tampoane de memorie, structur de tip ntreesere.

Memorie ntreesut cu 2 seciuni:

XXXXXXX0H XXXXXXX3H i XXXXXXX8 XXXXXXXBH

XXXXXXX4H XXXXXXX7H i XXXXXXXC XXXXXXXFH
Adrese
R
e
g

Bloc
de
memorie 0

STB

R
e
g
STB

DEC

Bloc
de
memorie 1
DEC

CS

CS

Date
ADS0
W/ R
M / IO
CLK

ADS1

Bloc
de
comanda

ADS
READY
SEL

14

Proiectarea Microsistemelor Digitale

Organizarea i gestionarea memoriei

Modul real:

emuleaz microprocesorul 8086, ca urmare va avea aceeai

arhitectur de baz dar va permite i accesul la registre pe 32 bii;
mecanismul de adresare este acelai cu cel de la 8086 ca urmare
memoria va fi mprit n segmente de 64 Ko iar registrele de
segment vor indica adresa de baz a segmentelor;
utilizeaz acelai sistem de ntreruperi ca 8086, tabela vectorilor de
ntrerupere se afl n primii 1 Ko de memorie iar accesul la o intrare
se face utiliznd registrele CS i IP dup acelai mecanism ca i la
8086;
cu excepia instruciunilor protejate, toate celelalte sunt accesibile n
acest mod; dimensiunea implicit a operanzilor este de 16 bii, ca i
la 8086, dar poate fi utilizat i dimensiunea de 32 bii, i adresarea
pe 32 bii, prin intermediul prefixelor.

15

Proiectarea Microsistemelor Digitale

Modul protejat:

ofer performane deosebite i suport hardware complet i rapid

pentru implementarea sistemelor multitasking;
asigur comutarea rapid a taskurilor, separarea i protecia zonelor
de memorie proprii taskurilor, ntre ele precum i separarea i
protecia zonelor de memorie proprii sistemului de operare;
ofer un mecanism de privilegii, pe 4 nivele, care ordoneaz zonele
de memorie i mpiedic accesele neautorizate la memorie;
orice acces la memorie este posibil doar respectnd un set de reguli
bine determinat care include controale de tip de acces, controale de
drepturi de acces i controale de nivel de privilegiu;
permite ca fiecrui task s i fie alocai 64 To memorie virtual i
aceast memorie virtual va putea fi mapat n doar 4 Go memorie
fizic.

16

Proiectarea Microsistemelor Digitale

n modul protejat microprocesorul are 3 spaii de adrese:

logice, date de programator,

liniare, obinute din mecanismul de segmentare i
fizice, obinute din mecanismul de paginare.

adresa logic

adresa liniar
Mecanismul de
segmentare

Mecanismul de
paginare

adresa fizic
17

Proiectarea Microsistemelor Digitale

Mecanismul de segmentare

18

Proiectarea Microsistemelor Digitale

Adresa logic = Deplasament + Registru selector;

Deplasament: 32 bii, furnizat de instruciune;
Registru selector = Registru de segment;
Coninutul registrului selector: index n Tabela;
O intrare n Tabel = grup de 8 octei numit descriptor;

3 tipuri de tabele cu descriptori:

Tabela Descriptorilor Globali (GDT) comun tuturor taskurilor;

Tabela Descriptorilor Locali (LDT) proprie unui task;
Tabela Descriptorilor de ntreruperi (IDT) comun tuturor
taskurilor;

19

Proiectarea Microsistemelor Digitale

GDTR (Global Descriptor Table Registers) indic adresa de baz i

limita GDT;
IDTR (Interrupt Descriptor Table Registers) indic adresa de baz i
limita IDT;
LDTR (Local Descriptor Table Registers): microprocesorul vede LDT
urile ca segmente de sine stttoare

LDTR
partea vizibil

GDT

LDTR
partea invizibil

LDT

20

Proiectarea Microsistemelor Digitale

Structura unui selector de segment:

15

3 2
INDEX

TI

RPL

INDEX = 13 bii GDT sau LDT are 213 = 8192 intrri a

cte 8 octei o tabel are 8 65536 octei;

Un task poate accesa maxim:

8192 segmente comune + 8192 segmente propri = 16384 segmente

21

Proiectarea Microsistemelor Digitale

Descriptor:

pentru segmente de cod i date;

pentru segmente sistem, un tip aparte fiind descriptorii de tip poart;
structura descriptorilor:
31

0
BAZ 31-24

D
A
G / 0 V
B
L

Limit
19-16

P DPL S

BAZ 15-0

TIP

14

Descriptor
pentru
segmente de
cod i date

BAZ 23-16

LIMIT 15-0
0

31

0
BAZ 31-24

G 0 0 0

Limit
19-16

P DPL 0

BAZ 15-0

TIP

BAZ 23-16

14 Descriptor
pt.
segmente
sistem
0

LIMIT 15-0

31

0
DEPLASAMENT 31-16
SELECTOR

P DPL 0

TIP

0 0 0

NUMR

DEPLASAMENT 15-0

14 Descriptor
de tip
poart
0

22

Proiectarea Microsistemelor Digitale

P ("Present"): bitul de prezen; 1 nseamn ca segmentul este n memoria

fizic iar 0 nseamn ca segmentul nu se gsete n memoria fizic deci o
ncercare de acces la el va provoca o excepie;

DPL ("Descriptor Privilege Level"): este nivelul de privilegiu al segmentului;

S ("Segment Descriptor"): indic tipul descriptorului; 1 pentru segmente de
cod i date i 0 pentru segmente sistem;
G (Granularity): unitatea de msur este octetul sau pagina de 4 KO;
TIP: se interpreteaz diferit funcie de tipul segmentului;
A ("Accessed"): segmentul a mai fost, 1, sau nu a mai fost, 0, accesat; este
folosit de mecanismul de memorie virtual pentru a selecta segmentul care
va fi eliminat din memoria fizic; sistemul de operare va terge acest rang
dup fiecare accesare a segmentului, contoriznd simultan numrul de
accesri ale segmentului; n acest fel sistemul de operare poate afla
numrul de accesri ale fiecrui segment ntr-o perioad de timp
determinat; dac segmentul care se elimin din memoria fizic este ales
dup criteriul "cel mai puin folosit" ntr - o anumit perioad, atunci
contorizrile realizate de sistemul de operare indic rapid segmentul ce va fi
eliminat.
23

Proiectarea Microsistemelor Digitale

Descriptorii pentru segmente de cod i date:

E = 1 - descriptor pentru segment de cod:

C ("Conforming"): bit de conformitate, ofer posibilitatea ca un segment de cod s fie

accesat din segmente de cod mai puin privilegiate; dac C = 0 atunci segmentul se
numete neconform i o ncercare de trecere n acest segment dintr-un segment de cod cu
un nivel de privilegiu diferit nu se va realiza, ci va determina o excepie de tip protecie
general, 13, cu excepia cazului cnd transferul se face printr-o poart de tip apel; dac C
= 1 atunci segmentul se numete conform i poate fi accesat din segmente de cod mai
puin privilegiate;
R ("Readable"): 0 nseamn c segmentul nu poate fi citit ci doar executat iar 1 nseamn
c segmentul poate fi i citit i executat; un segment de cod ce poate fi i citit trebuie folosit
atunci cnd el conine i constante i instruciuni; acest rang poate fi folosit i la protecie
contra furturilor de cod.

E = 0 - descriptor pentru segment de date sau stiv:

ED ("Expansion Direction"): specific dac segmentul este expandabil spre adrese mai mici
(cazul segmentelor de stiv), 1 sau spre adrese mai mari (cazul segmentelor de date), 0;
dac ED = 0 atunci deplasamentul din adresa logic trebuie s fie egal sau mai mic dect
limita specificata n descriptor iar dac ED = 1 atunci deplasamentul trebuie s fie egal sau
mai mare dect limita, n caz contrar generndu-se o excepie; prin acest mecanism se
stabilete pn unde se poate ntinde un segment de date sau de stiv;
W ("Writeable"): specific dac segmentul respectiv este protejat, 0, sau nu, 1, la scriere.

24

Proiectarea Microsistemelor Digitale

Descriptorii pentru segmente sistem:

Descriptori pentru LDT,

Descriptori pentru Segment Stare Task (TSS),
Descriptori de tip poart.

Descriptorii de tip poart:

controleaz trecerea dintr-un segment de cod n altul,

introduc un nivel de indirectare suplimentar ntre segmentul surs
i segmentul destinaie,
4 tipuri:

apel: intrarea n noul segment se obine din SELECTOR i

DEPLASAMENT ale porii,
task: se refer doar la TSS,
ntrerupere: afecteaz IF,
trap: nu afecteaz IF.

25

Proiectarea Microsistemelor Digitale

Obinerea adresei fizice a punctului de intrare n segmentul

destinaie cu o poart de tip apel:
Adresa logic
DEPLASAMENT

SELECTOR

GDT/ LDT

DEPLASAMENT

NEFOLOSIT

Poart de tip apel

SELECTOR

BAZ

LIMIT

Descriptor pentru segmentul

destinaie

Adresa fizic a punctului de intrare

26

Proiectarea Microsistemelor Digitale

Dezavantaj al mecanismului de segmentare:

citirea unui descriptor adic 2 cicluri suplimentare; soluia:

registre cache pentru descriptori.

Avantaje ale mecanismului de segmentare:

faciliteaz implementarea sistemelor multitasking prin asignarea

segmentelor de cod i date propri,
facilitile de protecie oferite de microprocesor asigur separarea
segmentelor corespunztoare unui task de cele corespunztoare
altui task i de cele corespunztoare sistemului de operare; n
acest fel pot rula concurent mai multe taskuri, izolate unul de
cellalt, fiecare avnd acces doar la propriile resurse i izolate de
resursele sistemului de operare,
un program oarecare nu poate modifica resursele sistemului de
operare i o eroare dintr-un program nu poate afecta dect
propriile resurse,
n cazul existenei unei erori ntr-un program care duce la
abandonarea sa, alte programe pot rula pentru a diagnostica i,
eventual corecta, eroarea.
27

Proiectarea Microsistemelor Digitale

Verificrile care asigur protecia sunt realizate de microprocesor

nainte de fiecare acces la memorie, n timpul translatrii adresei,
deci nu necesit timp suplimentar. Verificri:

de tip: verificarea restriciilor impuse de octetul de atribute din descriptor,

de limit: mpiedic un acces n afara segmentului,
de puncte de intrare n segmentul destinaie: se realizeaz prin pori,
de nivele de privilegiu:

4 nivele de privilegiu: 0 (cel mai privilegiat) 3 (cel mai puin privilegiat),

nivelul 0 se aloc nucleului sistemului de operare iar nivelul 3 se aloc programelor
aplicative.

Exist trei tipuri de nivele de privilegiu:

nivelul de privilegiu al taskului, CPL ("Current Privilege Level"): este nivelul de

privilegiu al programului care ruleaz i valoarea sa este dat de ultimii doi bii din
registrul CS;
nivelul de privilegiu al segmentului, DPL ("Descriptor Privilege Level"): este un
cmp al descriptorului i definete nivelul de privilegiu al segmentului
corespunztor;
nivelul de privilegiu al selectorului, RPL ("Requested Privilege Level"): este nivelul
de privilegiu din selectorul care corespunde segmentelor de date; microprocesorul
creaz EPL ("Effective Privilege Level") al unui task ca fiind EPL = max (CPL,
RPL) adic rezult cel mai puin privilegiat nivel ntre CPL i RPL.

28

Proiectarea Microsistemelor Digitale

Verificarea i compararea nivelelor de privilegiu se face la ncrcarea unui

selector i n urmtoarele situaii:

Accesul la date: dac nivelul de privilegiu efectiv al taskului este egal sau
mai mare dect nivelul de privilegiu al segmentului adic nivelul cel mai mic
fixat de RPL sau CPL s fie mai privilegiat sau egal cu nivelul fixat de DPL,
adic n valori: max (CPL, RPL) DPL;

la accesul la date,
la transferul controlului n alt segment de cod.

excepii ...

Transferul controlului n alt segment de cod (intersegment) se realizeaz

prin ncrcarea registrului CS utiliznd o instruciune de tip JMP sau CALL
intersegment (jmp far sau call far); transferul este permis dac:

DPL-ul segmentului destinaie este egal cu CPL-ul taskului apelant; aceasta

nseamn c cele 2 segmente de cod au nivele de privilegiu egale i se va
verifica doar dac adresa de intrare n segmentul destinaie nu depete limita
segmentului;
segmentul destinaie este un segment conform i DPL-ul su este egal sau mai
mic dect CPL-ul taskului apelant, adic segmentul destinaie este mai privilegiat
sau cu acelai nivel de privilegiu ca taskul apelant; se va verifica doar dac
adresa de intrare nu depete limita segmentului;
accesul la un segment neconform cu nivel de privilegiu diferit de cel al
segmentului de cod apelant, singura cale este cea dat de pori.

29

Proiectarea Microsistemelor Digitale

Transferul controlului se realizeaz i n cazul comutrii taskurilor;

Comutarea taskurilor nseamn transferul controlului ntr-un alt
segment de cod, mpreun cu salvarea strii curente a
microprocesorului i ncrcarea noii stri a microprocesorului;
Fiecrui task i corespunde un segment special, numit Segment
Stare Task, TSS, care conine toate informaiile necesare actualizrii
strii microprocesorului i revenirii n taskul de unde s-a fcut
comutarea:

indicatorii de stiv i valorile selectorilor pentru stivele corespunztoare

nivelelor de privilegiu 0, 1 i 2,
coninuturile registrelor generale, inclusiv ale registrelor EIP i EFLAGS;
registrul EIP conine punctul de intrare n taskul corespunztor,
selectorul pentru LDT al taskului respectiv,
legtura cu taskul apelant,
harta de intrare/ ieire,
cmp pentru informaii suplimentare la dispoziia sistemului de operare
sau a programelor aplicative.

30

Proiectarea Microsistemelor Digitale

Structura unui TSS:

31
65535

HART
I/E

16

15

0
FF H
65504

63
31

+2000
+1FFC

56
24

55
23

48
16

47
15

40 39
8
7

Informaii de stare
suplimentare

LDT
GS
FS

0
0
0
0
0
0
0

DS
SS
CS
ES
EDI
ESI
EBP
ESP
EBX
EDX
ECX
EAX

SS2

50
4C
48
44
40
3C
38
34

20
1C
18
14
10
C

SS0

8
4
0

ESP0
0

60
5C
58
54

SS1
ESP1

64

28
24

ESP2
0

30
2C

EFLAGS
EIP
CR3
0

DEPLASAMENT
HART

DEPLASAMENT HART

+0004

32
0

LEGTURA

31

Proiectarea Microsistemelor Digitale

Fiecrui task i corespund segmente de date proprii ale cror

descriptori se gsesc ntr-o LDT proprie; aceasta asigur o izolare a
datelor corespunztoare taskurilor; selectorul care va fi ncrcat n
LDTR, partea vizibil, va fi preluat din TSS;
Cmpul HART I/E completeaz protecia la operaiile de I/E:

Verificrile menionate,
CPL IOPL,
biii din HART I/E.

Adresa de nceput i limita unui TSS se obin dintr-un descriptor

pentru un TSS, prezent n GDT;
Accesul la descriptor se face printr-un selector coninut n registrul
de task, TR, n partea vizibil a sa;
n partea invizibil a sa se ncarc, din descriptor, adresa de baz i
limita Segmentului Stare Task, realizndu-se accesul la acesta.
32

Proiectarea Microsistemelor Digitale

Operaiile executate de microprocesor la comutarea

taskurilor sunt urmtoarele:

se memoreaz valorile curente pentru registrele generale, EAX,

EBX, ECX, EDX, ESP, EBP, ESI, EDI, CS, SS, DS, ES, FS, GS,
EIP i EFLAGS n TSS activ i acesta este trecut n stare de
liber;
se ncarc registrul de task, TS, partea vizibil, cu valoarea
corespunztoare noului task i se trece noul task n starea activ;
se seteaz rangul TS din registrul de control CR0;
se ncarc registrele i LDTR, partea vizibil cu valorile din noul
TSS; se ncarc i partea invizibil a LDTR;
se intr n noul task n punctul CS:EIP.

33

Proiectarea Microsistemelor Digitale

Mecanismul de paginare:

a aprut ca urmare a dimensiunilor mari ale segmentelor (pn la

4 Go), n scopul gestionrii mai eficiente a lor, privete segmentul
ca fiind alctuit din pagini fixe de 4 Ko i ofer faciliti
suplimentare de protecie.
activarea / dezactivarea mecanismului de paginare se face prin
setarea / resetarea rangului PG, cel mai semnificativ, din registrul
CR0;
mecanismul de paginare preia adresa generat de cel de
segmentare, adresa liniar, i o transform n adres fizic;
dac mecanismul de paginare nu este activat, atunci adresa
liniar devine adres fizic;

34

Proiectarea Microsistemelor Digitale

Structura mecanismului de paginare:

Adres liniar
22 21
12 11
31
0
Director
Tabel
Deplasament

31

31

+
Adresa
fizic

Pagina fizic
dorit

+
Tabela
paginilor
CS3

Tabela
directorilor

35

Proiectarea Microsistemelor Digitale

Avantaje:

se pot gestiona 1024 x 1024 = 1 M pagini a cte 4 Ko;

tabelele sunt ele nsele pagini de cte 4 Ko;
cere zone de memorie compacte de dimensiuni mici: 4 Ko fa de
un mecanism pe un singur nivel, cu pagini de 4 Ko, pentru care
ar fi fost necesar o tabel cu 1 M intrri i considernd 4 octei/
intrare ar fi fost necesar o zon de memorie compact de 4 Mo.

Dezavantaje:

necesitatea execuiei a dou accese suplimentare la memorie

pentru fiecare acces dorit, ceea ce nseamn timp suplimentar;
soluia: prevederea n microprocesor a unei memorii cache
pentru paginare, cunoscut sub denumirea de TLB;
conine adresele celor mai recent folosite 32 pagini;
tabela are 32 intrri i poate acoperi 128 Ko de memorie.

36

Proiectarea Microsistemelor Digitale

Adresarea memoriei la microprocesorul 80386:

15

Adres
logic

31

SELECTOR

DEPLASAMENT

Descriptor

Tabel descriptori
GDT sau LDT
Adres
liniar

22

31

21

12
Tabel

Director

11
0
Deplasament

Paginare neactivat

Memoria fizic
Paginare
activat

Memorie
cache pentru
paginare
(TLB)

Cutare cu succes

+
Adresa
fizic

Cutare fr
succes
31

31

Pagina
fizic
dorit

CR3

Tabela
directorilor

Tabela paginilor

37

Proiectarea Microsistemelor Digitale

Sistemul de ntreruperi:

ntreruperi: provocate de evenimente externe i instruciuni INT nn;

excepii: provocate de evenimente interne;
3 grupe:

erori ("faults"): o eroare este o excepie detectat naintea execuiei

instruciunii care a provocat-o; exemple sunt: violare de privilegii, segment
sau pagin lips din memoria fizic etc.; adresa de revenire din rutina de
tratare este adresa instruciunii n timpul creia s-a detectat excepia deci are
loc o restartare a instruciunii;
traps: este un tip de excepie luat n considerare la sfritul execuiei
instruciunii care a provocat-o; exemple sunt: eroare la divizare, ieire din
domeniu; adresa de revenire din rutina de tratare este adresa instruciunii
urmtoare instruciunii n timpul creia s-a detectat excepia;
abandonuri: apare ca urmare a unor situaii deosebite, catastrofale, de
exemplu o eroare hardware; nu se cunoate instruciunea care a determinat
abandonul i nu se poate asigura nici continuarea execuiei programului;

tratare n mod real i n mod protejat;

Tabela vectorilor: n mod protejat conine descriptori pori de tip
ntrerupere sau trap i este IDT.

38

Proiectarea Microsistemelor Digitale

Accesul la rutina de tratare a unei ntreruperi sau

excepii printr-o poart de tip ntrerupere sau trap
GDT sau LDT

Descriptor pt.
segment de cod

Segment de cod

Rutina de tratare

IDT

Deplasament
Poart de tip
ntrerupere sau trap
Vector de
ntrerupere

39