Proiectarea Microsistemelor Digitale

Curs 5

Proiectarea Microsistemelor Digitale

3.4. Conectarea memoriei DRAM

Circuitul IC41C1665 (IC41LV1665):

capacitate 64 K x 16 bii,
mod Fast Page: 256 accese la celule de pe aceeai linie, cu timp de
acces mic (12 ns),
Scriere i citire la nivel de cuvnt (16 bii) sau la nivel de octet superior
(D8 15) sau inferior (D0 7) datorit existenei a semnale de /CAS,
Intrri i ieiri compatibile TTL,
remprosptare:

interval: 256 ciluri la 4 ms,

mod: /RAS-only, CBR (/CAS-before-/RAS),

alimentare:

5 V 10% pentru IC41C1665,

3,3 V 10% pentru IC41LV1665.

Proiectarea Microsistemelor Digitale

Terminalele:

Structur matricial:
A0 7
(adres de linie)

Matrice de
celule

I/O0 - 15

/RAS
A0 7
adres de coloan

/CAS
3

Proiectarea Microsistemelor Digitale

Tipuri de capsul:

Proiectarea Microsistemelor Digitale

Tipuri de operaii:

Proiectarea Microsistemelor Digitale

Caracteristici de timp critice:

Ciclurile circuitului:

un ciclu la memorie este iniiat activnd, la 0 logic, semnalul /RAS i este

ncheiat dezactivnd, la 1 logic, semnalele /RAS i /CAS,
ciclul de citire,
ciclul de scriere,
ciclul de remprosptare.

Proiectarea Microsistemelor Digitale

Caracteristici de timp:

Proiectarea Microsistemelor Digitale

Caracteristici de timp continuare:

Proiectarea Microsistemelor Digitale

Caracteristici de timp continuare:

Proiectarea Microsistemelor Digitale

Ciclul de citire:

Ciclul de scriere:

Este iniiat de frontul cztor al aceluia dintre semnalele /CAS sau /OE care
sosete mai trziu;
/WE este la 1 logic,
Adresa de coloan trebuie s rmn stabil un timp egal cu cel puin tAR,
Datele la ieire (Data Out) devin valide numai cnd toi timpii tRAC, tAA, tCAC i tOE
sunt toi satisfcui,
Ca urmare, timpul de acces este dependent de toi aceti timpi.

Este iniiat de frontul cztor al aceluia dintre semnalele /CAS sau /WE care
sosete mai trziu;
Datele de intrare trebuie s fie valide naintea sau la momentul activrii frontul
cztor al aceluia dintre semnalele /CAS sau /WE care sosete mai trziu;

Exist i ciclu de citire modificare scriere;

10

Proiectarea Microsistemelor Digitale

Ciclul de remprosptare:

Orice acces pentru citire sau scriere realizeaz i remprosptarea dar

numai la celula adresat;
Sunt necesare 256 cicluri la fiecare 4 ms,
Exist 2 moduri:

/RAS-only: pe intrrile A0 7 se plaseaz, din exterior, succesiv, fiecare din

cele 256 combinaii iar pentru fiecare combinaie se activeaz intrarea /RAS
remproptarea se va face pentru toate cele 256 celule de pe o linie;
CBR (/CAS-before-/RAS); este pornit de frontul cztor al lui /RAS atunci cnd
/CAS este deja activat; un numrtor intern genereaz adresele de linie ca
urmare intrrile A0 7 nu sunt considerate.

Activarea alimentrii:

Iniializarea circuitului dureaz 200 s,

8 cicluri oarecari (activarea lui /RAS),
Operare normal.

11

Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire:

12

Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire-modificare-scriere:

13

Proiectarea Microsistemelor Digitale

Diagrama ciclului de scriere:

14

Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire n modul Fast Page:

15

Proiectarea Microsistemelor Digitale

Diagrama ciclului de citire modificare - scriere n modul Fast Page:

16

Proiectarea Microsistemelor Digitale

Diagrama ciclului de scriere n modul Fast Page:

17

Proiectarea Microsistemelor Digitale

Diagrama ciclului de remprosptare (/RAS-only):

18

Proiectarea Microsistemelor Digitale

Diagrama ciclului de remprosptare (CBR):

19

Proiectarea Microsistemelor Digitale

Soluii de conectare
A19
A17
M//IO

UC

A16
.
.
.
A1
/RD
/WR
/DEN
A0
/BHE
D15
.
.
D0

D
E
C

/OE

/CS

C
D
R
A
M

A7
.
.
.
A0
/RAS
/UCAS
/LCAS
/WE

I
C
4
1
C
1
6
6
5

I/O15
.
.
I/O0

20

Proiectarea Microsistemelor Digitale

CDRAM: Controller de RAM dinamic; sarcini:

Avantaje:

Multiplexeaz liniile de adrese primite de la microprocesor i genereaz

A7 A0 ctre memorii pentru accese normale de scriere i citire;
Genereaz adresele de rnd pentru remprosptare;
Genereaz semnalul /RAS pentru accesele normale i pentru
remprosptare;
Genereaz semnalele /UCAS i /LCAS pornind de la A0 i /BHE;
Genereaz semnalul de comand de scriere.

UC este degrevat de problema remprosptrii;

Simplificare a logicii de comand.

Dezavantaje:

Necesitatea unui asemenea circuit;

Necesitatea programrii unui asemenea circuit.

21

Proiectarea Microsistemelor Digitale

Soluie fr CDRAM:
A19
A17
M//IO
A16
.
.
.
A1

UC

D
E
C

/OE
A7
.
.
.
A0

M
U
X

/RAS
/UCAS

/DEN
/BHE

LOGIC

/LCAS

A0
/RD
D15
.
.
D0

I
C
4
1
C
1
6
6
5

/WE
I/O15
.
.
I/O0

22

Proiectarea Microsistemelor Digitale

MUX:

LOGIC:

Genereaz semnalele /LCAS i /UCAS avnd ca intrri A0, /BHE i /CS

de la decodificator;
/LCAS i /UCAS sunt ntrziate din /RAS;
Pori.

Avantaje:

Multiplexeaz adresele de linie i de coloan,

Are ca intrare i /RAS.

Nu cere circuit specializat;

Dezavantaje:

Mai multe circuite ca la soluia anterioar;

Remprosptarea trebuie fcut de microprocesor: trebuiesc executate
256 cicluri de acces, la rnduri, n max. 4 ms; pentru aceasta
microprocesorul va trebui s:

Genereze adresele de rnd,

Genereze /RAS fr /CAS.

23

Proiectarea Microsistemelor Digitale

Aplicaie:

S se conecteze la o UC cu microprocesorul 8086 n modul minim:

256 Koctei memorie fix n zona superioar a spaiului de adrese;

256 Koctei memorie SRAM la nceputul spaiului de adrese.

Soluie:

Se vor folosi 1 circuit Am27C2048 i 2 circuite A616316;

Harta memoriei este:

Circuit 1 A616316: 00000H 1FFFFH,

Circuit 2 A616316: 20000H 3FFFFH,
Am27C2048:
C0000H FFFFFH.
Se va face o decodificare complet.

24

Proiectarea Microsistemelor Digitale

Tabelul este:
A
19

A
18

A
17

A
16

A
15

A
14

A
13

A
12

A
11

A
10

A
9

A
8

A
7

A
6

A
5

A
4

A
3

A
2

A
1

1
A

2
A

A
m

25

Proiectarea Microsistemelor Digitale

Schema este:

26