Lista ntrebrilor pentru examen la disciplina

Proiectarea sistemelor cu microprocesoare

1. Locul i rolul microprocesoarelor. Caracteristicile generale, clasificarea i evoluia.
: Microprocesorul, uneori numit i procesor, este unitatea central de prelucre a informaiei (U.C.P.) a unui calculator sau
sistem structurat funcional, care coordoneaz sistemul i care, fizic, se prezint sub forma unui cip electronic.El controleaz
activitile ntregului sistem i poate prelucra i datele utilizatorului. Este elementul principal al sistemului de calcul; cipul,
care este plasat pe placa de baz numit motherboard, este de obicei foarte complex, putnd ajunge la ordinul de milioane
de transistoare.Microprocesorul asigur procesarea instruciunilor i datelor, att a celora din sistemul de operare al sistemului, ct
i a celora din aplicaia utilizatorului, i anume le interpreteaz, prelucreaz i controleaz, execut sau supervizeaz transferurile
de informatii i controleaz activitatea general a celorlaltor componente care alctuiesc sistemul de calcul.

1.1.Evolutia microprocesoarelor: primul microprocesor (4004 Intel) a aparut in anul 1971fiind urmat in 1972 de
PSS4,processor pe 4 biti; 8008 Intel, processor pe 8 biti; si IMP16 procesor pe 16 biti. Perioada 1973-1977 este specifica
microprocesoarelor cu lungimea cuvintului de date de 8 biti, cu adresele formulate pe 16 biti. La inceputul anilor '80
lungimea cuvintului de date s-a extins la 16 biti si capacitatea maxima de memorie direct adresabila pina la 16 Mocteti.
Urmatorul pas in evolutia microprocesoarelor a constat in proiectarea unei arhitecturi bazate pe trei unitati majore: unitatea
centrala de prelucrare (CPU), unitatea de virgula mobila (FPU-Floating Point Unit) si unitatea de gestiune a memoriei (MMUMemory Management Unit).
1.2.Clasificarea: n functie de numarul de biti transferati simultan pe magistrala de date, microprocesoarele pot fi clasificate
astfel: microprocesoare pe 8 biti (Z80, 8080); microprocesoare pe 16 biti (8086, 8088, 80286) cu coprocesoarele
corespunzatoare (8087, 80287); familii de procesoare pe 32 biti (80386DX, 80486, PENTIUM) cu coprocesoarele
corespunzatoare (ncepnd de la 486, coprocesoare sunt ncorporate microprocesoarelor).

2. Organizarea intern a microprocesoarelor. Magistralele externe i destinaia lor. Structura

sistemelor cu 2 i 3 magistrale: caracteristic i analiz comparativ.

Magistralele externe si destinatia lor:

a) MAGISTRALA DE ADRESE: este uniderctionala, transmite doar semnale de iesire din microprocesor; se foloseste pentru
adresarea locatiilor de memorie si a porturilor de intrare-iesire;
b) MAGISTRALA DE DATE: este bidirectionala,transmite datele la /de la procesor; dar poate transmite si informatii de
adresa si control.
c) MAGISTRALA DE CONTROL: transmite semnale de control si sincronizare pentru transferuri de date si alte evenimente
ce genereaza cereri de intreruperi.Poate transmite si semnale indicatoare de stare,semnale utilitare (clock,reset,etc),etc.

AB
DB
CB
CPU

ROM

RAM

I/O

Fig 1.3. Microsistem cu 3 magistrale

3. Ciclul instruciune al microprocesoarelor de lungime fix.

Toate activitile desfurate de microprocesor au la baz ceasul sistemul notat CLK. O perioad
acestui ceas se numete stare. Pe durata unei stri microprocesorul realizeaz o microinstruciune. Mai
multe stri formeaz un ciclu de magistral ce cuprinde totalitatea operaiilor pe care le desfoar
microprocesorul, pentru a realiza un transfer de date, utitiliznd cele trei magistrale sistem, ntre
microprocesor i memorie pe de o parte, i ntre microprocesor i porturile de intrare-ieire pe de alt
parte. n afara ciclelor de magistral se mai definesc i cicluri interni, care se caracterizeaz prin faptul
c nu se desfoar nici o operaie pe magistral. Mai muli cicli de magistral sau cicli interni
formeaz un ciclu instruciune.
Ciclul de instructiune al microprocesorului dureaza un numar variabil de perioade de ceas si este o
secventa de operatii efectuate pentru a extrage o instructiune din memorie, a o decodifica si executa.In
cazul instructiunilor cu lungime fixa (RISC) este suficienta o singura perioada de tact pentru citirea
unei instructiuni complete.La decodificare, nu se extrage informatia cu privire la lungimea
instructiunii.Utilizarea instructiunilor de lungime fix nu a fost posibil dect atunci cnd magistralele
de date si registrele interne au fost extinse la 32 sau 64 biti.
4. Organizarea i arhitectura microprocesoarelor pe 8 bii.
in caiet
5. Regimul de ntreruperi n sisteme cu microprocesor pe 8 bii.
in caiet
6. Programarea microprocesoarelor: limbajul main, limbajul asamblare, formatul
instruciunilor, modul de adresare, setul de instruciuni. Modurile de adresare implicit, la
registru, imediat, direct i indirect.
pe foaie
7. Stiva i indicatorul de stiv. Operaii de citire din stiv i scriere n stiv n sisteme cu
microprocesor pe 8 bii.
Datorit numrului redus de registre interne ale unui microprocesor, n multe situaii este necesar
salvarea temporar a coninutului acestuia. Astfel de situaii sunt specifice lucrului cu subrutine, att la
realizarea unui program normal, ct i n regimul de ntreruperi. Pentru ca aceste informaii s nu s se
suprapun peste datele programului, pentru salvri se folosete de regul zona situat la captul
superior al memoriei de date RAM. Aceast zon poart denumirea de memorie stiv (stack memory)
sau pe scurt stiv, de oarece aici se depoziteaz coninutul registrelor, unul peste altul. Spre deosebire
de memoria de date, care se organizeaz n sensul cresctor al adreselor, stiva se organizeaz de la
adrese mari spre adrese mici; de aceea se spune c stiva crete n jos

Modalitatea de realizarea operaiilor de scriere (a)i citire(b).

O c t e t u l in f e r io r

O c t e t u l s u p e r io r
S t iv a

S c r ie r e a
o c t e t u lu i
s u p e r io r
A -1
(sp )

S t iv a
A -1
A

S c r ie r e a
o c t e t u lu i
in f e r io r
A -2
(sp )

C it ir e a
o c t e t u lu i
in f e r io r
A
A + 1

S t iv a

C it ir e a
o c t e t u lu i
s u p e r io r
A + 1
(sp )

A -2
A -1
A

a)
O c t e t u l s u p e r io r

O c t e t u l in f e r io r
S t iv a

S t iv a

S t iv a
A
A + 1
A + 2

b)

. Intel 8080 are 2 tipuri de instruciuni, mnemonicele PUSH i POP, care asigur salvarea i respectiv
refacearea registrelor pereche PSW (acumulatorul i indicatorul de poziii), B,D, i H n/din stiv.
Adresa vrfului stivei se afl n SP; aceasta se decrementeaz, incrementeaz automat la fiecare astfel
de transfer. Adresarea stivei se execut sub forma de adresare indirect a unei locaii de memorie prin
folosirea registrului indicator al vrfului stivei, SP.
8. Programarea cu subrutine. Apelul unei subrutine dintr-un program. Mecanismul de utilizare
a stivei la apelul unei subrutine. Modul de execuie a instruciunilor CALL i RET.
Subrutina este o secven de program care poate fi apelat ori de cte ori este nevoie, dar pentru care
se aloc memorie numai o singur dat Pentru ca o succesiune de instruciuni s constituie o subrutin,
este suficient ca acesta s aib un nume, reprezentat de o etichet a unei instruciuni din secven . n
plus, execuia subrutinei trebuie s se termine cu o instruciune de revenire, de tipul RET (sau Rcc),
care nu ntotdeauna este ultima din secven. O alt particularitate este acea c pot s existe mai multe
puncte de intrare ntr-o subrutin, fiecare marcat de o etichet, tot aa cum pot s existe mai multe
puncte de ieire din subrutin, fiecare printr-o alt instruciune de revenire. Programul principal trebuie
sa conin, n punctele care este nacesar apelarea subrutinei, o instruciune de ramificare de tip CALL
(sau Ccc), al crei operand trebuie s fie numele subrutinei. n general, la utilizarea subrutinelor apar
urmtoarele probleme:- realizarea legturii dintre programul apelant i subrutin, cu asigurarea
revenirei din subrutin; - folosirea registrelor interne de ctre cele dou uniti de program; - transferul
de date ntre programul apelant i subrutin

9. Organizarea i arhitectura microprocesoarelor pe 16 bii. Microprocesorul Intel 8086.

. Este reprezentat n form de o capsul cu 40 pini i e realizat n tehnologia KMOS. Magistrala de
date este pe 16 bii ct i registrele interne, iar cea de adres pe 20. Magistrale de adres este
multiplexat cu cea de date, posibil adresarea 1Moctet de memorie; este compatibil cu limbajul de
asamblare a procesorului I8080 i 8085; are 8 moduri de adresare a operanzilor; lucreaz cu operanzi
pe 4 bii, octet, cuvnt, cuvnt dublu, ir de caractere, bloc; are frecven mare de lucru datorit
frecvenei ridicate a tactului, ct i unei arhitecturi interne bazate pe conceptul de suprapunere care
permite aducerea n memorie n avans, a maxim 6 instruciuni n timpul unor cicluri n care procesorul
nu are nevoie de schimb de informaie cu exterior. Microprocesorul conine dou uniti funcionale

care lucreaz sincron i independent una fa de cealalt: unitatea de execuie (execut instruciunile),
unitatea de interfaare cu magistrala (BIU) cu rolul de a aduce instruciunile din memorie i de a
transfera operanzii intre unitatea de execuie i exteriorul microprocesorului.
n I8086 sa ales o structur neregulat de registre majoritatea lor avnd un rol bine determinat. Se
mpart n categorii:
registrele de date;
registre de segment;
registru indicator de adres;
registrele de stare;
Registrele generale sunt AX, DX, CX, BX, SI, DI, SP, BP. Registrele de date AX, DX, CX, BX, sunt
pe 16 bii pot fi folosite ca 2 registre cte 8 bii, superioare (H) i cel inferior (L). AX(AH, AL)
registru acumulator; BX (BH, BL) registru de baz; CX (CH, CL) contor; DX (DH, DL) de date.
Oricare dintre ele pot fi folosite n operaiile aritmetice i logice.
10. Regimul de ntreruperi n sisteme cu microprocesor pe 16 bii. Sistemul de ntreruperi la
microprocesorul Intel 8086. Acceptarea unei cereri de ntrerupere externe.
ntreruperile permit abandonarea momentan de ctre microprocesor a execuiei unui program i
nceperea execuiei unui alt program situat oriunde n spaiul de memorie direct adresabil.
n cazul microprocesorului 8086 ntreruperile pot fi generate fie datorit unor cauze externe
microprocesorului, fie datorita unor cauze interne. Ca urmare ele se mpart n dou mari categorii:
ntreruperi externe i interne.
Microprocesorul 8086 poate trata 256 tipuri de ntreruperi, fiecruia fiindu-i asociat un cod care-l
identific. Legtura ntre diferitele tipuri de ntrerupere i procedurile care le deservesc se face prin
intermediul unei tabele de vectori de ntrerupere situat n domeniul 00000H 003FFH
ntreruperile externe
Acestea sunt iniiate prin intermediul celor dou intrri dedicate ale microprocesorului, INTR i NMI.
O cerere pe linia NMI genereaz o ntrerupere nemascabil i este predefinit de tipul 2, adic
microprocesorul execut accesul la vectorul 2 fr alte informaii suplimentare.
ntreruperile interne
ntreruperile interne constituie o alt clas de ntreruperi. Diferena fa de cele externe const n aceea
c sursa de ntrerupere nu eeste un eveniment extern ci cererea de ntrerupere apare ca urmare a
execuiei unei instruciuni tipice sau ca urmare a producerii unui eveniment intern.
Ele se mpart n dou categorii:
ntreruperi generate de instruciunea INT nn
ntreruperi predefinite.
11. ntreruperi nemascabile. Mecanismul de tratare a ntreruperilor interne. Tabela vectorilor de
ntreruperi.
ntreruperile interne constituie o alt clas de ntreruperi. Diferena fa de cele externe const
n aceea c sursa de ntrerupere nu eeste un eveniment extern ci cererea de ntrerupere apare ca urmare
a execuiei unei instruciuni tipice sau ca urmare a producerii unui eveniment intern.
Ele se mpart n dou categorii:
- ntreruperi generate de instruciunea INT nn
- ntreruperi predefinite.
Instruciunea INT nn ocup doi octei n memorie, codul instruciunii i tipul ntreruperii i
realizeaz legtura cu vectorul nn din tabela de vectori de ntrerupere. Deci are acelai efect ca o
ntrerupere extern de tip nn doar c nu este mascabil i microprocesorul nu execut o secven de
acceptare a ei, deci nu se vor genera semnale /INTA.

Subrutinele pentru tratarea acestor ntreruperi pot fi folosite pentru emulare, pentru testare, etc.
ntreruperile predefinite sunt generate de nsui microprocesorul, n mod automat, la detectarea
apariiei unor anumite evenimente interne. Aceste ntreruperi sunt nemascabile iar pentru luarea lor n
considerare microprocesorul execut aceleai operaii ca n cazul instruciunilor INT .
ntreruperile predefinite apar n urma detectrii urmtoarelor evenimente:
- mprire la zero
ntreruperea este generat n urma execuiei instruciunilor de mprire, dac citul este mai
mare, dect valoarea maxim admis.
- pas cu pas
Este utilizatpentru fixarea unor puncte de ntrerupere n timpul execuiei unui program n
scopul testrii, depanrii li punerii la punct. Are avantajul de a ocupa un singur octet n memorie.
- depirea
ntreruperea este generat n urma apariiei depirii capacitii registrelor, oricare ar fi operaia
aritmetic ce se execut, deci dac indicatorul OF = 1 logic. Dar ntreruperea nu se genereaz
automat ci numai dac microprocesorul execut o instruciune INTO, care, n general, trebuie s
urmeze unei instruciuni aritmetice cu operanzi cu semn.

12. Particularitile de organizare i arhitectur ale microprocesoarelor Intel 80x86; Pentium.

13. Memoria sistemelor cu microprocesoare. Transferul de informaie ntre memorie i
microprocesor: scrierea datelor n memorie; citirea datelor din memorie.
pe foaie
14. Memoria static SRAM. Proiectarea memoriei statice i conectarea la magistrale. Ciclurile
de scriere-citire.
pe foaie
15. Memoria DRAM a sistemelor cu microprocesor. Particularitile memoriilor EDRAM i
CDRAM.
pe foaie
16. Caracteristica general a memoriilor SDRAM, DDR, DDR II, DDR III.
17. Memoria permanent a sistemelor cu microprocesor. Memorii EEPROM, FLASH i NAND Flash.
18. Interfee de comunicare paralel i serial (SPI, I2C).
19. Arhitectura i clasificarea microcontrolerelor. Domeniul de aplicare a microcontrolerelor.
20. Structura clasic a unui microcontroler.
21. Nucleul microcontrolerului din seria AVR.
22. Setul de regitri al microcontrolerelor din seria AVR. Comparaie cu alte arhitecturi.
23. Memoria microcontrolerelor.
24. Conectarea memoriei externe la microcontrolere pe 8 biti.
25. Tipurile memoriei de program utilizate in microcontrolere i mijloacele de programare.
26. Modurile de adresare la transferul de date.
27. Stiva i indicatorul de stiv. Operaii de citire din stiv i scriere n stiv.
28. Porturile de uz general a microcontrolerelor din seria AVR.
29. Utilizarea porturilor de uz general pentru capturarea i generarea semnalelor discrete.
30. Instruciunile de operare asupra biilor.
31. Sistemul de intreruperi a microcontrolerului.
32. Mecanismul de tratarea a intreruperilor.
33. Controlerul de intreruperi externe.
34. Modulul de Temporizatoare/Contoare. Modurile de functionare i domeniul de aplicare.
35. Funcionarea Temporizatorului/Contorului n mod CTC (Clear Timer on Compare).
36. Funcionarea Temporizatorului/Contorului n mod PWM (Pulse Width Modulation).
37. Generarea semnalelor analogice pe baza de Temporizator/Contor.
38. Utilizarea Temporizatorului/Contorului n mod de capturare.
39. Modulul de comunicare USART. Interfeele de comunicare RS-232, RS-485.
40. Modulul de conversie Analog-Digital a microcontrolerelor din seria AVR.
41. Sisteme de achiziie a datelor (semnalelor) analogice.
42. Sisteme de control n timp real.
43. Proiectarea sistemelor de calcul distribuit pe baza de microcontrolere.
44. Mijloace i tehnici de elaborare a sistemelor n baza de microcontrolere.
45. Particularitile de proiectare a sistemelor n baza de microcontrolere.
46. Mijloace de programare a microcontrolerelor.
47. Mijloace de simulare a sistemelor cu microcontrolere.
48. Programarea microcontrolerelor prin Bootloader.

Titulari disciplin:
Conf. univ., Dr. Sergiu Zaporojan
Lector superior Igor Calmcov