1

INTRODUCERE

1.1 Analogic versus numeric

O posibil clasificare a sistemelor electronice se poate face dup natura semnalelor
prelucrate. Sistemele analogice se ocup de prelucrarea semnalelor care au o variaie
continu n timp, iar modelul cel mai simplu de semnal este semnalul pur sinusoidal:

s( t ) = A sin t , t ( ,+)
Sistemele numerice (sau digitale) se ocup de prelucrarea semnalelor care au o
variaie discontinu n timp, modelul de semnal fiind cel al impulsului dreptunghiular:
A

u( t ) =

[ ]
pentru t [t , t ]

pentru t t1 , t 2
1

Ambele semnale sunt modele idealizate. Primul presupune absena absolut a unei
discontinuiti, iar cel de-al doilea definete tranziii n timp nul. Faptul c aceste semnale nu
sunt fizic realizabile arat formalismul conceptelor de continuu i discontinuu, concepte "utile
pentru delimitri teoretice care, practic, au sens prin tehnicile distincte pe care le presupun, dar
nu prin ceea ce n esen ar vrea s semnifice". ([tefan, 1993]).
Pornind de la cel de-al doilea tip de semnal se poate defini o electronic a
discontinuului care s opereze cu semnale orict de complexe obinute prin repetarea
impulsului dreptunghiular. n figura 1.1a este reprezentat funcia u( t ) , care aproximeaz
semnalul real reprezentat n figura 1.1b. Realitatea impune tranziii n intervale de timp
diferite de zero ( t LH , t HL ), iar atingerea nivelelor de zero sau A nu se poate face direct, ci prin
aproximri succesive ce se stabilizeaz dup un anumit interval de timp. Se consider c
tranziia pozitiv ncepe cnd mrimea semnalului este 10% din A i se termin la atingerea
valorii de 90% din A. Intervalul de timp scurs ntre cele dou repere se numete timp de
.

10

1 INTRODUCERE
u

A
t

t1

t2

t
0

t1

t2

tLH

t HL

Fig. 1.1 Un semnal numeric real i modelul su

CLK

t1
t

0
T

Fig. 1.2 Semnal de ceas

front pozitiv, sau timp de cretere (rise time) i se noteaz cu t LH (time from LOW to
HIGH). Aceleai repere sunt folosite i pentru definirea frontului negativ, sau a timpului de
descretere (fall time), notat cu t HL (time from HIGH to LOW). Mrimea supracreterilor se
exprim procentual fa de A.
Discontinuitatea semnalului se manifest att n timp ct i n mrime. Timpul este
marcat discontinuu printr-un semnal periodic dreptunghiular denumit de regul ceas, sau tact
i notat prescurtat prin CLK (de la CLOCK). Acest semnal, care este reprezentat n figura 1.2,
este caracterizat prin perioada de repetiie T, prin factorul de umplere t1 T i prin frontul
activ (cresctor n reprezentarea noastr). Orice eveniment ntr-un sistem discret sincron este
o consecin a frontului activ al semnalului de ceas. Timpul devine astfel o mrime discret.
ntr-un sistem numeric care nu are un semnal de ceas aplicat pe intrare comutrile ntre cele
dou nivele sunt asincrone i ansamblul este considerat asincron, variabila timp fiind o
mrime continu.
Mrimile semnificative ale semnalului sunt numai dou: zero i A. Dac semnalul este
generat de un circuit electronic real, atunci nivelului de zero i corespunde o tensiune de
valoare foarte mic, apropiat de potenialul masei, iar nivelului A i corespunde o tensiune mai
mare, apropiat mai mult sau mai puin de valoarea tensiunii de alimentare a circuitului.
Deoarece aceste tensiuni pot varia ntre anumite limite, se iau n consideraie un nivel maxim
pentru zero i unul minim pentru A. Sistemele discrete accept corespondena semnalsimbol, adic se pot asocia celor dou nivele ale semnalului u(t ) valori logice. Se obinuiete
s se asocieze nivelul zero cu numrul binar 0 (fals) i nivelul A cu numrul binar 1
(adevrat). Se spune c u(t ) comut la momentul t1 din 0 n 1, sau din zero logic n unu logic,
aceast din urm exprimare introducnd o redundan, de multe ori necesar.
Pornind de la aceste corespondene semnal - simbol, circuitele care prelucreaz astfel de
semnale sunt numite circuite logice sau circuite numerice (digitale). Fiecare ieire a unui
circuit logic furnizeaz un semnal de forma semnalului u(t ) , adic una dintre cele dou valori
logice 0 sau 1, deci o informaie de un bit(Binary Digit).

1.2 Apariia i dezvoltarea sistemelor numerice

11

1.2 Apariia i dezvoltarea sistemelor numerice

Implementarea circuitelor numerice s-a fcut de fiecare dat cu mijloacele oferite de
tehnologia momentului respectiv. Formalismul matematic care fundamenteaz logica binar
este algebra boolean, elaborat de matematicianul englez George Boole n prima jumtate a
secolului trecut. Creat ca o simpl abstraciune matematic, ea nu este aplicat n practic
pn cnd Claude Shannon, pe atunci student la Massachusetts Institute of Technology, a
artat c este posibil construirea unor circuite electrice echivalente cu expresii din algebra
boolean, folosind relee de comutare. Ulterior au fost construite sisteme numerice realizate cu
tuburi electronice (calculatorul ENIAC, construit n 1946, coninea 18000 tuburi electronice,
7500 relee i 7000000 rezistene), cu tranzistoare i n cele din urm cu circuite integrate
([Toace, 1996], [Mihalcea, 1992]).
Primul circuit integrat a fost inventat n mod independent de Robert Noyce (firma
Fairchild) i Jack Kilby (Texas Instruments). Ambii au avut ideea combinrii mai multor
tranzistoare, diode i rezistene pe aceeai pastil de semiconductor. Noyce a creat un circuit
monolitic pe siliciu, iar Kilby a construit mai degrab un circuit hibrid pe germaniu.
Cu timpul, complexitatea circuitelor integrate numerice a crescut considerabil. O
msur a complexitii sistemelor numerice este numrul de tranzistoare folosite n circuitele
integrate din sistem. Gordon Moore, unul din colaboratorii lui Noyce i cofondator al firmei
INTEL, a observat dup primii 5 - 6 ani de dezvoltare a tehnologiei circuitelor integrate c
numrul de tranzistoare integrate ntr-un singur cip se dubleaz la fiecare 18 luni. Aceast
regul a fost strict respectat n ultimii 30 de ani, fiind cunoscut ca legea lui Moore. Experii
consider c legea lui Moore va rmne funcional nc cel puin 15 - 20 de ani de acum
ncolo. Figura 1.3 reprezint evoluia numrului de tranzistoare pe cip, ncepnd cu anul
apariiei primului circuit integrat i pn la apariia procesorului Pentium 4 (circa 42 milioane
de tranzistoare). Celelalte puncte de pe grafic marcheaz alte momente importante cnd au
aprut diverse microprocesoare din familia Intel - x86: 286, 386, Pentium II sau Pentium III.
Se poate estima c n mai puin de 10 ani se va depi probabil numrul de 1 miliard de
tranzistoare pe cip ([Gwennap,1996], [Hummel, 1996]).
.

Fig. 1.3 Numrul de tranzistoare pe cip se dubleaz la aproximativ 18 luni

12

1 INTRODUCERE

Creterea complexitii structurilor integrate a permis implementarea unor funcii tot

mai complexe, care erau ns strict ataate structurilor iniiale, structuri care primeau la intrri
numai irul de bii ce trebuia prelucrat. Aceste structuri numerice se numesc structuri
funcionale. O structur alternativ admite la intrare i un ir de bii prin care-i este definit
funcia. n acest mod structura poate implementa orice funcie. Actualizarea funcional se
face printr-un ir de simboluri numit, de regul, program, iar structura se numete main
universal.
Structurile funcionale sunt adecvate scopului urmrit, att n privina complexitii
structurale ct i a performanelor de vitez. Mainile universale au o maxim flexibilitate
funcional care se poate adapta unor probleme concrete n condiii n care nu ntotdeauna se
pot atinge performane maxime. Universalitatea se pltete prin creterea complexitii i
limitarea vitezei de execuie ([tefan, 1993]).
Este interesant c evoluia tehnologic repune periodic n discuie oportunitatea
soluiilor oferite de cele dou puncte de vedere. Revoluia indiscutabil care a marcat nceputul
erei microprocesorului, odat cu celebra invenie din 1971 a lui M. E. Hoff de la firma INTEL
- microprocesorul 4004 de 4 bii, reprezint un moment istoric n care conceptul mainii
universale a avut ctig de cauz. Etapa prin care trecem acum tinde s impun structurile
funcionale datorit performanelor i flexibilitilor tehnologice oferite.
Cert este c, cel puin pn la ora actual, tehnologiile disponibile depesc gndirea
structural a proiectanilor de sisteme numerice. Este nc justificat afirmaia din 1982 a
profesorului Edward A. Feigenbaum de la Universitatea Stanford: "Hardware engineers are
concept limited, not component limited". Gndirea structural n noul context funcional nu
este nc la nivelul tehnologiilor disponibile ([tefan, 1991]).

1.3 Clasificri
Clasificarea circuitelor integrate numerice devine o sarcin tot mai dificil datorit
complexitii structurale i funcionale tot mai mari. O clasificare dup numrul de
tranzistoare pe capsul este propus n tabelul 1.1. Circuitele integrate au fost mprite n 5
categorii, dar limitele care separ o categorie de alta sunt discutabile, ele depinznd de
momentul de timp la care s-a fcut clasificarea. Dac acum 15-20 ani structurile VLSI se
limitau la circa 50000 tranzistoare, astzi probabil c i valoarea de 1000000 tranzistoare este
prea mic. De exemplu, microprocesorul 486 care conine 1,2 milioane de tranzistoare este mai
degrab un circuit VLSI dect unul ULSI.
O clasificare dup tehnologia de realizare a circuitelor integrate digitale este propus
n tabelul 1.2. Informaia prezentat este util pentru a face o comparaie ntre performanele
diverselor familii logice importante. Valorile tipice date pentru timpii medii de propagare i
pentru consumul mediu de putere pe poart pot diferi n funcie de frecvena de lucru sau de
valoarea tensiunii de alimentare. Consumul mediu de putere pe poart este dat de produsul
dintre tensiunea de alimentare i curentul mediu consumat de o poart logic din familia
respectiv. Pentru calculul timpului mediu de propagare se folosete relaia:

tp =

t pLH + t pHL
2

13

1.3 Clasificri

Denumire

Notaie

Small
Scale
Integration
Medium
Scale
Integration
Large Scale
Integration
Very Large
Scale
Integration
Ultra Large
Scale
Integration

Tehnologie

SSI

Anul
apariiei
1960

MSI

1965

bipolar
MOS

8 m

500

LSI

1970

5 m

10000

VLSI

1980

bipolar
MOS
bipolar
MOS

1,5 - 3 m

1000000

ULSI

1990

0,13 - 1 m

> 1000000

bipolar

bipolar
MOS

Dimensiune
tranzistor
10 m

Tabelul 1.1
Numr de
Exemple
tranzistoare
pori
50
logice
MUX,
DMUX,
registre
memorii,
P Z80
memorii,
control,
P 486
calculator,
transputer
Pentium
II, III, 4

unde, t pLH reprezint timpul scurs din momentul modificrii semnalului la intrarea porii
logice i pn la modificarea rspunsului la ieire n sensul tranziiei din 0 logic (LOW) n 1
logic (HIGH), iar t pHL reprezint timpul scurs din momentul modificrii semnalului la intrare
i pn la tranziia din 1 logic (HIGH) n 0 logic (LOW) a ieirii.
n exemplul din figura 1.4a s-a considerat o poart inversoare. Semnalul aplicat pe
intrarea in genereaz un rspuns furnizat la ieirea out, ca n figura 1.4b. Reperele care
marcheaz limitele timpilor de propagare au fost fixate prin convenie la 50% din valoarea
tensiunii corespunztoare palierului de 1 logic. Atragem atenia c este posibil ca palierul de 1
logic pentru cele dou semnale s fie dat de valori diferite ale tensiunii.
Primul circuit integrat logic obinut de Noyce a fost realizat n tehnologie RTL. n 1962
a aprut poarta DTL, care implementa o logic cu diode cuplate cu un tranzistor inversor de
ieire. nlocuirea diodelor cu un tranzistor multiemitor i introducerea unui etaj de ieire cu
tranzistoare n contratimp a generat o structur reuit, care a fost standardizat n 1964 de
firma TEXAS INSTRUMENTS sub numele de familia logic TTL. Aceast structur a
dominat timp de peste dou decenii familiile logice bipolare, cunoscnd perfecionri continue
n tot acest timp (vezi tabelul 1.2).

in
in

50%

50%

t pHL
t pLH

out
out
a

50%

50%

Fig. 1.4 Definirea timpilor de propagare t pLH i t pHL

14

1 INTRODUCERE

Tehnologia

bipolar

MOS

hibrid

Familia logic

Notaie

Diode Transistor Logic

DTL
Resistor Transistor Logic
RTL
TransistorTransistorLogic
TTL
High Speed TTL
HTTL
Low Power TTL
LTTL
Schottky TTL
STTL
LowPower Schottky TTL LSTTL
Advanced Schottky TTL ASTTL
Advanced LSTTL
ALS
Fast TTL
FTTL
Emitter Coupled Logic
ECL
Integrated Injection Logic
I2L
N channel MOS
NMOS
P channel MOS
PMOS
CMOS
CD4000
High Speed CMOS
HC/T
Advanced CMOS
AC/T
Low Voltage CMOS
LVC
Advanced LVC
ALVC
Low Voltage Technology
LVT
Advanced BICMOS Tech
ABT
Adv.LowPower BICMOS
ALB

Timpi de
propagare
30 ns
12 ns
9 ns
6 ns
33 ns
3 ns
10 ns
2 ns
4 ns
3 ns
2 ns
10 ns
30 ns
250 ns
100 ns
8 ns
3 ns
4 ns
2 ns
2 ns
1,5 ns
1 ns

Tabelul 1.2
Faza de
Consum pe
dezvoltare
poart
logic
9 mW
desuet
20 mW
desuet
10 mW
declin
16 mW
declin
1 mW
declin
20 mW
declin
2 mW
declin
20 mW
declin
1 mW
maturitate
5 mW
maturitate
25 mW
declin
1 mW
declin
1 mW
desuet
1 mW
desuet
declin
1 W
maturitate
10 W
cretere
50 W
acceptare
10 W
acceptare
20 W
0,08/2 mW
cretere
0,1/20 mW
cretere
0,3/2 mW
acceptare

Primul circuit integrat MOS apare n 1962. Dei densitatea de integrare era superioar
tehnologiilor bipolare, sensibilitatea la sarcini electrostatice, timpii prea mari de propagare i
unele probleme de fiabilitate n realizarea oxidului de poart au ntrziat oarecum dezvoltarea
structurilor integrate MOS. Abia dup anul 1970 familiile logice MOS au nceput s se
impun, mai ales dup apariia familiei CMOS, care, n urma perfecionrilor continue pe care
le-a cunoscut, rmne deocamdat tehnologia prezentului i a viitorului apropiat.
Tehnologia BICMOS este o combinaie ntre tehnologia bipolar i tehnologia CMOS,
care mbin avantajele de vitez i curent mare de ieire al tehnologiei bipolare cu avantajele
consumului redus i a densitii mari de integrare oferite de tehnologia CMOS. Familiile Low
Voltage sunt proiectate pentru tensiuni de alimentare reduse (3,3V n loc de 5V), n scopul
reducerii consumului de putere i a creterii densitii de integrare. Reprezentarea din figura
1.5 ilustreaz tendinele de declin ale tehnologiei bipolare, de maturizare a tehnologiei CMOS
i de cretere a tehnologiilor BICMOS i CMOS de tensiune redus ([TI, 1997]).
Tehnologii alternative non-silicon sunt cele n arseniur de galiu, GaAs, sau cele cu
jonciuni Josephson. Dispozitivele n GaAs au timpi de propagare sub 200ps i consum
mediu de putere pe poart de circa 0,2 mW, iar dispozitivele Josephson ofer timpi de
propagare cuprini ntre 1 i 10 ps, la puteri disipate cuprinse ntre 1 i 10 mW / poart, dar
funcioneaz la temperaturi foarte sczute ([Toace, 1996]).

15

1.3 Clasificri

HC/T ALS F
AC
ABT
LVC
ALB
ALVC
acceptare

CD4000

LVT
cretere

Legend:
bipolar
AS
CMOS
LSTTL
BICMOS
STTL

TTL
maturitate

declin

desuet

Fig. 1.5 Ciclul de via a principalelor familii logice

O clasificare dup gradul de specificitate al circuitelor folosite ntr-o aplicaie este
propus n tabelul 1.3. Din acest punct de vedere se pot evidenia 3 categorii mari de circuite:
circuite standard sau de uz general, circuite semidedicate i circuite dedicate.
Circuitele standard acoper ntreaga gam de complexitate de la SSI la ULSI, aria de
siliciu este utilizat eficient deoarece aproape toate porile logice existente pe cip sunt folosite
n schema electric a circuitului, iar eficiena economic depinde n mare msur de aplicaie.
Cnd vorbim de eficien economic ne gndim nu numai la costurile de fabricaie, dependente
i de numrul de circuite integrate din schem, ci i la costurile de ntreinere, dependente de
consum, fiabilitate sau gabarit. Durata realizrii sistemului depinde de complexitatea schemei,
de tehnologia disponibil pentru realizarea circuitului imprimat etc.
Circuitele semidedicate includ structurile logice programabile, ariile de pori logice i
celulele standard. Structurile logice programabile acoper ntreaga gam de complexitate de
la SSI la ULSI, dar utilizarea ariei de siliciu nu este de obicei eficient. Acest aparent
dezavantaj asigur ns pe de alt parte o arhitectur redundant, care permite realizarea unor
structuri reconfigurabile. Toate etapele de proiectare, analiz prin simulare logic i
programare ale circuitului se fac pe calculator, folosind un suport CAD (Computer Aided
Design) corespunztor. Timpul necesar pentru realizarea fizic a unui sistem numeric se
reduce astfel la cel mult cteva zile. Exemple reprezentative sunt structurile PAL
.

Denumire
circuite standard
circuite
semi dedicate

logica
program.
arii de pori

celule
standard
circuite dedicate

Comple
- xitate
SSI ULSI
SSI ULSI
MSI,
LSI
LSI ULSI
LSI ULSI

Utilizare
resurse
100 %
1 - 100 %
40 60%
100 %
100 %

Eficien
economic
relativ

Tabelul 1.3
Exemple

Durata
realizrii
variabil pori, registre,
memorii, P
foarte mare ore, zile
PAL, GAL,
FPGA
mare pt.
spt.,
MONOCIP
serie mare
luni
mare pt.
luni
ZODIAC
serie mare
mare pt.
> 1 an
ceasuri,
serie mare
calculatoare

16

1 INTRODUCERE

(Programmable Array Logic), GAL (Generic Array Logic) sau FPGA (Field Programmable
Gate Array). Ariile de pori logice conin sute sau mii de pori care se interconecteaz
conform dorinei beneficiarului n procesul de fabricaie a circuitului integrat. MONOCIP este
o arie de pori realizat n 1981 la ICCE Bucureti (conine sub 500 componente
interconectate). Celulele standard sunt construite pe baza unei biblioteci de celule n care sunt
definite o mulime de blocuri funcionale SSI, MSI i LSI. Biblioteca de celule standard a
sistemului ZODIAC conine 34 funcii logice (pori, bistabile, decodoare, numrtoare,
registre, interfee) i analogice (referine, amplificatoare operaionale, oscilatoare, convertoare
D/A de 6 bii etc.). Prin utilizarea software-ului pentru interconectarea acestor celule standard
se poate defini funcionarea circuitului. La terminarea procesului, suportul CAD genereaz
mtile pentru fabricarea circuitului. Aria de siliciu este folosit eficient, fiecare celul fiind un
modul proiectat separat, iar aria ocupat de canalele de interconectare este redus la minimum.
Cheltuielile sunt ns mai mari, deoarece trebuie proiectat un set complet de mti. Eficiena
acestor structuri depinde de seria de fabricaie. Pentru cantiti foarte mari ele pot deveni mai
ieftine dect ariile de pori.([Olteanu, 1991]).
Circuitele dedicate (full custom) sunt proiectate practic de la zero i necesit cele mai
mari cheltuieli i cel mai lung interval de timp pentru proiectare i producie. Asemenea
abordare este eficient numai n cazul produciei de mas, n cantiti foarte mari. Aria de
siliciu este folosit n totalitate, iar preul pe integrat poate fi destul de sczut. Aplicaiile tipice
includ ceasurile digitale, calculatoarele de buzunar sau industria de automobile.
Circuitele dedicate i cele semidedicate formeaz domeniul circuitelor ASIC
(Application Specific Integrated Circuit), un domeniu aflat n plin expansiune. Dac n 1980
circuitele ASIC nu reprezentau nici 20% din piaa circuitelor integrate digitale, restul fiind
ocupat de circuitele standard, n 1990 ele reprezint peste 50% din pia, iar n viitorul apropiat
vor avea peste 80 - 90% din totalul vnzrilor. Motivele acestei alegeri au fost deja prezentate:
consum de putere, gabarit, fiabilitate, cost, vitez de procesare. Logica programabil asigur i
durata minim de fabricaie pentru produsul final.
Abordarea funcional clasic n domeniul sistemelor numerice a impus o clasificare
simpl a lor n sisteme combinaionale i sisteme secveniale. Sistemele combinaionale se
caracterizeaz prin faptul c fiecrei configuraii binare de intrare i corespunde o configuraie
binar de ieire. Valorile logice ale ieirilor sunt date numai de combinaia binar aplicat pe
intrri, iar variabila timp nu intervine practic n analiza circuitului. Sistemele secveniale se
caracterizeaz prin faptul c ieirile depind de ordinea n care sunt aplicate la intrare
configuraiile binare. Pentru aceeai configuraie binar la intrare, ieirile pot fi diferite, n
funcie de secvena aplicat anterior intrrii. Aceste circuite sunt circuite cu memorie, iar
fiecare moment de timp este caracterizat de o stare intern a circuitului. Variabila timp, fie ea
discret sau continu, intervine de aceast dat n funcionarea circuitului.
Exemplul 1.1 ([tefan, 2000])
Apsarea tastei = a unui calculator de buzunar va produce un efect, pe sistemul de
afiaj al calculatorului, care depinde de secvena unor tastri anterioare. Dac anterior am tastat
2, +, 4, atunci efectul apsrii tastei = va fi afiarea cifrei 6. Dac secvena de tastri
anterioare a fost 7, -, 4, atunci efectul apsrii tastei = va fi afiarea cifrei 3. Deci
calculatorul a rspuns unei secvene date de comenzi, fiind aadar un sistem numeric
secvenial.

17

1.3 Clasificri

in

in

in

Sn
Sn

in

Sn

Sn

Sn

Sn

Sn

Sn

Sn

Sn
out

out

out

out

serie

paralel

serie - paralel

cu bucle de reacie

Fig. 1.7 Diferite cuplaje posibile pentru sistemele numerice

Clasificarea sistemelor numerice n combinaionale i secveniale nu mai este
satisfctoare la ora actual, deoarece se dovedete a fi prea puin nuanat, criteriile utilizate
fiind prea generale pentru un domeniu n care procesele de structurare au cptat o mare
amploare. Creterea complexitii funcionale a atras dup sine nuanri care presupun
evidenierea unui principiu de cretere structural n virtutea cruia vom obine o clasificare
mai consistent ([tefan, 1993]).
Clasificarea structural a sistemelor numerice se face prin mprirea lor n ordine,
fiecrui ordin fiindu-i asociat o anumit clas de funcii. Numrul de ordine nu este precis
delimitat, limita superioar fiind dat de posibilitile tehnologice de implementare i de modul
n care va evolua gndirea funcional.
Criteriul de clasificare propus presupune dou aseriuni:
un sistem de ordin n + 1, notat prin S n+1 , poate fi generat prin interconectarea unor
sisteme, dintre care cel puin unul este de ordin n, notat prin S n , ntr-o configuraie
ce presupune o bucl de reacie.
sistemul de ordin zero, notat prin S 0 , este reprezentat de un circuit logic
combinaional elementar cu o singur ieire (poart logic).
Posibilitile de cuplare a dou sau mai multe sisteme numerice sunt ilustrate n figura
1.7. Cuplarea serie, paralel sau mixt a unor sisteme numerice, dintre care cel puin unul este
de ordin n, genereaz tot un sistem de ordin n. Introducerea unei bucle de reacie crete cu o
unitate ordinul sistemului. n exemplul din figura 1.7 exist dou bucle de reacie care se
includ, adic peste sistemul extins serie, format din cel puin un sistem cu o bucl, se mai
nchide o bucl, care o include pe prima. Sistemul astfel obinut este un sistem de ordinul
n + 2 . Putem afirma c un sistem este de ordinul n, dac n interiorul lui pot fi puse n eviden
n bucle ierarhizate prin incluziune.
Majoritatea sistemelor numerice cunoscute pn n prezent pot fi incluse n 6 ordine.
Tabelul 1.4 ilustreaz diversificarea acestora n funcie de tipurile posibile de cuplaje. Dac
clasificarea sistemelor de ordin inferior este relativ simpl, constatm c ncadrarea sistemelor
n ordinele 4 i 5 este mai dificil i discutabil. Observm c toate sistemele combinaionale
sunt sisteme de ordinul 0, celelalte fiind secveniale. Clasificarea sistemelor secveniale este
acum mult mai nuanat dect nainte. Elementele de memorie, de la cele mai simple latch-uri
i pn la memoria RAM, sunt sisteme de ordinul 1, iar automatele cu stri finite sunt sisteme
de ordinul 2. Structurile de ordin superior nu fac obiectul acestui cri.

18

1 INTRODUCERE

Sisteme
numerice

Ordinul
sistemului

combinaionale

de memorare

automate cu
stri finite

microprogramabile

programabile

reele complexe
de procesare

Exemple
pori logice
multiplexoare
demultiplexoare
memorie ROM, PLA
latch cu ceas
registre serie
latch adresabil
memoria RAM
bistabil JK,
numrtor
uniti PIPE LINE
RALU, CROM
structuri PIPE LINE
procesorul
reele de procesare
calculatorul
reele de calculatoare
multiprocesor
INTERNET

Tabel 1.4
Tipuri de
cuplaje
elementar
serie
paralel
serie - paralel
elementar
serie
paralel
serie - paralel
elementar
serie
paralel
serie - paralel
elementar
serie, paralel i mixt
elementar
serie, paralel i mixt
elementar
serie, paralel i mixt

Semnificaia denumirilor prescurtate pentru unele circuite date ca exemple n tabelul 1.4
este urmtoarea: memorie ROM (Read Only Memory) - memorie care permite numai citirea
informaiei binare stocate anterior n structura circuitului, memorie RAM (Random Access
Memory) - memorie cu acces aleator, care permite citirea i scrierea informaiei din/n
memorie, structur PLA (Programmable Logic Array) - arie logic programabil, automat de
tip CROM (Controler and ROM) - o structur de ordin 2 care conine o memorie ROM i
circuite aferente, automat de tip RALU (Registers and ALU - Arithmetic Logic Unit) - o
structur de ordin 2 care conine regitrii i o unitate aritmetico-logic, structuri PIPE LINE reele care prelucreaz simultan mai multe secvene de date n acelai timp. Mai multe
informaii despre toate aceste structuri numerice vor fi prezentate n capitolele urmtoare.
Se observ c aceast clasificare structural este alctuit dup criterii valabile,
deoarece include toate tipurile de sisteme cunoscute pn n prezent. n plus, este o clasificare
deschis, oferind posibiliti de extindere ctre sisteme numerice de ordin superior celor
existente. Rmne ca aceste posibiliti s fie confirmate in viitor.