Laborator 1 OrCAD/Capture

Scopul acestei lucrri de laborator este de a v familiariza cu lucrul cu blocuri ierarhice.

Schemele electrice ierarhizate reprezint scheme obinuite ale unor sisteme sau echipamente electronice
complexe care, pentru o mai bun nelegere a funcionrii lor, sunt prezentate "etajat".
Pe nivelul principal se gsete, practic, un fel de schem bloc, dar nu o schem bloc obinuit, ci una corect din
punct de vedere electric, avnd arborii de alimentare i mas prezeni i corect conectai.
Pe primul nivel inferior se vor afla schemele electrice ale blocurilor existente pe nivelul principal, scheme care pot
avea la rndul lor blocuri ierarhice inferioare i aa mai departe. n majoritatea cazurilor nivelurile ierarhice descriu
urmtoarele:
- nivelul principal : schema bloc a echipamentului;
- nivelul inferior 1: scheme electrice ale ansamblelor;
- nivelul inferior 2: scheme electrice ale ansamblelor (eventual);
- nivelul inferior 3: scheme electrice ale subansamblelor sau modulelor;
- nivelul inferior 4: scheme electrice ale subansamblelor sau modulelor (eventual);
- nivelul inferior 5: scheme electrice (interne) ale circuitelor, dispozitivelor i componentelor electronice (eventual).
Structura unei scheme ierarhizate este prezentat n figura 1. Ea evideniaz configuraia arborescent a unei astfel
de scheme i posibilitile de deplasare n cadrul ei.

Fig. 1 Exemplu de schem electric ierarhizat

De pe nivelul superior, accesul spre structurile inferioare se face prin intermediul unor blocuri ierarhice. Aceste
simboluri fac trimitere ctre foldere schematice care pot conine una sau mai multe pagini SCM. Nivelul ierarhic de
baz sau nivelul superior se numete root module i este simbolizat n fereastra project manager precedat de
caracterul / (slash). Nivelul de baz poate conine mai multe pagini schematice. De cele mai multe ori
subordonarea ntre blocuri (numite i foldere) se face unu la unu alctuind ceea ce numim o structur ierarhic
simpl (figura 2). Astfel, ntr-o ierarhie simpl fiecare bloc ierarhic conduce ctre o singur schem ierarhic
inferioar.

Fig. 2 Structur ierarhic simpl n ORCAD

1

Se recomand, pentru a evita eventualele probleme care pot aprea la generarea fiierelor netlist, ca pe
nivelurile inferioare s se gseasc o singur pagin tip schem.
Programul Orcad Capture poate genera i structuri ierarhice complexe adic o schem sau un folder
schematic este referit de mai multe ori din diverse puncte ale ierarhiei (figura 3). Acest lucru permite reutilizarea
unei scheme deja desenate. De exemplu structura intern a unei pori poate fi apelat de mai multe ori ntr-o
schem. Capture face atunci distincie ntre elementele schemei atunci cnd sunt apelate de mai multe ori.

Fig. 3 Structur ierarhic complex n ORCAD

Structurile ierarhice complexe sunt specifice proiectrii i simulrii de circuite integrate complexe. n mod
normal la proiectarea unei plci de circuit imprimat nu intervin astfel de structuri. Pentru a asigura conectivitatea
electric ntre diversele pagini ale unei structuri ierarhizate programul Capture utilizeaz o serie de articole cu
destinaie bine precizat:
Blocuri de ierarhizare (Hierarhical Block)
Blocurile de ierarhizare, reprezentate sub form dreptunghiular fac legtura (logic) cu schemele sau folderele
aflate pe nivelul ierarhic inferior, ele fiind trapele de acces spre niveluri inferioare. Pentru a exista i legtur
electric n interiorul blocurilor ierarhice trebuie plasai pini ierarhici
Pini de ierarhizare (Hierarhical Pins)
Pini plasai pe conturul unui bloc de ierarhizare care asigur legtura electric pe vertical cu porturile ierarhice cu
acelai nume aflate n folderul situat pe nivelul inferior desemnat de blocul ierarhic respectiv.
Porturi de ierarhizare (Hierarchical Ports)
Porturile de ierarhizare sunt simboluri cu un sinfur pin care fac legtura electric pe vertical, n sus, spre pinii de
ierarhizare cu acelai nume aflai pe nivelul superior sau asigur legtura ntre paginile din interiorul unui folder
conectnd arborii de conexiune cu acelai nume. n anumite condiii, pentru a asigura conectivitatea n interiorul
unui folder, alturi de porturi ierarhice se pot utiliza i conectoare de tipul Off page connectors.
Pentru a crea o schem ierarhizat:
1. Trebuie s existe un folder rdcin care este nivelul principal (superior) al ierarhiei.
n fereastra Project Manager se selecteaz folderul respectiv i din meniul DESIGN Make
Root, sau similar din meniul pop-up. Folderele de pe nivelurile inferioare pot exista sau dac nu,
vor fi create.
n Capture exist o distincie ntre structura fizic numrul de foldere schem i structura ierarhic care stabilete
legturile de subordonare dintre folderele respective. n modul de afiare File din Project Manager ierarhia nu este
vizibil, structura ierarhic fiind afiat atunci cnd se apas pe Hierarchy. Din modul de afiare File fiecare folder
poate fi accesat individual, direct fr a ine cont de ierarhie. Relaia ierarhic ntre foldere se stabilete atunci cnd
ntr-un folder dat se creeaz un bloc ierarhic care face trimitere la un alt folder.
Schem ierarhizat propus pentru laborator
Din exemplul prezentat vor rezulta etapele necesare generrii unei scheme ierarhizate. Se propune realizarea unui
radioreceptor tip reflex cu schema prezentat n figura 4. Se dorete reprezentarea schemei sub form ierarhizat,
poriunile de schem din chenarul desenat cu linie punctat fiind incluse n dou scheme aflate pe nivelul inferior.
Cele dou blocuri vor purta numele ARF de la amplificator de radiofrecven i AAF de la amplificator de
audiofrecven. Este vorba deci de o ierarhie simpl, cu numai dou niveluri de adncime.
2

R3
+

-9V

PZ1

R2

C3

R2

CAP NP

R2

R4

CAPACITOR VAR
1

J1

T1

R1

1
2

R2

C2

L1

D1

Q1

DIODE

PNP BCE

C5

CAP POL

INDUCTOR

Q2

PNP BCE
4

R2

C4

C1

PIEZO BUZZER_2

CAP NP

8
CAP NP

CON2

TRNSFMR 165P

Fig. 4 Schema unui radioreceptor reflex propus spre a fi realizat ca structur ierarhizat
n figura 5 se poate observa nivelul principal al schemei ierarhizate, iar n figura 6 blocurile (nivelurile)
inferioare.
R3
-9V

1
2

L1

C2

C4

A3

B1

8
CAP NP

C5

CAP POL

INDUCTOR
CAP NP

4
CON2

A1

B2

A2

J1

B3

A4

CAPACITOR VAR

C1
T1

AAF

R2

ARF_1

AAF SCH

ARF SCH

TRNSFMR 165P

Fig. 5 Nivelul principal al schemei radioreceptorului reflex

Presupunem n cele ce urmeaz c se ncepe realizarea schemei de la zero, neexistnd scheme, anterior
elaborate, pentru blocurile de pe nivelurile inferioare. Subliniem c n practic este posibil ca schemele de pe
nivelul inferior s existe i se pune doar problema reunirii lor ntrun proiect cu structur ierarhizat.
Pe nivelul superior (root) se va gsi o schem obinuit, ce conine simboluri, componente fizice i
conexiuni electrice, n locul zonelor SCM delimitate prin frontierele punctate aprnd blocuri de ierarhizare. Pe
nivelurile inferioare n punctele unde au fost ntrerupte conexiunile se vor gsi porturi de ierarhizare, denumite
corespunztor. Se sugereaz numele din figura 5.
A4

B3

C3
R1
R2

PZ1

PIEZO BUZZER_2

R2

CAP NP

R2

D1

R4

A3

DIODE

R2

Q2

A1

PNP BCE

A2

Q1

B1

PNP BCE

B2

Fig. 6 Nivelurile inferioare ale schemei radioreceptorului reflex

3

Se creaz un proiect nou, de tip schem, cu numele RADIO; se creeaz automat un singur folder schem,
cu numele SCHEMATIC1, folder care conine o pagin schem numit PAGE1. Folderul creat este de tip root,
fiind precedat de /. Pentru mai mult claritate se recomand redenumirea folderului root n RADIO_BLOC. Se
poate apoi redenumi pagina schematic PAGE1. Se poate utiliza acelai nume ca i folderul, dei nu este
obligatoriu. Redenumirea se execut similar pentru folder i pentru pagina schem: se selecteaz n fereastra
Project Manager folderul sau pagina schem. Din meniul DESIGN se alege Rename. n fereastra deschis se
tasteaz noul nume i se confirm cu OK.
Se trece apoi la crearea de noi foldere schem i a paginilor SCM asociate, pagini care nu sunt create automat odat
cu folderul. n cazul nostru structura conine dou foldere numite ARF i AAF. Pentru a realiza acest lucru, n
fereastra Project Manager se selecteaz fiierul design (radio.dsn) i apoi din meniul DESIGN se alege New
Schematics. Se introduce ARF pentru numele noului folder creat. Apoi se selecteaz noul folder (ARF) i din
meniul DESIGN se alege New Schematic Page pentru a crea o pagin n interiorul folderului ARF. Se propune
implicit pagina cu numele Page1, nume care se prefer a fi schimbat n ARF. Structura proiectului trebuie s arate
ca n figura 7.

Fig. 7 Structura proiectului ierarhizat al radioreceptorului reflex

Se deschide pentru editare pagina de pe modulul principal prin dublu click sau din meniul popup Edit Page.
Se procedeaz la crearea blocurilor ierarhice. Se poate utiliza butonul din paleta cu unelte sau din meniul PLACE
se alege Hierarchical Block. Pe ecran apare fereastra Place Hierarchical Block. Reference este numele blocului
ierarhic respectiv. Se poate utiliza BLOC1 sau ARF, denumirea nefiind important. n cmpul Implementation
Type se alege Schematic View, adic blocul se va referi la un articol de tip schem electric.
n csua Implementation Name se introduce numele folderului de pe nivelul inferior care va fi referit de blocul
ierarhic care se va crea. n acest caz se introduce ARF, folder creat anterior. Trebuie acordat atenie introducerii
corecte a numelui, innd seama de caracterele scrise cu majuscule. Csua Path and filename se las
necompletat. Programul permite adugarea unor foldere schem exterioare proiectului, caz n care trebuie
precizat calea i numele fiierului anexat.
Butonul de selecie din csua Primitive se las pe poziia Default. Se poate utiliza i No. Dac butonul este pe
poziia Yes atunci nu se va putea cobor n ierarhie, chiar dac aceasta a fost definit. Dup introducerea datelor se
confirm cu OK. n continuare cursorul i schimb forma n cruce i se trece la desenarea conturului
dreptunghiular al blocului ierarhic. Desenarea se face innd apsat butonul stng al mouse-ului i eleiberndu-l n
momentul cnd conturul are forma convenabil. Pe ecran apare conturul rectangular alturi de numele su i de
numele folderului spre care face trimitere (ARF). Este posibil modificarea formei blocului selectnd conturul n
apropierea colurilor i deplasnd cursorul.
Etapa urmtoare presupune adugarea pinilor ierarhici. Pentru blocul ARF acetia sunt n numr de 4. Se
poate selecta butonul din paleta cu unelte sau din meniul PLACE se alege Hierarchical Pin. Pe ecran apare
4

fereastra Place Hierarchical Pin de unde se selecteaz numele pinului i tipul acestuia. Numele pinului se alege
A1, tipul Passive iar n csua Width se las selecia Scalar. Se confirm cu OK i la nivelul cursorului apare pinul
ierarhic care se deplaseaz n interiorul blocului ierarhic, la limita conturului acestuia. Se confirm plasarea cu
click. Programul trece automat la plasarea pinului urmtor, incrementnd numele pinului care devine A2. Se
continu cu plasarea tuturor pinilor necesari. Pentru mai buna urmrire a schemei se recomand pstrarea poziiei
relative a pinilor pe contur.
Programul Capture utilizeaz proprietatea legat de tipul pinilor pentru a face verificri de natur electric
ale schemei (Electrical Rule Check). Deoarece nu ne propunem acest lucru, tipul pinului nu este relevant. Tipul
pinului ierarhizat determin ns aspectul grafic al acestuia, fiind posibile patru forme distincte, care pot fi
observate n tabelul 1.

Tabelul 1
Dup plasarea pinilor blocului ARF se reiau operaiile i se creeaz similar blocul ierarhic AAF.
Se deseneaz schema de pe nivelul superior prin adugarea componentelor i a conexiunilor. Se trece apoi la
editarea numelor simbolurilor i a valorilor aferente. Se salveaz schema, apelnd din meniul FILE comanda Save
i confirmnd salvarea cu OK.
Se trece la desenarea schemelor de pe nivelurile ierarhice inferioare. Se pot deschide paginile din Project Manager
sau se poate selecta blocul ierarhic i apoi comanda Descend Hierarchy din meniul VIEW, pentru a cobor pe
nivelul ierarhic inferior. Se prefer ultima variant, ocazie cu care se verific dac ierarhia a fost corect creat. Dac
da, atunci la coborrea n ierarhie trebuie s apar pagina schem cu numele corespunztor: ARF, respectiv AAF.
Verificarea crerii corecte a structurii ierarhice mai poate fi fcut prin vizualizarea ierarhiei n fereastra
Project Manager, care trebuie s arate ca n figura 7.
n figura 8 se observ folderul de pe nivelul principal (root) i cele dou foldere subordonate, n ordine,
AAF i ARF, care apar cu semnul + care permite detalierea coninutului lor. Totodat apar listate simbolurile
utilizate pe nivelul principal.
Pentru a asigura legtura electric n ierarhie trebuie ca n schemele de pe nivelurile inferioare s se plaseze
porturi ierarhice cu nume care au corespondent n pinii ierarhici de pe nivelul superior. Plasarea porturilor ierarhice
se face utiliznd butonul din paleta cu unelte sau din meniul PLACE se alege Hierarchical Port. Pe ecran apare
fereastra Place Hierarchical Port, care este similar ferestrelor Place Power sau Place Ground. Fereastra are un
browser grafic n partea central unde pot fi vizualizate formele simbolurilor. Se poate alege orice form de port din
biblioteca CAPSYM.OLB. Se va introduce i numele portului (A1) n csua Name. Se confirm cu OK i se
plaseaz cele patru porturi din blocul ARF. Se ncearc s se respecte poziia relativ a porturilor, conform schemei
sau conform poziiei pinilor ierarhici de pe nivelul superior. Se observ incrementarea numelor porturilor.

Fig. 8 Prezentarea part-urilor utilizate pe nivelul principal al structurii ierarhizate

Se deseneaz schema ARF plasnd componentele fizice necesare. Se editeaz numele i valorile
corespunztoare. La final se salveaz schema. Se procedeaz similar pentru schema din folderul AAF. Se verific
coborrea n ierarhie cu Descend Hierarchy sau urcarea cu Ascend Hierarchy. n final se poate salva tot proiectul
din Project Manager.
Dac schemele de pe nivelurile inferioare au fost create n prealabil se poate proceda n modul urmtor:
1. Se realizeaz structura de foldere, ca n figura 7.
2. Se adaug porturi cu nume corespunztoare n schemele de pe nivelul inferior.
3. Se adaug blocuri ierarhice pe nivelul superior.
Se observ c fa de exemplul prezentat au fost inversate etapele 2 i 3. Programul Capture ofer astfel o mare
flexibilitate, fiind posibil a se modifica uor structura ierarhic prin adugarea de foldere existente sau crearea de
foldere noi.
OBS. Fa de situaiile prezentate n exemplu pot interveni i urmtoarele:
a. La crearea unui bloc ierarhic, dac folderul spre care face referire blocul ierarhic (nume precizat de
Implementation Name) nu exist, el se creeaz automat la coborrea n ierarhie. Programul solicit introducerea
numelui paginii schem care va fi creat n noul folder. Mai mult, dac n blocul ierarhic au fost definii pini
ierarhici, la coborrea n ierarhie apar plasate n pagina schem de pe nivelul inferior porturile ierarhice cu numele
corespunztoare.
b. n mod invers, dac folderele ce corespund nivelurilor inferioare sunt deja create i au ataate porturi ierarhice,
dup crearea blocului ierarhic pe nivelul superior apar automat pinii ierarhici cu numele corespunztoare.
SCHEME ELECTRICE CONCATENATE
Obinerea schemelor electrice concatenate este mult mai simpl dect obinerea celor ierarhizate. Structurile
concatenate sunt utilizate n situaiile n care schema electric pe care utilizatorul dorete s o realizeze este de
dimensiuni foarte mari i nu este posibil sau convenabil s fie pstrat n cadrul documentaiei echipamentului
(sistemului) electronic sub aceast form. n aceste condiii se vor crea scheme electrice mai mici pe formate
standard (A4, A3), scheme care, avnd acelai nivel de importan, nu pot fi concepute ca structuri ierarhizate.
Alteori, pentru motive de claritate se ia decizia de a se mpri proiectul pe pagini, chiar dac ar avea loc pe o
singur pagin de dimensiuni mai mari.

U1A
1
3
2

U2A
7408

1
3

U1B

4
6

74AC32

U2B
4

C1

10

3
74AC32
7408

CAP NP

R1

5
6

U3A

74AC74

CLK Q
CLR

U1C

PRE

7408

Fig. 9 Schem electric prea mare care se dorete a fi transformat

n dou scheme electrice concatenate
n figura 9 este prezentat schema electric iniial, schem secionat imaginar cu o linie punctat ce va
reprezenta grania dintre desenele-schematice separate care se vor obine.
n vederea obinerii celor dou scheme concatenate este bine s fie plasate simboluri monopin sugestive care s
realizeze legturile dorite. Aceste simboluri (de tip sgeat) vor primi pe terminalele lor numele de semnal necesare
pentru conectarea celor dou scheme electrice.
n figurile 10 i 11 sunt prezentate desenele-schematice obinute n urma operaiilor de "secionare", plasare
a simbolurilor monopin i plasare a numelor de semnal (semnalele sunt notate SEM1 ... SEM4).

U1A
1
3
2

U2A
7408

1
3

U1B

4
6

74AC32

5
7408

U1C

SEM1

C1

9
8

SEM2

10
7408

CAP NP

R1
R

SEM3
SEM4

U2B
4

SEM1

SEM2

3
74AC32

PRE

Fig. 10 Partea stng a schemei electrice SCM1

CLK Q

5
6

CLR

U3A

SEM4

SEM3

74AC74

A7

Fig. 11 Partea dreapt a schemei electrice SCM2

Din punct de vedere al sistemului de simulare ORCAD Capture schemele concatenate trebuie s fie
coninute n interiorul unui singur folder schematic, conexiunile dintre pagini realizndu-se prin conectoarele
numite Off-page connectors (figura 12). n acest tip de design toate paginile SCM se afl pe acelai nivel de
ierarhizare. Conexiunea electric dintre SCM1 i SCM2 este invizibil, fiind fcut prin intermediul numelor
asociate conectoarelor off-page.
Aceste nume reprezint de fapt semnale alocate unor arbori de interconectare din cele dou scheme, iniial
disjuncte. n urma plasrii conectoarelor, interconectrii lor n cadrul celor dou pagini schematice i alocrii unor
nume corespunztoare, structurile SCM1 i SCM2 vor deveni concatenate i vor fi transferate spre o singur plac
de circuit imprimat.

Fig. 12 Legtura prin conectoare off-page n cadrul unei scheme electrice concatenate
Conectoare de legtur cu exteriorul schemei curente (Off page connectors)
Pentru o mai bun nelegere a structurilor ierarhizate i concatenate din cadrul sistemului de proiectare
ORCAD, este prezentat un exemplu de proiect SCM complex, coninnd dou foldere schematice iar acestea, la
rndul lor, fiind constituite fiecare din dou pagini SCM.
Se pot observa interconectri pe orizontal, prin intermediul conectoarelor off-page i interconectri pe vertical,
prin intermediul blocurilor i porturilor de iererhizare.

Fig.13 Proiect complex cu scheme electrice ierarhizate i concatenate

Privind figura de mai sus, pot fi fcute urmtoarele precizri:
pinul de ierarhizare X din SCM1 este conectat electric cu portul de ierarhizare X din SCM3 n urma generrii
structurii ierarhizate.
portul de ierarhizare X din SCM3 este conectat electric cu conectorul off-page din SCM3 deoarece au acelai
nume de semnal i sunt amplasate n aceeai pagin schematic.
conectorul off-page din SCM3 este conectat electric cu conectorul off-page din SCM4 deoarece au acelai
nume de semnal i sunt amplasate n acelai folder schematic.
conectorul off-page din SCM4 este conectat electric cu arborele X deoarece au acelai nume de semnal i sunt
amplasate n aceeai pagin schematic.
arborele X din SCM4 NU este conectat electric cu arborele X din SCM2 deoarece, cu toate c au acelai
nume de semnal, sunt amplasate n pagini i foldere schematice diferite, disjuncte.

Laborator 2 OrCAD

Fig.1
Schema din fig.1 va fi desenat ntr-un proiect structurat ierarhic. Blocurile halfadd_A i halfadd_B conin
aceeai schem, care este reprezentat n fig.2.

Fig.2
Biblioteca GATE.olb conine par-urilor din scheme: 74LS32, 74LS04, 74LS08, 74LS32
Pentru a desena schema din fig.1 se va creea blocul halfadd_A. Etapele sunt:
- definirea blocului:
o din grupa de comenzi place, se alege comanda Hierarchical Block. Se va deschide fereastra din
fig. 3
1. Se trece numele de halfadd la Reference;
2. n zona Implementation Type se apas pe
butonul care are reprezentat sgeata i se alege
Schematic View;
3. n cmpul corespunztor comenzii
Implementation name se trece HALFADD;
4. Se apas pe butonul OK;
5. Se ine apsat butonul din stnga a mouse-ului,
se definete un dreptunghi care s fie suficient
de mare, astfel ca s se poata plasa n interiorul
lui patru Pini.
6. Se menine selectat blocul desenat (trebuie s
fie marcat de linie punctat).
Fig.3
1

o din grupa de comenzi place, se alege comanda Hierarchical Pin

Fig.4
Plasarea pinilor se face:
1. n cmpul Name se trece X,
2. la Type se alege input,
3. se apas OK,
4. se poziioneaz n parte a stng pinul,
5. Se apas butonul din dreapat a mous+ului i se alege comanda Edit Properties,
6. se procedeaza la fel pentru pinul cu numele Y,
7. pentru pinii SUM i CARRY se alege tipul de pin output, n rest se procedeaz ca i la pinii
anteriori..
o Dup desenarea complet a blocului HALFADD_A (inclusiv poziionarea celor patru pini) se
copie (se selecteaz blocul prin poziionarea selectorului n interiorul conturului, se alege
comanda copy din grupa de comenzi Edit sau combinaia de taste Ctrl+C). Blocul
HALFADD_B se aduce cu comanda paste (grupa de comenzi Edit sau combinatia de taste
Ctrl+V).
Pentru a desena schema ataat blocului se selecteaz blocul i se d n lucru comanda Descendent
Hierarchy (este n grupa de comenzi View sau prin apsarea butonului din dreapta a mouse-ului). Se
accept crearea unei pagini 1 n schematicul cu numele blocului.
n pagina care se va deschide se deseneaz schema din fig.2.
Schema din fig.5 conine dou blocuri ierarhice. Pinii ataai blocurilor sunt definii astfel:
Nume pin
Tip pin
Width
A[0..7]
INPUT,
Bus
WE
INPUT,
Scalar
Backup
POWER
Scalar
A[0..7]
Bidirectional
Bus
Utilizarea comenzii BUS:
1. de la pin se pleac cu un traseu construit cu Wire,
2. se plaseaz n captul fiecrui segment construit cu wire cte un simbol cu Bus Entry,
3. se unesc capete lui Bus Entry cu Bus,
4. comanda Net alias se utilizeaz pentru a asocia nume fiecrui fir care alctuiete magistrala (Bus), precum
i magistralei. Numele dat magistralei trebuie s coincid cu numele date firelor, iar numrul de fire este
specificat ntre dou paranteze dreptunghiulare (primul i ultimul).
Dac distana dintre pinii conectai la magistral corespunde distanei dintre dou noduri ale grid-ului, pentru a
fi expeditivi se poate apsa tasta cu F4. Astfel pot fi multiplicate segmentele wire i bus entry. Se procedeaz
astfel: se duce un segment, se apas tasta ESC i apoi tasta F4.
`

Fig.5

R
(R1 siR2)

C
(C1 siC2)

Biblioteca
DISCRETE
CAPACITOR POL
(C3)

SW KEY-SPST
(S1)

CRYSTAL
(Y1)

Biblioteca
MICROCONTROLLER
80C51
(U1)

Biblioteca
MISC
82C82

Blocul POWER

TRANSFORMER
(T1)

BRIDGE
(D1)

R
(R3, R5)

Biblioteca DISCRETE
CAPACITOR POL
DIODE
(C4,C5)
(D2, D3, D4)

POT
(R4)

BATTERY
(BT1)

P2703AB/T
O (U5)

Biblioteca TRANSISTOR
NPN BCE (Q2)

Blocul Memory

U3 si U4 au 20 pini. Pinii 10 (GND) si 20 (VCC) sunt de tip Power

Schema din fig.5 conine dou blocuri ierarhice. Pinii ataai blocurilor sunt definii astfel:
Nume pin
Tip pin
Width
A[0..7]
INPUT,
Bus
WE
INPUT,
Scalar
Backup
POWER
Scalar
A[0..7]
Bidirectional
Bus
Utilizarea comenzii BUS:
5. de la pin se pleac cu un traseu construit cu Wire,
6. se plaseaz n captul fiecrui segment construit cu wire cte un simbol cu Bus Entry,
7. se unesc capete lui Bus Entry cu Bus,
8. comanda Net alias se utilizeaz pentru a asocia nume fiecrui fir care alctuiete magistrala (Bus), precum
i magistralei. Numele dat magistralei trebuie s coioncid cu numele date firelor, iar numrul de fire este
specificat ntre dou paranteze dreptunghiulare (primul i ultimul).
Dac distana dintre pinii conectai la magistral corespunde distanei dintre dou noduri ale gridului, pentru a fi
expeditivi se poate apsa tasta cu F4. Astfel pot fi multiplicate segmentele wire i bus entry. Se procedeaz
astfel: se duce un segment, se apas tasta ESC i apoi tasta F4.

Biblioteca SRAM
6264
6

Biblioteca CONNECTOR
TESTPOINT (TP)
HEADER 8 (p)

CAP NP (C3 si C4)

Biblioteca DISCRETE
CRYSTAL (Y1)

SW PUSHBUTTON (S1)

U12 are
68pini

Laborator3OrCADCaptureParteditor
1. SasecreezesimbolulelectricpentrucomponentadinFigura1.

Figura1.SeciunileAsiB

NumelecomponenteiesteISO23.PrefixulutilizatinschemeleelectriceesteU.Capsulaacestei
componenteconinedouasimbolurielectriceidentice.Seciunilesuntnotateculitere.
Piniidinparteastngasuntdetipinput,iarceidindreaptadetipoutput.Numelepinilorsunt
IN1,IN2sirespectivOUT1,OUT2sinutrebuiesafievizibileinsimbolulcomponentei.Formapiniloreste
short.
2. SasecreezesimbolulelectricpentrucomponentadinFigura2.

Figura2.SeciunileAsiB

Numele componentei este 40CPQ060. Prefixul utilizat in schemele electrice este D. Capsula
acesteicomponenteconinedouasimbolurielectriceidentice.Seciunilesuntnotateculitere.
Pinii sunt de tip passive. Numele pinilor sunt A1 (stanga jos), A2(dreapta jos) si CK (sus) si nu
trebuiesafievizibileinsimbolulcomponentei.Formapiniloresteshort.
3. SasecreezesimbolulelectricpentrucomponentadinFigura3.

Figura3.SeciunileAsiB

Numelecomponenteieste119LNS.PrefixulutilizatinschemeleelectriceesteL.Capsulaacestei
componenteconinedouasimbolurielectriceidentice.Seciunilesuntnotateculitere.
PiniisuntdetippassivesisuntnotaicuL1panalaL4.Numeleacestoranutrebuiesafievizibile
insimbolulcomponentei.Formapiniloresteshort.

4. Ssedesenezesimbolulelectricpentrucomponentadinfig.9.

5.

6. Fig.9seciunileAiB

Numelecomponenteieste2N6660.PrefixulutilizatnschemeleelectriceesteQ.
Capsulaacesteicomponenteconinedousimbolurielectriceidentice.Seciunilesuntnotatecu
litere.
PiniisuntdetippassiveinotaicuQ1pnlaQ3.Formapiniloresteshort.
7. SasecreezesimbolulelectricpentrucomponentadinFigura4.

Figura4.SeciunileAsiB

Numele componentei este 4306R102/SIP40. Prefixul utilizat in schemele electrice este RD.
Capsula acestei componente conine doua simboluri electrice diferite, notate cu litere. Pinii ambelor
seciuniauformashortsisuntdetippassive.Corespondentanumrnumeapinilorpoatefiregsitain
tabeluldemaijos:
Sectiune
A
A
A
A
A
A
B
B
B

Numar
1
2
3
4
5
6
7
8
9

Nume
A1
A2
A3
A4
A5
A6
AN1
AN2
CK

Numelepinilornutrebuiesafievizibilinsimbolulcomponentei.

8. SasecreezesimbolulelectricpentrucomponentadinFigura5.

Figura5.SeciunileAsiB

Numelecomponenteieste40CPQ060ISO.PrefixulutilizatinschemeleelectriceesteD.Capsula
acesteicomponenteconinedouasimbolurielectricediferite,notateculitere.SeciuneaAarepiniide
tippassive,iarlaseciuneaBpiniidindreaptasuntdetipinputiarceidinstngadetipoutput.Forma
tuturorpiniloresteshort.Corespondentanumrnumeapinilorpoatefiregsitaintabeluldemaijos:
Seciune
A
A
B
B
B
B

Numr
1
2
3
4
5
6

Nume
D1
D2
IN1
OUT1
OUT2
IN2

Numelepinilornutrebuiesafievizibilinsimbolulcomponentei.

9. SasecreezesimbolulelectricpentrucomponentadinFigura6.

Figura6.SeciunileAsiB

Numele componentei este 2N544/2121SPDT. Prefixul utilizat in schemele electrice este XLS.
Capsulaacesteicomponenteconinedouasimbolurielectricediferite,notateculitere.
Ambeleseciuniaupiniidetippassive.FormapinilorestelinerespectivdotpentruseciuneaAsi
shortpentruseciuneaB.Corespondentanumrnumeapinilorpoatefiregsitaintabeluldemaijos:
Seciune
A
A
A
A
A
B
B
B

Numr
1
2
3
4
5
6
7
8

Nume
COIL1
COIL2
CONT1
CONT2
CON3
GATE
T1
T2

Numelepinilornutrebuiesafievizibilinsimbolulcomponentei.

10. SasecreezesimbolulelectricpentrucomponentadinFigura7.

Figura7.SeciunileAsiB

Numele componentei este CD4027BMS. Prefixul utilizat in schemele electrice este U. Capsula
acesteicomponenteconinedouasimbolurielectriceidentice,notateculitere.Formapinilor,numrul
si numele sunt corespunztoare cu imaginea din Figura 7. Suplimentar fata de pinii din figura,
componentamaiareunpincuformazerolengthdetippowercunumrul8sinumeleGNDcenueste
vizibilinimagine.Tipulpinilorestecorespunztorcutabeluldemaijos:
Nume
J
K
CLK
Q
Q_
R
S
VDD
GND

Tip
Input
Input
Input
Output
Output
Input
Input
Power
Power

11. SasecreezesimbolulelectricpentrucomponentadinFigura8.

Figura8.SeciunileAD

Numele componentei este CDB4565. Prefixul utilizat in schemele electrice este U. Capsula
acesteicomponenteconinepatrusimbolurielectriceidentice,notateculitere.Formapinilor,numrul
sinumelesuntcorespunztoarecuimagineadinFigura8.Tipulpinilorestecorespunztorcutabelulde
maijos:
Nume
R
S1
S2
C
M
Y
Y_
VCC
GND

Tip
Input
Input
Input
Input
Input
Output
Output
Power
Power

12. Sasecreezeunproiectnou,sisaseplasezeinschemaacestuiadinbiblioteciledejaexistentein
Capturecomponenteledintabeluldemaijos.Modificaiacestecomponenteconformdesenelor
dintabelutilizndcomandaeditpart.
Numecomponentaoriginala

Imaginecomponentadupmodificare

TRNSFMR165P

4306R102/SIP

4N25A

40CPQ060/TO

5305HD

5PLC

154AC

201241SPST

IRFP3710

Aplicatii la realizarea de biblioteci

1. Sa se realizeze schema electrica din fig.1. Schema reprezinta o aplicatie tipica (oscillator Wien) pentru
un circuit integrat de tip amplificatory operational cvadruplu TL084 (4 amplificatoare pe componenta) de
precizie. Puntea Wien va fi realizata cu doua circuite integrate, IC2 si IC3.
Simbolurile pentru parturile amplificatorului operational si a puntii Wien vor fi create intr-o
biblioteca care va fi atasata in subdirectorul proiectului si va contine schema din figura 1.

Fig. 1 Schema electrica a oscilatorului Wien

R (R1,R4, R5)

DISCRETE library
POT (R3)

CAP NP (C1)

DIODE library
D1N4148

2. Sa se realizeze structura de interconectare a unui modul electronic reprezentand un detector de vibratii

(fig. 2) realizat cu ajutorul amplificatorului TL084 (creat la punctul anterior), referit in schema IC1.
Se va crea o biblioteca proprie proiectului care va contine atat simbolul pentru circuitul IC1 cat si
simbolurile electrice de tip power pentru +Ub, -Ub, si U0.

R2 (R6:R12,
R14:R17)
BATTERY (BT1)

DISCRETE library
POT (R13)
CAP NP
(C2, C6)
JFET N(Q2) SPEAKER (LS1)

DIODE library
CAP POL
(C3:C5, C7:C9)

D1N4148

Fig.2 Schema electrica a detectorului de vibratii

Realizai structura de interconectare a schemei electrice respectnd urmtoarele cerine:

1 Verificai dac schema este corect desenat din punct de vedere electric.
2 Extragei lista de materiale.
3 Placa are forma circular cu diametrul de 81mm. n centrul plcii se va prevedea o gaur de prindere cu
diametrul de 3mm.
4 Circuitul imprimat va fi realizat pe o plac simplu placat.
5 Traseul de mas (notat n schem cu gnd) va avea limea de 1 mm. Restul traseelor vor fi de 0,45 mm.
6 Pe plac se vor inscripiona:
- numele studentului pe layerul electric cu componente (TOP),
- numrul grupei pe layerul de inscripionare SSBOT.
Pentru a rezolva punctele 1 i 2 se vor aplica programele utilitare:
1. Design Rules Check, Verificai dac schema este corect desenat din punct de vedere electric. se
gsete n meniul TOOLS, disponibil doar n cazul n care este selectat design-ul. Rolul acestui program
este de a informa proiectantul asupra unor elemente de neclaritate (warnings) sau erori grave (errors) care
au fost identificate n cadrul proiectului realizat. Atenionrile i erorile sunt plasate ntr-o matrice (numit
ERC Electrical Rules Check) care conine pe linii i pe coloane diverse tipuri electrice de terminale
aparinnd componentelor i dispozitivelor electronice reale. La intersecia lor sistemul de proiectare poate
lsa cmp liber (nu sunt probleme), poate plasa un W (eticheta care atenioneaz c n locul unde se
plaseaz marker-ul ar putea fi o problem) sau un E (etichet care avertizez c n locul unde se
plaseaz marker-ul este problema de interconectare grav).

2. Bill of Materials, Extragei lista de materiale.

3 Trasarea contur plc Placa are forma circular cu diametrul de 81mm. Se face astfel:
- Se acceseaz din grupa de comenzi Options - System Settings.
Display units - Se bifeaz cerculeul
din dreptul unitii de msur (mm).
Grids Cmpurile corespunztoare
lui Detail grid i Visibile grid vor fi
completate cu valoarea razei (40.5)

Realizarea unui contur de plac se face utiliznd meniul Tool,

comanda Obstacle, obiunea New. Crucea mic ce apare n aria de
lucru indic faptul c este deja posibil s se nceap trasarea liniei
de contur. Cum nc nu se cunoate ce tip de contur va fi desenat,
este indicat s se apeleze la meniul contextual (clic-dreapta) i s se
aleag opiunea Properties. n acest moment va aprea tabloul
Obstacle n care trebuie s se specifice elementele conturului de
plac dorit.

Plasarea gurilor de prindere n centrul plcii se va prevedea o gaur de prindere cu diametrul de

3mm. Comanda care se folosete este din grupa de Tool, Component, New. Se deschide fereatra Add
Component.

Se apas pe
butonul Footprint i din biblioteca Layout se alege MTHOLE 1 sau MTHOLE 2 sau MTHOLE 3. Se
apas pe butonul OK.

Poziionarea componentei n centrul plcii: Location, X i Y

se trece 0. Se apas OK.

Stabilirea diametrului gurii de prindere:

Se selecteaz componenta MTHOLE i se acceseaz baza de date corespunztoare lui Padstack.

Se aleg din prima coloan Layerele DRLDWG i DRILL. Se trece valoarea gurii la Pad Width i la Pad
Height.
4 Stabilirea tipului de plac Circuitul imprimat va fi realizat pe o plac simplu placat.
Circuit simplu placat:
- BOTTOM routing
- TOP, GND, POWER, INNER1 i
INNER2 devin Unused.

5 Stabilirea limii traseeelor Traseul de mas (notat n schem cu gnd) va avea limea de 1 mm. Restul
traseelor vor fi de 0,45 mm.
Se acceseaz baza de date corespunztoare lui Nets.

Se selecteaz din coloana NET NAME net-ul cu numele GND, iar n coloana Width Min Con Max se
trece valoarea impus (1mm). Se procedeaz la fel pentru restul traseelor.
6 Inscripionarea plcii Pe plac se vor inscripiona:
- numele studentului pe layerul electric cu componente (TOP),
- numrul grupei pe layerul de inscripionare SSBOT.
Comanda: Tool, Text, New.
Text String se trece textul
Layer se alege pe ce layer
dorim s apar scris textul.
Se va bifa Mirrored numai
pentru textele care trebuie
scrise pe layere care au n
nume BOTTOM.

Finalizarea plcii implic:

- plasarea componentelor n interiorul conturlui
- construirea traseelor: comenzile AUTO, Autoroute, Board.

Realizai structura de interconectare a schemei electrice respectnd urmtoarele cerine:

1 Verificai dac schema este corect desenat din punct de vedere electric.
2 Extragei lista de materiale.
3 Placa are forma dreptunghiular cu laturile de 50/72mm.
La 5mm de colul din stnga sus a plcii se va prevedea o gaur de prindere cu
diametrul de 3mm.
4 Circuitul imprimat va fi realizat pe o plac simplu placat.
5 Traseul de mas (gnd) va avea limea de 0,9 mm. Restul traseelor vor fi de 0,35 mm.
6 Pe plac se vor inscripiona:

- numele studentului pe layerul de inscripionare corespunztor celui cu componente

(SSTOP),
- numrul grupei pe layerul cu trasee (BOT).

Realizai structura de interconectare a schemei electrice respectnd urmtoarele cerine:

1 Verificai dac schema este corect desenat din punct de vedere electric.
2 Extragei lista de materiale.
3 Placa are forma ptrat cu latura de 79mm.
La 5mm de colul din dreapta sus a plcii se va prevedea o gaur de prindere cu
diametrul de 4mm.
4 Circuitul imprimat va fi realizat pe o plac simplu placat.
5 Traseul de mas (gnd) va avea limea de 0,95 mm. Restul traseelor vor fi de 0,31 mm.
6 Pe plac se vor inscripiona:

- numele studentului pe layerul de inscripionare (SSTOP) corespunztor celui cu

componente,
- numrul grupei pe layerul de inscripionare corespunztor celui cu trasee (BOT).
Realizai structura de interconectare a schemei electrice respectnd urmtoarele cerine:

1 Verificai dac schema este corect desenat din punct de vedere electric.
2 Extragei lista de materiale.
3 Placa are forma circular cu diametrul de 79mm. Gaura de prindere cu diametrul de 3mm
se va plasa n sectorul corespunztor cadranului II dintr-un cerc trigonometric.
4 Circuitul imprimat va fi realizat pe o plac simplu placat.
5 Traseul de mas (gnd) va avea limea de 0,75 mm. Restul traseelor vor fi de 0,32 mm.
6 Pe plac se vor inscripiona: - numele studentului pe layerul cu componente (TOP),

- numrul grupei pe layerul de inscripionare corespunztor celui cu trasee (SSBOT).

Accesarea utilitarului Library Manager se poate face in mai multe moduri:

1. Tools, Library Manager

2. File,Library Manager

3. Folosind butonul dedicat

Pentru crearea unui nou footprint se foloseste comanda Create New Footprint

Name of Footprint: se trece numele sub care va fi salvat simbolul in biblioteca.

Footprintul primeste automat primul PIN.

Options, System Settings

Se alege unitatea de masura si se stabiuleste Gridul pentru Place grid. Deregula,

trebuie sa fie multiplu sau submultiplu a lui 2,54mm (cele din foaia de catalog) dar in
funtie de distanta dintre pini poate fi ales si la alte valori
Adaugarea de PINi se face in baza de date corespunzatoare comenzii

Adaugarea de Pini
Prin copierea lui Pad 1 se introduc numrul de randuri egal cu numrul de pini din
foaia de catalog.
In coloanele Pad x loc si Pad y loc se trec coordonatele fiecrui pin calculate in
raport cu Pad 1, care este considerat origine adica x si y 0,0 si pozitionate la distanta
stabilita la place grid.
Forma si dimensiunile Pad-urilor
In baza de date corespunzatoare comenzii Padstack se seteaza:
Forma pastilei in coloana Pad Shape
Dimensiunea pastilei in coloanele Pad Width si Pad Height.

In functie de tipul componentei (SMD sau THT) pad-urile sunt definite astfel:
THT
SMD
Layer Name
(terminale sub forma de ace)
(terminale sub forma de pastile)
Top
DA
DA
Bootom
DA
NU
Plane
DA
NU
Inner
DA
NU
SMTOP
DA
DA
SMBOT
DA
NU
SPTOP
NU
DA
SPBOT
NU
NU
SSTOP
NU
NU
SSBOT
NU
NU

ASYTOP
ASYBOT
DRLDWG
DRILL

DA
DA
DA
DA

DA
NU
NU
NU

Obstacolul care insoteste footprintul trebuie sa fie de tip Place Outline pe layerul :
- THD pe Global Layer
- SMD pe TOP.
- Este important pentru ca delimiteaza pe placa locul pentru componenta
respectiva.
Marcarea cu vopsea a formei componentei se face cu obstacole pe layerele ASYTOP
si SSTOP.
Salvarea footprintului construit se face cu comanda Save Footprint As.

Comform foilor de catalog de mai jos creai cte o amprent (footprint) pentru
fiecare component. Ele vor fi salvate ntr-o bibliotec cu numele Dumneavoastr.
Atentie, desenele reprezinta dimensiunile componentei, nu dimensiunile footprintului.
1
.

L
2.00.2

Dimensiuni (mm)
W
T
1.250.2
1.250.2

e
0.2

g
0.5

Dimensiuni (mm)
H
10.5

F
5.0

d
0.6

2.

D
5.5

T
3.5

Comform foilor de catalog de mai jos creai cte o amprent (footprint) pentru
fiecare component. Ele vor fi salvate ntr-o bibliotec cu numele Dumneavoastr.

.
e
0.100.20

Dimensiuni (mm)
L
T
0.600.03
0.30.03

W
0.30.03

2.

Comform foilor de catalog de mai jos creai cte o amprent (footprint) pentru
fiecare component. Ele vor fi salvate ntr-o bibliotec cu numele Dumneavoastr.

.
Dimensiuni (mm)
L
T
1.00.05
0.50.05

e
0.150.35

W
0.50.05

2.

D
7.4

T
4

Dimensiuni (mm)
H
13.4

F
5.0

d
0.6

Comform foilor de catalog de mai jos creai cte o amprent (footprint) pentru
fiecare component. Ele vor fi salvate ntr-o bibliotec cu numele Dumneavoastr.
1

e
0.120.20

Dimensiuni (mm)
L
T
0.700.03
0.40.03

W
0.40.03

2.

Lmax
7

Dimensiuni (mm)
Dmax
H
3
26

d
0.45

Conform foilor de catalog de mai jos creai cte o amprent (footprint) pentru fiecare
component. Ele vor fi salvate ntr-o bibliotec cu numele dumneavoastr.

L
2.00.2

2.

Dimensiuni (mm)
W
T
1.250.2
0.90.2

e
0.2

g
0.5

Conform foii de catalog creai o amprent (footprint) pentru componenta de mai jos.
Ea va fi salvata ntr-o bibliotec cu numele dumneavoastr.

1. Sa se realizeze schema corespunzatoare circuitului din figura de mai jos, si apoi sa i se

realizeze cablajul imprimat, respectand urmatoarele cerinte:

Componenta U1 va fi creata intr-o biblioteca noua;

Schema va trebui verificata din punct de vedere electric, si pentru aceasta va trebui
generata lista de materiale;
Placa va avea forma patrata, cu latura de 50 mm;
Pe placa va fi prevazuta o gaura de prindere cu diametrul de 3.2mm, asezata la
distanta de 6mm de laturile corespunzatoare coltului din stanga jos;
Placa va fi de tip simplu strat;
Latimea folosita pentru trasee va fi de: 1mm pentru GND si VCC, 0.5mm pentru N1 si
0.2mm pentru N2;
Placa va fi inscriptionata cu:
o Data la care a fost realizata placa, pe layerul SSTOP;
o Numele presoanei care a realizat placa, pe layerul BOTTOM;
Componentelor li se vor aloca urmatoarele footprint-uri:
Componenta
R1,R2

Biblioteca
TM_AXIAL

Footprint
AX/.375X.100/.034

L1

Se va crea conform desenului de mai jos

INDUCTOR

C1
U1

TM_CYLND
DIP100T

CYL/D.225/LS.125/.031
DIP.100/6/W.300/L.375

A
B
C

50.5 mm
6.51 mm
280.5 mm

D
E
F
W

200.5 mm
2.5 mm
2 0.5 mm
0.5 mm

2. Sa se realizeze schema corespunzatoare circuitului din figura de mai jos, si apoi sa i se

realizeze cablajul imprimat, respectand urmatoarele cerinte:

Componenta U1 va fi creata intr-o biblioteca noua;

Schema va trebui verificata din punct de vedere electric, si pentru aceasta va trebui
generata lista de materiale;
Placa va avea forma circulara, cu diametrul de 80 mm;
Pe placa va fi prevazuta o gaura de prindere cu diametrul de 3.2mm, asezata in
centrul placii;
Placa va fi de tip simplu strat;
Componenta C2 va fi plasata pe spatele placii (pe bottom);
Latimea folosita pentru trasee va fi de: 1.2 mm pentru GND V+ si V-, 0.3mm pentru
IN1 si 0.2mm pentru celelalte trasee;
Placa va fi inscriptionata cu:
o Data la care a fost realizata placa, pe layerul BOT;
o Numele presoanei care a realizat placa, pe layerul SSTOP;
Componentelor li se vor aloca urmatoarele footprint-uri:
Componenta
R2,R3,R4
L1

Biblioteca
TM_AXIAL
TM_RAD

Footprint
AX/.375X.100/.034
RAD/.300X.125/LS.200/.031

C1

Se va crea conform desenului de mai jos

(dimensiunile in mm sunt in paranteze)

CAPACITOR

U1

DIP100T

DIP.100/8/W.300/L.425