Documente Academic
Documente Profesional
Documente Cultură
LOGICE (SSI)
1. Scopul lucrrii
Studiul structurilor numerice realizate cu circuite SSI (Small Scale
Integration) i nsuirea metodelor de analiz i sintez a acestor structuri.
2. Aparate necesare
- panou logic
- surs de alimentare reglabil
- voltmetru electronic (sau tip MAVO-35)
- cordoane de legtur
3. Consideraii teoretice
Structurile numerice combinaionale sau circuitele logice combinaionale
(CLC) implementeaz funcii binare. O funcie binar de n variabile binare
independente este o aplicaie f : { 0,1} { 0,1} , unde domeniul de definiie este
n
{( )
mulimea {0,1} = x1x2 ... xn x1 {0,1}, x2 {0,1}, ... , xn {0,1} .
n
}
Numrul maxim de elemente ale mulimii {0,1} este 2 n , dar nu este absolut
n
necesar ca funcia s fie definit pentru toate aceste combinaii de variabile. Numrul
maxim de funcii binare de n variabile este:
2n
C
n
i
N= 2n
= 22
i=0
A f
A f f=A 0 1
1 0
Fig. 3.1 Reprezentarea grafic a inversorului, expresia algebric i tabelul de adevr
1
- circuitul 7400 conine 4 pori I-NU cu cte 2 intrri:
A B f
A
f f =A B . 0 0 1
B 0 1 1
1 0 1
1 1 0
Fig. 3.2 Reprezentarea grafic, expresia algebric i tabelul de adevr
A
B f . .
f =A B C
C
Fig. 3.3 Reprezentarea grafic a porii I-NU cu 3 intrri i expresia algebric
Pentru a gsi circuitul optim care implementeaz funcia cutat este necesar
operaia de minimizare a funciei binare, n urma creia rezult o expresie algebric
ct mai simpl care permite construcia circuitului folosind un numr minim de pori.
Exist numeroase tehnici de minimizare: pentru calculul manual se prefer
utilizarea diagramelor Veitch-Karnaugh, iar pentru calculul automat metode tabelare
cum ar fi metoda Quine-McCluskey sau metoda Espresso.
Expresia minim a funciei f rezult imediat din una din cele dou forme ale
diagramelor prezentate:
f ( A, B, C , D) = B D + C D + A C = B D C D A C
Am folosit o teorem fundamental a algebrei boolene cunoscut sub numele de
"Legile lui DeMorgan" care permite transformarea operaiilor binare SAU n I i
invers. Ea permite implementarea funciilor binare numai cu pori I-NU:
X + Y = X Y , sau relaia dual: X Y = X + Y
2
A
A .
A A=A
C f A A
D 1
A
.
A 1=A
B
Fig. 3.5 Schema logic cu numr minim de pori I-NU
Inversoarele se pot obine din pori I-NU prin conectarea mpreun a intrrilor
(legile de idempoten) sau prin conectarea celorlate intrri la 1 logic (elementul
neutru pentru operaia binar I).
4. Modul de lucru
Dac panoul logic nu este prevzut cu surs de alimentare de la reea, se
alimenteaz cu o tensiune de 5V de la o surs de tensiune reglabil. ATENIE LA
RESPECTAREA POLARITII I LA VALOAREA INIIAL A
TENSIUNII! Datorit diodei din reeaua de protecie se msoar cu un voltmetru
tensiunea ntre pinii de alimentare indicai de catalog (la circuitele integrate care
conin pori logice, ntre pinii 14 i 7). Se pornete de la 0V i se mrete tensiunea de
la surs, pn ce valoarea msurat ajunge la +5V. Valoarea limit absolut de catalog
este de +7V. Depirea valorii limit absolute va distruge cu o mare probabilitate
circuitul integrat!
+ _
14 13 12 11 10 9 8
+
V V+
_
1 2 3 4 5 6 7
4.1. Se face analiza schemei logice din figura 4.2, reprezentnd cele 4 funcii
binare prin expresii algebrice, tabele de adevr i diagrame temporale. Se verific
experimental rezultatele obinute n urma analizei teoretice a circuitului.
A f0
B
f1
f2
f3
3
A B C D f
0 0 0 0 0
0 0 0 1 1
0 0 1 0 x
0 0 1 1 x A A
0 1 0 0 x
0 1 0 1 1 A
0 1 1 0 1 0 x 0 0 D
0 1 1 1 1 C
1 0 0 0 0 1 1 1 1 f
1 0 0 1 1 D
1 0 1 0 0 C
1 0 1 1 0 x 1 x 0
1 1 0 0 0 C D
1 1 0 1 1 x 1 0 0 D
1
1
1
1
1
1
0
1
0
x B B B . .
f=C D+A C= C D . . A. C
Fig. 4.3 Sinteza funciei binare reprezentat prin tabelul de adevr
Se realizeaz montajul din figura 4.3 i se face verificarea sintezei prin analiza
circuitului folosind tabelul de adevr. Schema logic obinut este unic? Care este
criteriul de minimizare adoptat aici?
5. Probleme rezolvate
5.1. S se proiecteze un circuit logic combinaional de tip "cheie electronic"
cu 3 intrri i o singur ieire. Fiecare intrare reprezint starea unui contact: dac
contactul este deschis, acesta furnizeaz 1 logic pe intrarea respectiv. n starea iniial
toate contactele sunt deschise i ieirea circuitului este n 1 logic, adic alarma este
dezactivat.
Dac nchiderea contactelor (care pot aciona de exemplu nite zvoare electro-
magnetice) se face ntr-o anumit ordine prestabilit, atunci ieirea rmne n 1 logic
i alarma nu este declanat. Dac ordinea de nchidere a contactelor nu este
respectat, ieirea trece n 0 logic i se afieaz starea de alarm prin aprinderea unui
LED.
Cte combinaii posibile exist? Dar pentru 5 contacte? Explicai cum trebuie
s fie contactele i de ce.
Rezolvare:
S presupunem c ordinea prestabilit de nchidere a contactelor este B, C, A.
Tabelul de adevr pentru implementarea funciei de alarmare, minimizarea funciei cu
ajutorul diagramei Veitch i schema logic obinut sunt date n figura 5.1.
A B C f A
0 0 0 1
0 0 1 0 A f
0 A
0 1 0
0 1 1 0 C 1 0 0 1 B
1 0 0 1 C
1 0 1 1 C 0 0 1 1
1 1 0 0
1 1 1 1 B B B . . . . A .C
f=B C+A C= B C
Fig. 5.1 Sinteza funciei binare de alarmare
4
Pentru 3 contacte exist 3! = 6 combinaii posibile, iar pentru 5 contacte avem
120 de combinaii distincte. Se folosesc ntreruptoare cu meninere, deoarece este
necesar memorarea strilor contactelor la fiecare pas. n lipsa acestor memorii
mecanice, sunt necesare memorii electronice, deci problema nu este rezolvabil prin
metodele prezentate n lucrare.
e c
d
Fig. 5.2 Notaii folosite pentru cele 7 segmente ale elementului de afiaj
Rezolvare:
Pentru fiecare segment de afiaj se genereaz cte o funcie binar conform
cerinelor problemei. Rezult tabelul de adevr din figura 5.3. Prin minimizare se
obin ecuaiile funciilor binare cutate i rezult schema logic a circuitului.
g g =A
A B a b c d e f g Simbol A
0 0 0 0 0 0 0 0 1 a
B b
0 1 1 1 1 0 0 0 1 b=c= B
c
1 0 1 0 0 1 0 0 0 d d= A B .
1 1 0 1 1 0 0 0 0 . . . . .
a = A B + A B= A B A B
e
f e=f=0
5
Aceste variabile binare rezult din datele problemei, iar proiectantul este liber
s aleag modul n care se atribuie valorile logice acestor variabile. Candidatul este
acceptat dac cel puin una din condiiile cerute este ndeplinit, adic:
f = a + b + c + d + e , unde
a = BCD, b = ACD, c = BCD, d = AB, e = AC
Expresia algebric a funciei cutate este f = BCD + ACD + BCD + AB + AC ,
dar aceast form a funciei nu este minim. Pentru o minimizare rapid i eficient se
trec termenii produs ntr-o diagram Veitch. Soluia problemei este dat n figura 5.4.
A A
0 0 1 0 D A
C B
0 0 1 0 f
D C
1 1 1 1
C
1 1 1 1 D
B B B .
f= C+A B= C A B. .
Fig. 5.4 Sinteza funciei binare f(A,B,C,D)
6. Probleme propuse
6.1. S se implementeze cu numr minim de pori SAU-NU un circuit de
anticoinciden cu 3 intrri (circuit care furnizeaz 1 logic la ieire cnd cele 3
variabile de intrare nu sunt identice i 0 logic n rest).
6.4. Un ascensor transport materiale care au mase cuprinse ntre 100 i 1000
Kg. Sesizarea greutii se face prin nchiderea a 3 contacte: A, B i C (vezi figura 6.2).
S se determine funcia de comand a cuplrii motorului, tiind c ascensorul poate fi
deplasat dac e gol (A, B, C deschise) sau dac are greuti cuprinse ntre 100 i 1000
Kg (A, B nchise, C deschis). In afara acestor limite, ascensorul nu poate fi deplasat.
G
structura are timpul de
propagare a unei pori
(un singur nivel logic) A B C