L13.

CIRCUITUL INTEGRAT CMOS STANDARD

13.1. Noþiuni teoretice

13.1.a.Introducere

Proprietãþile circuitului integrat CMOS (Complementary Metal Oxide Semiconductor)

sunt foarte apropiate de cele ale unui comutator ideal : consum de putere redus, vitezã
relativ mare de comutaþie, imunitate sporitã la zgomot.

Fig. 13.1.1. Structura cu simetrie complementarã utilizatã în MOS

Circuitul CMOS standard din Fig. 13.1.1 constã din douã tranzistoare MOS
complementare , cu canal p ºi cu canal n, realizate pe acelaºi substrat . In aceastã configuraţie,
baza (B) ºi sursa (S) fiecãrui tranzistor sunt legaþi împreunã , drenele (D) tranzistoarelor
conectate în paralel constituie borna de ieºire , iar grilele (G) tranzistoarelor, conectate ºi acestea
în paralel, formeazã borna de intrare a circuitului CMOS standard.
Tensiunea de alimentare Vdd a unui circuit CMOS poate varia intre 3V si 15V. Valoarea
tensiunii de alimentare ºi capacitatea de sarcinã determinã duratele timpilor de propagare
duratele timpilor de tranziþie ºi puterea disipatã.

13.1.b.Inversorul CMOS

Inversorul CMOS constituie poarta fundamentalã a familiei CMOS (vezi Fig..13.1.2),

O tensiune pozitivã de valoare ridicatã (+VDD) adicã SUS , aplicatã pe terminalul comun al
grilei deschide tranzistorul MOS cu canal n ºi blocheazã tranzistorul MOS cu canal p ceea
ce face ca ieşirea sã fie comutatã la o valoare coboritã de tensiune (V SS) , adicã JOS.
Similar, o tensiune de valoare coboritã sau nulã (VSS) adicã JOS prezentã pe grilã, va
deschide tranzistorul MOS cu canal n, ieºirea fiind comutatã la o valoare ridicatã de tensiune
(VDD) , adicã SUS.

Intrare Ieºire
Sus (VDD) Jos (VSS)
Jos (VSS) Sus (VDD)

13.1.c. Caracteristica de transfer a inversorului CMOS

Caracteristica de transfer a inversorului CMOS este prezentatã in Fig. 13.1.3.

S-a notat cu Vtn tensiunea de prag a tranzistorului MOS cu canal n (Q n) ºi cu Vtp
tensiunea de prag a tranzistorului MOS cu canal p (Qp).Presupunem cã tensiunea Vss este
potenþial de referinþã (zero volþi).

TENSIUNEA Vin REGIUNE Qp Qn

A
0 £Vin £Vtn I LINIAR BLOCAT
Vout+|Vtn|³ Vin ³Vtn II LINIAR SATURAT
Vout-|Vtp|£Vin III SATURAT SATURAT
£Vout+Vtn
Vout+Vtn £Vin£Vdd-| IV SATURAT LINIAR
Vtn|
Vdd-|Vtp|£ Vin£Vdd V BLOCAT LINIAR

Fig. 13.1.3. Caracteristica de transfer (a), caracteristica de curent (b),pentru un inversor

CMOS

Aceastã regiune poatã fi împãrþitã în 5 regiuni distincte in care funcþionarea

tranzistoarelor Qn ºi Qp este rezumatã in tabelul 1.
REGIUNEA I: dacã tensiunea de intrare Vin este mai micã decît tensiunea de prag Vtn a lui
Qp , acest tranzistor va fi blocat. Tranzistorul MOS cu canal p (Q p) este in regiunea liniarã
a caracteristicile de ieºire ºi este deschis de o tensiune pe poartã aproximativ egalã cu
+VDD, întrucît tranzistorul MOS cu canal n(Qn) este blocat, prin acesta va trece un curent
neglijabil.
REGIUNEA II: dacã mãrim tensiunea de intrare Vin, inversorul intrã în regiunea a-II-a a
caracteristicii de transfer. Aici tranzistorul MOS cu canal n(Qn) este saturat (întrucît Vtn £
Vin), iar tranzistorul MOS cu canal p(Qn) este în continuare în regiunea liniarã (întrucît
Vout - êVtp ê³Vin ) .
REGIUNEA III: dacã tensiunea de intrare creºte , se ajunge în regiunea a-III-a a
caracteristicii de transfer. In aceastã regiune ambele tranzistoare sunt saturate ºi
funcþioneazã ca surse de curent. Aceasta este zona de cîºtig ridicat a caracteristicii de
transfer.
REGIUNEA IV: tranzistorul MOS cu canal n(Qn) este in regiunea liniarã deoarece Vout + Vtn
£ Vin , iar tranzistorul MOS cu canal p (Qp) este saturat , deoarece Vin £ VDD - êVtp ê.
REGIUNEA V: tranzistorul MOS cu canal p(Qp) este blocat (deoarece Vin £ VDD - êVtp) .
In regiunea I , II ºi III inversorul apare privit dinspre ieºire ca o rezistenþã de
valoare redusã spre VDD (500…1kW), iar în regiunile I, II ca o rezistenþã de valoare
ridicatã spre Vss. In regiunea III inversorul prezintã o rezistenþã micã între ieºire ºi
VDD , de asemenea între ieºire ºi V ss . In regiunile II, III ºi IV ambele tranzistoare
sunt fie saturate , fie în regiunea liniarã , iar curentul trece între V DD ºi Vss. In Fig.
13.1.4 este reprezentatã variaþia curentului ID funcþie de tensiunea de intrare Vin .
Caracteristica staticã de transfer a inversorului CMOS se poate determina din
caracteristicile simplificate curent/tensiune. In regiunea de cîºtig ridicat a caracteristicii
de transfer(III) unde:
Vout  V tp | £ Vin £ Vout  Vtn (13.1.1)
curentul este:
Idn + Idp= 0 (13.1.2)
Alegînd corespunzãtor parametrii tranzistoarelor MOS valoarea tensiunii de
comutare a inversorului poate fi proiectatã pentru o imunitate la zgomot maximã
adicã:
Vin* = VDD / 2 (13.1.3)
Aceasta se obþine pentru V tn = êVtp ê. Chiar dacã valorile tensiunilor de prag
ale tranzistoarelor diferã din proiectarea geometriei tranzistoarelor se obþine
valoarea doritã a tensiunii de comutare Vin .
Pentru regiunile II, III ºi IV se poate calcula dependenþa tensiunii de ieºire
de tensiunea de intrare astfel :
REGIUNEA II:
Vout=V + [(VDD - Vtp - Vin)2 - ( Vin - Vtn)2 *Kn / Kp (13.1.4)

REGIUNEA III:
pentru Vin = Vin* ; Vin* - Vtn < Vout < Vin* - êVtp ê (13.1.5)

REGIUNEA IV:
Vout = Vin -Vtn - [(Vin -Vtn) 2 Kp/Kn (Vin -VDD-Vtp)] (13.1.6)

unde K este factorul de conducþie pentru tranzistorul MOS cu canal n , respectiv p. .

Caracteristica de transfer a inversorului CMOS pune în evidenþa nivele
logice bine definite ºi o regiune de cîºtig ridicat foarte abruptã care se apropie de
caracteristica unui comutator ideal .
Inversorul reprezintã elementul fundamental al oricãrui circuit integrat MOS .
Pe baza lui se pot realiza porþile logice ºi , deci toate celelalte funcþii necesare în
circuite logice .
Observaþie: Din caracteristica de transfer rezultã ca valoarea minimã a tensiunii de
alimentare este :
VDDmin = Vtn + êVtp ê (13.1.7)
 Dacã tensiunea de alimentare este mai micã decît aceasta valoarea inversorul va
prezenta caracteristica de transfer cu histerezis ( Fig. 13.1.4.).

Fig. 13.1.4. Caracteristica de transfer

cu histerezis pentru un inversor Fig. 13.1.5. Schema pentru determinarea
CMOS cu tensiunea de alimentare caracteristicii de transfer

Vdd < Vtn + êVtp ê

Cum valoarea tipicã a tensiunii de prag pentru procesul CMOS standard
este :
Vtn » Vtp » 1,5V (13.1.8)
obþinem :
VDDmin = 3V (13.1.9)

care este valoarea minimã a tensiunii de alimentare pentru orice circuit CMOS din
seria 4000 .
Experimental pentru determinarea caracteristicii de transfer se va utiliza
montajul urmãtor :

13.1.d. Caracteristicile de comutare ale inversorului CMOS

Dacã aplicãm un semnal dreptunghiular ideal cu amplitudinea între 0 ºi

Vdd la intrarea unui inversor CMOS , putem calcula timpii de încãrcare /
descãrcare al capacitãþii de sarcinã a inversorului.
Timpul de propagare (Tp) prin inversor, mãsurat la jumãtatea tensiunii de
alimentare poate fi determinat analitic cu ajutorul relaþiei :

0.9 C1 V K Vtp
Tp  [(1  tn )  2  n (1  ) 2 ]
Vd K n Vdd Kp V pp
(13.1.10)
Dupã cum se observã din relaþie , influenþa tensiunii de prag a
tranzistoarelor asupra timpului de propagare este redusã aceste variind liniar cu
factorii Cl/Vd ºi 1/Kn (Fig. 13.1.6) (C1este capacitatea sarcinii) .
 Fig. 13.1.6. Timpul [ns] de propagare, funcþie
de C1 la diferite tensiuni de alimentare Vdd

Observaþie :
Capacitatea de intrare a dispozitivelor CMOS este funcþie de semnalului de
intrare datoritã existenþei capacitãþiilor parazite inerente In timpul comutãrii capacitate
staticã de intrare (tipic 5pF) creºte de 5…10 ore datoritã efectului Miller
(multiplicarea capacitãþii 4 din reacþia unui amplificator cu amplificare mare).
Deoarece de obicei în dispozitiv MOS comandã alt dispozitiv MOS , acest efect
poate deveni supãrator la frecvenþe mari.

13.1.e. Puterea disipatã de inversor

Puterea disipatã de un inversor CMOS are 3 componente :

-puterea dinamicã disipatã datoritã incãrcãrii/descãcãrii sarcinii capacitive a
dispozitivului CMOS (notatã Pd1) ;
-puterea dinamicã în momentul comutãrii dispozitivului cînd fronturile semnalului de
comandã sunt nenule (notatã Pd2);
-puterea staticã disipatã cînd dispozitivul este intr-o stare stabilã datoritã curentului
rezidual prin tranzistorul blocat (notatã Pst);
Puterea dinamicã disipatã corespunzatoare sarcinii capacitive va fi o funcþie de
frecvenþã f la care capacitatea de sarcinã C1 va fi incarcatã ºi descãrcatã . Se poate calcula
Pd1 cu Pd 1  C 1V dd 2 f (13.1.11)

A doua componentã a puterii dinamice apare datoritã faptului cã formele de undã

ale tensiunii de intrare (ºi , implicit , ale celei de ieºire ) au fronturi finite .
Forma de undã a curentului absorbit din sursã de alimentare Vdd este
rezentatã în Fig. 13.1.7, ºi Pd2 are expresia :
 Pd 2  Vdd I med (13.1.12)

Fig. 13.1.7.

Dacã t1,t2 < < T (caz tipic) , atunci Pd2 << Pd1 .

In regim static inversorul CMOS consumã o putere de ordinul nanowaþilor

datoritã scurgerii de curent prin tranzistorul blocat. Acest curent creºte rapid cu
temperatura ( la fiecare 10 ÿC creºte cu un factor de 2) ºi odatã cu creºterea
frecvenþei , atingînd valoarea de 1mW la o frecvenþã de 1MHz .
Pentru determinarea puterii consumate pe o poartã ºi dependenþa ei de
frecvenþã semnalului se poate utiliza montajul de mai jos :

Fig. 13.1.8. Montaj pentru determinarea

consumului

Observaþie:
Datoritã consumului foarte redus al unei porþi inversoare pentru determinarea
curentului absorbit , se vor lega în paralel toate cele 6 porþi ale unui MMC 4069
(configuraþia pinilor este cea figuratã în anexã ).

13.2. Date de catalog

 13.2.a. Caracteristici generale ale familiei CMOS

Familia logicã CMOS a atins o diversitate comparabilã cu cea a circuitelor TTL

ºi tinde , datoritã unor performanþele superioare , s-o înlocuiascã în multe aplicaþii .
Familia de circuite logice CMOS cuprinde douã serii logice distincte CD 4000 ºi
54/75C000 , perfect compatibile intre ele . Circuitele din seria 54/74C00 sunt
compatibile cu circuitele din familia logicã TTL , fiind echivalente functional ºi ca
dispunere a terminalelor la capsulã cu circuitele TTL ce poartã acelaºi indicativ . In
cazul în care sunt alimentaþi la +5V circuitele din seria 54/74C00 pot comanda direct
doua unitate de sarcinã TTL din seria de putere redusã 54/74L00.

13.2.b. Inversoare neinversoare ºi etaje buffer în seria 4000

In cadrul seriei 4000 se gasesc mai multe tipuri de circuite integrateĺ care realizeazã
funcþiile de inversor , neinversor ºi buffer :
MMC 4000 conþine douã porþi SAU-NU (NOR cu trei intrare ºi un inversor ;
MMC 4007 conþin douã perechi complementare de tranzistoare MOS cu canal n
ºi MOS cu canal p ºi un inversor ;
MMC 4041 conþine patru etaje buffer inversoare/neinversoare ;
MMC 4049 conþine ºase etaje buffer inversoare ;
MMC 4050 conþine ºase etaje buffer neinversoare ;
MMC 4069 conþine ºase inversoare farã etaje buffer la intrãri ºi ieºiri ;
MMC 4503 conþine ºase etaje buffer neinversoare cu ieºiri " 3 - state " ;

13.3. Desfãºurarea lucrarii de laborator :

1.Se identificã pe machetã de laborator componentele existente

ºi se realizeazã montajele propuse .
2.Se realizeazã pe rînd configuraþiile pentru determinarea :
caracteristicii de transfer V out/ Vin , caracteristicii de comutare (se va estima puterea
consumatã pe o poartã ºi dependenþa ei de frecvenþa semnalului de intrare .
3.Se alimenteazã montajul ºi se aplicã semnalului la intrarea circuitului . 4.Se
determinã parametrii semnalului la intrare ºi la ieºire cu ajutorul osciloscopului . Se
vor efectua cel puþin zece mãsuratori pentru diverse tensiuni de intrare .
5.Rezultatele obþinute se trec în tabele , cîte unul pentru fiecare configuraþie .

13.4. Intrebãri :

1.Care sunt avantajele circuitelor CMOS comparativ cu circuitele TTL ?

2.Cum influenþeazã tensiunea de alimentare timpul de propagare ?
Dar capacitatea de sarcinã ?
3.In ce zonã a caracteristicii de transfer curentul absobit este maxim ºi
de ce ?

13.5. Conþinutul referatului :

- schemele utilizate
- tabelele cu datele obþinute la cel puþin 3 valori ale
tensiunii de alimentare
- se vor trasa dependenþele grafice , pe hîrtie milimetricã ,
pe baza tabelelor anterioare
- justificarea teoreticã a rezultatelor obþinute
 - rãspunsul la întrebãrile de mai sus
- observaþii personale

Bibliografie :

I . Ardeleanu Circuite integrate CMOS

º. a . Ed . Tehnicã , Bucureºti , 1986
 L 14. CIRCUITE DE MEMORIE

14.1. Noþiuni teoretice

14.1.1. Introducere

Funcþia de memorare este posibilitatea de regãsire a unei informaþii, reprezentate sub

formã binarã ºi care a fost anterior stocatã.
Ciruitul de memorare este un circuit electronic care realieazã funcþia de memorare
(existã memorii magnetice, optice, semiconductoare).
În funcþie de modul de utilizare în raport cu un sistem de calcul a acestor memorii, avem
urmãtoarele tipuri de funcþii de memorare :
- memorie cu citire ºi scriere de date - RAM (Random Acces Memory) - static
- dinamic
- EEPROM (Electricaly Eraseable Read Only Memory) pot
fi citite ºi reprogramate selectiv.
- memorare numai cu citire - ROM
- PROM
- EPROM (ºtergerea nu se face ce cãtre sistem ºi nu este
selectivã).
Regãsirea informaþiei stocate necesitã furnizarea unor semnale privind locul unde se
gãseºte aceastã informaþie - adrese. Cuvintele binare memorate constituie date (intrãri ºi ieºiri).
Citirea ºi dacã este cazul scrierea din / în memorie se face sub controlul unor semnale
externe.

Fig. 14.1.1.
Trensferul este bidirecþional la memoriile RAM, EEPROM ºi unidirecþional pentru ROM,
PROM, EEPROM.

14.1.2. Caracteristicile unei memorii

- geometria sau modul de organizare = lungimea unui cuvânt ºi numãrul de cuvinte memorate;
- capacitatea memoriei = numãrul total de biþi ce pot fi memoraþi ( 1 Kbit = 1024 biþi );
- timpul de acces la memorie = timpul necesar pentru citirea sau scrierea unei informaþii ( ms,
ns );
- puterea consumatã ( mW / bit );
- volatilitatea - posibilitatea "pierderii" informaþiei ( datoritã modului de stocare la RAM-ul
dinamic, dispoziþiei tensiunii de alimentare la RAM-ul static ).

14.1.3. Structura celulei de memorie

Celula de memorie este circuitul elementar care realizeazã memorarea unui bit :
- tranzistoare bipolare
- tranzistoare MOS.
Circuitul de memorie conþine
celule elementare organizate matricial ca în
Fig. 14.1.2. :

Fig. 14.1.2. Celulele elementare organizate într-un cip

de memorie

Pentru accesul la celula (i, j ) se selecteazã linia WLI ºi coloana prin perechea DLj * DLj.
Capacitatea memoriei este n x n biþi.

14.1.4. Celula de memorare cu tranzistoare bipolare

Circuitul elementar de memorie îl constituie circuitul basculant bistabil. Una din

variantele de celulã elementarã de memorie foloseºte TB multiemitor.
Neselectat : WL — 0,3 V ( potenþial coborât )
 Citire: WL - 3 V (potenþial ridicat),
conducþia T1 ºi T2 este preluatã de celelalte
emitoare aflate la potenþial scãzut ( 0,5 V ).
Cãderile de tensiune de pe RS1 ºi RS2 dau
informaþii asupra stãrii tranzistorului. Dacã T1
conduce, tensiunea pe RS1 este pozitivã; T2
blocat, tensiunea pe RS2 este negativã.

Fig. 14.1.3.

Scriere: WL -potenþial ridicat (selecþie linie) - se forþeazã cu circuite adecvate liniile de

bit DL ºi DL. Dacã dorim ca T1 ºi T2 sã fie blocat, se forþeazã DL pe 0 iar DL la cca 0,5 V.
Consumul este de 800 mW ºi viteza de comutaþie de 20 ns ( obs. Se poate inversa WL cu VCC ).
Neselectat: WL - 2,5 V; Alimentarea = 3,5-2,5 = 1V => consumul f. redus ( stare de
aºteptare )
Citire: WL - 0,3 V; Se deschide doar dioda care are 0,7 V între A ºi K ( între 1,5 ºi 0,3 +
VCEsat - blocatã ; între 1,5 ºi 0,3 + VBE - deschisã ).
Scriere: WL - 0,3 V; Se forþeazã liniile de bit corespunzãtoare ( DL - "1" => T1 saturat
=> T2 blocat ).
Consumul este 60 mW / bit ºi o vitezã de cca 5 ns.
 Fig. 14.1.4. Exemplu cu diode Schottky Fig. 14.1.5.

14.1.5. Celule de memorie cu tranzistoare MOS

T1, T2 - sarcini active

T2, T3 - bistabilul propriu-zis
T, T6 - conectarea bistabilelor la liniile de bit
Neselectat : WL =0 , T5 ºi T6 sunt blocate
Citire : WL = "1", T5 ºi T6 sunt deschise; Starea bistabilului poate fi cititã pe liniile de
bit DL ºi DL cu ajutorul rezistenþei de citire exterioare celulei
( iRS ).
Scriere : WL = "1"; Se forþeazã cu circuite adecvate liniile DL ºi DL.
Viteza este suficient de mare ºi consumul mic.
Dezavantaj : Necesitã douã tensiuni de alimentare deoarece, pentru conducþia T1 ºi T2,
de tipul MOS cu îmbogãþire, grilele trebuie sã se afle la potenþial pozitiv faþã de sensele
tranzistoarelor.
Obs. Dacã tensiunea de alimentare lipseºte pentru scurt timp, starea bistabilului se pãstreazã
datoritã capacitãþilor parazite grilã - masã. Alimentând celula în impulsuri se poate reduce
puterea consumatã de 1000 ori.
Puterea poate fi redusã ºi mai mult dacã se utilizeazã CBB cu tranzistoare
complementare CMOS, deoarece etajele de ieºire nu consumã curent în stãrile stabile.
Problema funcþionãrii care apare în cazul celulelor de memorie constã în obþinerea unor
circuite cu capacitate cât mai mare pe o suprafaþã de semiconductor cât mai micã. Se urmãreºte
reducerea suprafeþei ocupate de o celulã ºi numãrul de interconexiuni.
Reducerea suprafeþei duce la - reducerea puterii disipate în celulã (a.)
- reducerea numãrului de componente / celulã ºi a
dimensiunilor componentelor (b.)
a) pe baza observaþiei ( alimentare în impulsuri )
b) schimbarea principiilor de stocare ;
Structura celulei de memorie poate fi simplificatã considerabil dacã pentru stocarea
informaþiei se foloseºte sarcina acumulatã într-un condensator; "0" - condensator descãrcat; "1"
- condensator încãrcat.
Se folosesc capacitãþile grilã - sursã ale tranzistoarelor MOS.
 Eliminarea tranzistoarelor de sarcinã din
bistabil este posibilã, starea logicã rãmânând
memoratã datoritã sarcinii acumulatã în cele douã
tranzistoare. C1 ºi C2 sunt de fapt capacitãþile
grilã-sursã ale tranzistoarelor T1 ºi T2. Dacã T1
este blocat ºi T2 =set => VGS1=0 ºi VGS2 > Vprag,
respectiv C1 descãrcat ºi C2 încãrcat. Dacã T3 ºi
T4 conduc, T1- T2 - T3 - T4 formeazã un bistabil
similar celui prezentat, ºi circuitul îºi menþine
Fig. 14.1.6. starea. Dacã T3 ºi T4 sunt blocate, sarcina
acumulatã în C2 se pierde lent datoritã descãrcãrii
prin joncþiunea drenã - substrat a lui T1. Pentru un interval nu prea mare ( cca 2 ms ) se poate
considera cã C2 rãmâne încãrcat ºi informaþia înscrisã ( T1 - bl, T2 - sat ) se pãstreazã. Ca
urmare, circuitul poate funcþiona fãrã tranzistoare de sarcinã, folosind pentru memorare sarcina
acumulatã în condensatoarele C1 sau C2, cu condiþia ca aceasta sã fie refãcutã periodic.
Refacerea ei se face pur ºi simplu prin deschiderea tranzistoarelor T3 ºi T4. Trebuie observat cã
o comandã de deschidere a lui T3 ºi T4 afecteazã simultan toate celulele de pe aceiaºi linie WL ºi
deci refacerea sarcinii se face în toate celulele de pe linia selectatã. Simultan cu refacerea sarcinii
se poate face ºi citirea stãrii ( prin R3 ).
Moduri de lucru :
Citire : Se ridicã potenþialul liniei WL ºi se citesc curenþii prin liniile de bit DL ºi DL.
Scriere : Se ridicã potenþialul liniei WL ºi se forþeazã cu circuite adecvate potenþialele
corespunzãtoare pe liniile DL ºi DL; pentru T1 blocat ºi T2 în conducþie se aplicã potenþial
ridicat pe DL ºi scãzut pe DL.
Refacerea sarcinii în condensatoare ( refresh ) : se face simultan cu cityirea sau scrierea prin
comanda WL, pentru o întreagã linie; refacerea sarcinii trebuie fãcutã pentru toate liniile matricii,
în intervalul de timp corespunzãtor, pentru ca sarcina pierdutã sã nu modifice starea bistabilului.
Avantaje :
- foloseºte doar 4 tranzistoare.
- sunt ncesare doar 3 linii de legãturã ( lipseºte alimentarea )
- permite densitate, respectiv capacitate mare.

14.1.6. RAM dinamic.

Structura prezenatã poate fi simplificatã :

Elementele de memorie sunt capacitãþile GS ale T1 ( C ) ; C descãrcat => V GS1 < Vprag, T1 este
blocat; dacã c = încãrcat, T1 conduce.

Fig. 14.1.7.
Citire : R /WL la potenþial ridicat; T3 conduce ºi se poate sesiza starea lui T1 ( permite
sau nu circulaþia unui curent din linia de bit ).
Înscrierea : cu împãmântarea poziþionatã pe linia W / WL => se deschide iar potenþialul
liniei de bit este transmis capacitãþii C.
 Reîmprospãtarea sarcinii : nu se mai face automat la citire deoarece lipseºte bistabilul.
Se face separat : în urma citirii se înregistreazã informaþia stocatã ºi se reînscrie printr-o operatie
de scriere obiºnuitã.
Sunt necesare circuite anexe complexe, dar permite densitãþi foarte mari.
Cea mai simplã structurã :
Capacitatea CS este realizatã independent de
tranzistor. Selectia se face prin deschiderea
tranzistorului ( + pe WL ). Datele sunt citite sa înscrise
pe linia de bit DL.

Fig. 14.1.8.
Existã o mare varietate de celule de memorare ( statice sau dinamice ), principiul însã
fiind asemãnãtor. Circuitele anexã care asigurã functionarea unei celule de memorie sunt :
- circuite de selecþie : decodificatoare de linii ºi coloane pentru selectarea WLi ºi Dlj.
- circuite de citire de informaþii din celulã conectate pe liniile de bit DLj ºi DLj; aceste circuite
sunt comune unei coloane ºi sunt acþionate de decodificatorul de coloanã ;
- circuite de înscriere a informaþiei în celulã : sunt conectate tot pe liniile de bit DLj ºi DLj; ele
asigurã forþarea potenþialelor corespunzãtoare ºi sunt acþionate de decodificatoare de coloane.

Concluzie:
Memoriile RAM bipolare sunt mai rapide decât cele MOS ( de 10 ori ) dar consumã mai
mult ºi au densitate de integrare relativ micã.

14.2.1. Structura celulelor de memorie ROM, PROM, EPROM, EEPROM

ROM : sunt programate de producãtor.

Tensiunea de prag a tranzistoarelor diferã în funcþie de informaþia
înscrisã. Dacã însã la un impuls pozitiv pe grila tranzistorului conduce,
atunci informaþia este "0"; dacã rãmâne blocat avem "1".

Deschiderea sau nu a tranzistorului se face prin realizarea unor tranzistoare de prag

diferite:

Fig. 14.2.1.
PROM : programate de utilizator o singurã datã.
- au la bazã un fuzibil din polisiliciu care se arde la înscriere. Pentru înscriere se deschide T cu
ajutorul WL iar DL se menþine la potenþial coborât; curentul de emitor "arde" fuzibilul.
Programarea se face succesiv pe fiecare celulã sau pe toatã linia.

EPROM : folosesc un tranzistor cu efect de câmp cu dublã poartã, una comandatã ºi una izolatã.
- tranzistorul MOS cu canal iniþial este realizat între cele douã regiuni n. Poarta izolatã se
gãseºte în apropierea substratului ºi a regiunilor n+. A doua poartã situatã deasupra primeia
constituie în acelaºi timp ºi selecþia liniei, iar drena este conectatã pe linia de date.

Dacã pe poarta izolatã este acumulatã sarcinã electricã negativã atunci aplicarea unor
tensiuni pozitive pe grila a doua ( VG ) nu poate aduce în stare de conducþie tranzistorul. Dacã
pe poarta izolatã nu este acumulatã o sarcinã, atunci aplicarea tensiunii pozitive pe V G creeazã
un câmp care duce la formarea canalului n ºi la conducþia tranzistorului. Nivelul pe linia de bit
este 1 când tranzistorul este blocat ºi 0 când acesta conduce. Injectarea de sarcini negative pe
grila izolatã se face prin aplicarea unei tensiuni drenã sursã mari (cu + în drenã) ºi o tensiune
pozitivã pe grilã. Tensiunea VDS mare duce la strãpungerea tranzistorului ºi electronii acceleraþi
de câmpul electric intern intens, trec prin stratul de oxid foarte subþire ºi se acumuleazã în grila
izolatã. Pentru ºtergerea informaþiei din celulã ºi revenirea în stare neprogramatã (tranzistor
blocat) se expune tranzistorul la acþiunea radiaþiei ultraviolete. Electrozii din grilã preiau
energie de la radiaþie ºi trec înapoi în substrat prin stratul izolator.

EEPROM : ( E2PROM ) - au la bazã un principiu asemãnãtor numai cã pentru trecerea

elecronilor prin stratul izolator se utilizeazã efectul "tunel".
Tranzistorul de memorare T1 este un TEC-MOS bigrilã la care grila izolatã este foarte apropiatã
de regiunea drenei. În aceastã zonã stratul de oxid este foarte subþire ºi aplicarea unor diferenþe
de potential de ordinul a 20 V între drenã ºi grila a II-a determinã trecerea electronilor din drenã
prin efect tunel prin stratul de oxid. În funcþie de polaritatea tensiunii aplicate tranziþia se face
de la drenã la grilã sau invers. Celula de memorie pentru acest tip de circuit este formatã din
douã tranzistoare, un TEC obiºnuit ºi trasnzistorul prezentat mai sus.
Într-o celulã de memorie ºtearsã, grila izolatã este încãrcatã cu sarcinã negativã ºi
tranzistorul T1 ( canal n ) este blocat. Pentru ºtergere se aplicã tensiune pozitivã ( + 20 V ) pe
linia de selecþie cuvânt, pornind în conducþie tranzistorul T2. Drena se conecteazã la potenþial
0 ºi se aplicã + 20 V pe linia de programare. Datoritã câmpului electric mare, electronii trec din
substrat prin efect tunel ºi se acumuleazã în grila izolatã, formând o sarcinã negativã.
Pentru înscriere se aplicã + 20 V pe linia selecþie cuvânt ( WL ) ºi + 18 V în drena lui T2,
în timp ce linia de programare este la "0". Câmpul electric format între grilã ºi substrat ( +
substrat, - grilã ) smulge electronii din grila a doua, aceasta acumuleazã sarcinã pozitivã ºi T1
intrã în conducþie prin formarea canalului n între drenã ºi sursã.

14.2.2. Schema bloc a unei celule de memorare de 1 bit / cuvânt

14.3.1. Circuite de memorare cu carcacteristici speciale

Memoria RAM staticã nevolatilã ( NVRAM )

 Reþine informaþia înmagazinatã ºi în cazul disparitiei tensiunii de alimentare. Se
realizeazã prin cuplarea unei memorii RAM cu o memorie E 2PROM în care se transferã rapid
datele în momentul când dispare tensiunea de alimentare.
Exemplu : Intel 2001 ( 128 cuvinte x 8 biþi )
La revenirea tensiunii de alimentare are loc transferul invers.

Memoria EPROM protejatã la citire neautorizatã ( KEPROM )

Foloseºte un mecanism de protecþie a datelor stocate pentru a creºte securitatea
sistemului ºi a softului programelor ) la utilizarea neautorizatã a acestora. Informaþia stocatã
este accesibilã numai utilizatorilor autorizaþi identificaþi printr-o procedurã handstrake de
autentificare. Se folosesc douã memorii KEPROM care comunicã între ele ( Intel 27196 ). Unul
dintre ele genereazã un numãr aleator care este codat ( criptat ) de ambele ºi rezultatele sunt
comparate de circuitul generator. Apoi circuitele îºi schimbã rolurile. Dacã rezultatele comparãrii
numerelor criptate sunt favorabile accesului
atunci sunt deblocate circuitele de citire.

Fig. 14.3.1.
* criptarea se face pe baza unei chei memorate intern.
Dacã la intrare avem semnal dreptunghiular

T1 are canalul mai lat decât T2.

 L 15. CIRCUITUL PLL

15.1. Noţiuni teoretice

15.1. a. Introducere

Circuitele PLL (Phase Locked Loop) sau buclele cu calare pe fază prelucrează semnale
alternative, având largi aplicaţii în telemetrie sau telecomunicaţii. Se utilizează ca demodulatoare
pentru semnale modulate în frecvenţă (MF), în sinteza frecvenţelor, la sincronizare la
transmiterea datelor, codarea şi decodarea telemetrică, stabilizarea frecvenţelor, filtrarea
zgomotelor etc.
Deşi principiul de funcţionare al PLL este cunoscut de multă vreme în sistemele de
comunicaţie, utilizarea lor a devenit eficientă pentru aplicaţiile de uz general abia după ce
progresele în tehnologia integrată au permis realizarea lor monolitică. Ele apar astăzi ca module
universale, caracteristice circuitelor de prelucrare a fecvenţei.
 15.1.b. Principiul calării pe fază

Bucla PLL poate fi privită ca un sistem de reglaj automat al frecvenţei f2 a uni semnal
generat de un oscilator (Fig. 15.1.1.). Această frecvenţă trebuie să rămână egală cu valoarea
prescrisă f1, indiferent de perturbaţiile p care acţionează în sistem: zgomote externe, variaţia
parametrilor generatorului sub influenţa temperaturii sau a tensiunii de alimentare etc. Orice
modificare a frecvenţei f2 faţă de valoarea f1 este transmisă prin reacţie negativă la intrare.
Eroarea e = f1 - f2 furnizată de elementul de comparaţie Ceste prelucrată după o anumită lege
f2(e), până la atingerea frecvenţei f1. În acest moment se spune că sistemul a captat frecvenţa f1,
sau s-a prins pe această frecvenţă. Mai mult, captarea frecvenţei f1 este însoţită de sincronizarea
celor două semnale, cel generat în buclă şi cel aplicat la intrare. În momentul atingerii regimului
staţionar caracterizat de f2=f1, defazajul între cele două semnale rămâne constant, cu alte cuvinte,
semnalele sunt calate pe fază.

Fig. 15.1.1. Schema bloc a unui sistem de reglaj automat

Pentru a realiza un circuit PLL este nevoie deci de un element de comparaţie pentru
frecvenţele celor două semnale (s2 - de ieşire şi s1 - de intrare) şi de un oscilator comandat,
capabil să-şi modifice frecvenţa în funcţie de semnalul de eroare furnizat de comparator.

Fig. 15.1.2. Schema bloc a comparatorului de fază

În CI monolitice se utilizează următorul principiu:

a) Compararea frecvenţelor
Multiplicând două semnale sinusoidale
s1  V1  sin  1 t  şi s 2  V2  sin  2 t  
semnalul rezultat conţine două armonici, de frecvenţă f1+f2 şi f1-f2.
s1  s 2 
1
2
   
V1  V2  cos   1   2  t    cos   1   2  t    (15.1.1)

În caz că f1 şi f2 sunt suficient de apropiate, frecvenţele celor două armonici sunt destul de
îndepărtate:
f1-f2 < fT < f1+f2 (15.1.2)

astfel ca armonica utilă având frecvenţa e = f1-f2 poate fi uşor separată de un filtru trece-jos
(FTJ) cu bandă de trecere fT.
Ca urmare, compararea a două frecvenţe poate fi realizată cu un circuit multiplicator,
urmat de un FTJ (Fig. 15.1.2). Acelaşi raţionament este valabil şi în cazul că unul sau ambele
semnale sunt dreptunghiulare. Produsul lor conţine o armonică de joasă frecvenţă (jf) egală cu
diferenţa frecvenţelor fundamentale.
FTJ având răspunsul de frecvenţă F(j) va reţine doar armonica de joasă frecvenţă, iar
semnalul la ieşirea sa va avea forma:

  
v 0  t   K   V1  V2  F j  1   2  cos   1   2   t    (15.1.3)

În relaţia (15.1.3) K reprezintă coeficientul de scară al multiplicatorului.

Tensiunea v0 de la ieşirea din filtru se numeşte semnal de eroare, deoarece conţine
informaţii în legătură cu eroarea între frecvenţele celor două semnale.

Observaţie: Când cele două frecvenţe sunt prea îndepărtate

e = f1-f2 > fT , F j  1   2  0 (15.1.4)

iar informaţia asupra erorii se pierde, deoarece armonica este suprimată complet de FTJ, v0
rezultând de valoare neglijabilă.
În cazul frecvenţelor suficient de apropiate, v0 acţionează asupra oscilatorului,
modificându-I frecvenţa f2, până la sincronism, când f2 = f1 şi  = ct. Din acest moment ,
semnalul de eroare (3) rămâne constant, conform relaţiei :
v 0  K   V1  V2  F0  cos   K D  cos   K D  sin  (15.1.5)

În expresia de mai sus s-a notat:

F0 - câştigul static al FTJ (pentru f=0);
 - eroarea de fază, adică defazajul invariant în timp între semnale, în care este inclus şi
defazajul introdus de FTJ;
p/2 , unghiul de eroare, adică eroarea de fază considerată faţă de referinţa p/2
;
KDKV1V2F0 - sensibilitatea comparatorului de fază.

Observaţie: Sensibilitatea reprezintă panta caracteristicii v0( ) pentru variaţii mici ale unghiului
de eroare, când
v0 » KD  (15.1.6)
Aşa cum se va vedea în continuare, de cele mai multe ori comparatoarele de fază din CI
PLL asigură dependenţa liniară (15.1.6) pe întreg intervalul + p/2 de variaţie al unghiului (Fig.
15.1. 4)

b) Generarea frecvenţei de ieşire f2

Generatorul semnalului s2 este un oscilator comandat în tensiune (OCT). Acesta este

comandat de către semnalul de eroare v0. Pentru v0 = 0, OCT oscilează cu frecvenţa oscilaţiilor
libere fosc = osc/2p Apariţia semnalului s2 în jurul pulsaţiei libere, până la anularea erorii
1-2, când
1 = osc + K0 v0 (15.1.7)
În expresia de mai sus K0 reprezintă sensibilitatea OCT [rad/sV].
Fig 15.1.3. Schema bloc a unui circuit PLL privit Fig. 15.1.4. Formele de variaţie
posibile ca sistem de reglaj automat al frecveţei pentru semnalul de eroare

Schema bloc a circuitului PLL astfel conceput este prezentată în Fig. 15.1.3.. Circuitul
este neliniar, dificil de analizat pentru cazul general. Parametrii şi caracteristicile sale
experimentale sau liniarizările în jurul punctelor sale de funcţionare permit caracterizarea
suficientă a acestor circuite în scopul utilizării lor corespunzătoare şi a sintezei corecte a
circuitelor aferente.

15.1.c. Bucla PLL în regim staţionar sincron

În cazul când f1 este suficient de apropiată de frecvenţa liberă fosc, reacţia negativă permite
captarea frecvenţei f1 la ieşire, adică modificarea frecvenţei OCT până la valoarea f2=f1.
Circuitul sincronizat pe frecvenţa prescrisă va fi caracterizat simultan de relaţiile (15.1.5) şi
(15.1.7), adică
1 = 2 = osc + K0 KD cos (15.1.8)

Se pate observa astfel că la sincronism defazajul între semnalele s1 şi s2 este constant, iar
cos = (1- osc )/ K0 KD = (1- osc )/ KA (15.1.9)

unde KA = K0 KD este câştigul static în buclă.

Defazajul  depinde deci de distanţa pulsaţiei de referinţă faţă de pulsaţia liberă a OCT şi
de amplitudinile V1 şi V2 ale semnalelor ( prin KD - relaţia (15.1.5)). De obicei circuitele PLL
integrate au V2 = ct., iar V1 este limitat la o anumită valoare Vlim, indiferent de mărimea reală a
amplitudinii semnalului exterior, mai mare ca această limită.
În cazul particular când 1 = 2 = osc, adică la sincronizarea buclei pe frecvenţa oscilaţiilor
libere, defazajul semnalelor f1 şi f2 este de  =p/2, iar unghiul de eroare şi semnalul de comandă
a OCT (v0) sunt nule.
Posibilitatea măririi distanţei între f1 şi f2 este limitată de condiţia realizării unui defazaj 
cuprins între 0 şi p (Fig. 15.1.4.), limite în interiorul cărora v0 variază monoton, în concordanţă
cu modificările diferenţei f1 - fosc. Depăşirea acestui domeniu înseamnă ieşirea din sincronism, v0
devine nul iar OCT oscilează pe frecvenţa liberă de oscilaţie fosc, frecvenţa de intrare f1
nemaiputând fi urmărită.
 Fig. 15.1.5. Caracteristica statică de transfer a OCT

Schimbarea frecvenţei la intrare este sesizată de către v0 care comandă modificarea

frecvenţei OCT până la stabilirea egalităţii f1 = f1 ¹ fosc. Defazajul semnalelor s1 şi s2 se modifică
corespunzător îndepărtându-se de valoarea centrală pipe2.
Pentru a putea caracteriza posibilitatea urmăririi frecvenţei de către bucla PLL aflată la
sincronism, se defineşte banda de urmărire Bu:
- banda de urmărire Bu este domeniul frecvenţelor în jurul frecvenţei centrale fosc în care sistemul
PLL poate menţine sincronismul cu semnalul de intrare.
Valoarea benzii de urmărire este dată de valoarea maximă a expresiei (15.1.9), adică de
condiţia de cos t = 1, pentru f1 = fu:
1
Bu  2  f u  f osc  K 0  K D  (15.1.10)
p
Se recomandă ca valoarea semnalului de intrare să fie mai mare decât o anumită valoare
specificată în datele de catalog (pentru semnale mici de intrare banda de urmărire se îngustează
şi se poate pierde sincronismul).

15.1.d. Captarea frecvenţei semnalului de intrare

În cazul când f1 diferă mult de fosc, armonicele de la ieşirea multiplicatorului sunt suprimate
în întregime de FTJ, iar tensiunea de eroare v0 este nulă, OCT oscilând pe frecvenţa proprie fosc.
Pentru a putea intra în sincronism, ar trebui ca oscilatorul să poată oscila pe frecvenţa f2 =
f1. Pentru aceasta el are nevoie de o tensiune de comandă conform relaţiei
 1   osc
v 0OCT 
K0
având valori cu mult mai mari cu cât 1 este mai independent de osc. Această tensiune trebuie
furnizată de FTJ (v0).
Micşorarea distanţei 1-osc permite atingerea limitei pentru care v0 = v0 OCT, adică pentru
care bucla PLL poate căpăta frecvenţa f1.
În acest sens se defineşte banda de captare Bc:
- banda de captare Bc este domeniul frecvenţelor în jurul frecvenţei centrale f osc, pentru bucla
PLL poate intra în sincronism cu semnalul de intrare.
Neliniaritatea sistemului nu permite calculul exact al benzii de captură. Un calcul
acoperitor (pornind de la condiţia v0M = v0OCT, pentru f1 = fc) conduce la
 F j c 
Bc  2  f c  f osc  K 0  K D   Bu F j c  (15.1.11)
p
unde s-a notat cu  c  2  p  f c  f osc

Se observă că spre deosebire de banda de urmărire, banda de captură depinde de caracteristica

de frecvenţă a filtrului (F). Ea se reduce odată cu îngustarea benzii de trecere a filtrului. De
obicei modulul răspunsului în frecvenţă al filtrului, |F|, este subunitar pentru pulsaţia c şi dec
(vezi Fig. 15.1.5)
Bc < Bu

15.1.e. Bucla PLL în regim tranzitoriu de urmărire

Procesul de urmărire a frecvenţei f1 a semnalului de intrare şi de urmărire a modificărilor

acesteia, în cazul semnalului calat, cuprinde o perioadă tranzitorie, dependentă de parametrii
sistemului PLL: câştigul static KA şi parametrii FTJ. În funcţie de aceştia procesul poate fi
oscilant sau aperiodic, mai lent sau mai rapid, stabil sau instabil.

Fig. 15.1.6 . Modelul liniarizat al buclei PLL

În cazul procesului de urmărire regimul tranzitoriu trebuie să fie cât mai scurt, dar
suficient de lin. Oscilaţiile prea mari ale frecvenţei în jurul valorii de referinţă pot duce uşor la
ieşirea din sincronism, prin depăşirea benzii de urmărire. De aceea parametrii buclei trebuie aleşi
încât să asigure o variaţie a unghiului de eroare în limita ±p/2i şi un compromis între abaterea
maximă în regim tranzitoriu şi timpul de repaus. Comportarea buclei PLL în regim tranzitoriu se
poate studia considerând modelul simplificat liniarizat (Fig.15.1.6)
Funcţia de transfer a buclei PLL va fi de forma
K A  F s
H s  (15.1.12)
s  K A  F s
unde KA este amplificarea buclei iar F(s) funcţia de transfer a FTJ.
 Fig. 15.1.7. Configuraţii de FTJ, caracteristicile lor de frecvenţă şi
caracteristicile de frecvenţă ale buclei PLL având aceste FTJ.

K Pulsaţia la care se anulează numitorul funcţiei de transfer se

H s 
 s 
2
2z numeşte pulsaţie proprie sau pulsaţie naturală (n) şi depinde de FTJ
   s1 utilizat (Fig. 15.1.7)
n  n
K 1  s 2 
H s  2
 s  2z
   s1
n  n
KA
Pentru filtrul din Fig. 15.1.7.a.  n 
R1  C
 KA
iar pentru filtrul din Fig. 15.1.7.b.  n  (unde KA = K0 KD)
R1  C  R 2  C
Pulsaţia naturală 0 caracterizează atât banda de trecere a buclei PLL calate cât şi durata
regimului tranzitoriu, invers proporţională cu aceasta. Valoarea aproximativă a timpului de

captură este t c »
 1   osc 
2

, unde z este coeficientul de amortizare a filtrului, valoarea sa

2 zn
optimă fiind 0,707.
n
Banda de trecere f n  (a buclei PLL) indică variaţiile de frecvenţă în jurul frecvenţei
2p
staţionare, admise de bucla PLL. Dacă sincronizarea se face pe frecvenţa f, semnalele având
frecvenţa mai mare ca valoarea f+fn vor fi suprimate. Aceasta permite separarea semnalului util
de zgomote sau alte semnale nedorite. Micşorarea exagerată a benzii de trecere fn în scopul
măririi imunităţii la zgomote, măreşte însă timpul de stabilire atât în procesul de urmărire, cât şi
în cel de captură. Parametrii 0 şi z sunt direct determinaţi de FTJ utilizat.

15.1.f. Bucla PLL utilizată ca demodulator pentru semnale MF

Aşa cum s-a arătat, tensiunea de eroare v0 se modifică odată cu variaţia frecvenţei f1, la
intrare. Dacă semnalul s1 este modulat în frecvenţă, v0 va urmări variaţiile semnalului modulator.
Dacă m(t) este semnalul modulator, frecvenţa semnalului de intrare va fi
f1  f osc  f  m t  (15.1.13)

f fiind deviaţia de frecvenţă faţă de frecvenţa centrală fosc. Ştiind că semnalul eroare este
de forma (7)
 2   osc
v0  (15.1.14)
K0
şi că la sincronism 2 = 1, rezultă că:
2p f 1  f osc  2p  f  m t 
v0   (15.1.15)
K0 K0
Prin urmare în bucla PLL calată, semnalul de eroare v0 care apare la ieşirea FTJ este
proporţional cu semnalul modulator m(t). De aici rezultă posibilitatea utilizării buclei ca
demodulator pentru semnale MF, conform schemei bloc reprezentate în Fig. 15.1.8.

Fig. 15.1.8 . Schema bloc a buclei PLL utilizată ca demodulator

pentru semnale MF.

O funcţionare corectă presupune menţinerea semnalului de intrare în banda de urmărire

(pentru a nu se pierde sincronismul) şi în banda de trecere (pentru ca semnalul de ieşire să nu fie
distorsionat ca urmare a suprimării armonicelor superiore).

Influenţa zgomotelor.
 Zgomotele alterează atât amplitudinea cât ş faza semnalelor utile şi sunt echivalente unor
semnale n(t) aleatoare care modulează semnalul de intrare în amplitudine şi frecvenţă:
 t

s1  t   V1   1  n 1  t    cosê osc  t     m q  dq  n 2  t   (15.1.16)
 0 

n1(t) şi n2(t) reprezentând zgomote în banda de trecere a buclei PLL.

Evitarea modulaţiei nedorite de amplitudine se face prin aplicarea unui smenal de intrare
cu amplitudine V1 suficient de mare iar evitarea modulaţiei parazite de frecvenţă se face prin
micşorarea benzii de trecere a buclei şi asigurarea unui raport semnal/zgomot suficient de mare
(cel puţin 6 dB).

15.1.g. Concluzii

Captarea frecvenţei f1 a semnalului de intrare se poate face în limitele de captură Bc, dacă
2 f 1  f osc £ Bc
În caz contrar trebuie luate măsuri de micşorare a distanţei între f1 şi frecvenţa oscilaţiei
libere fosc a OCT, prin
- modificarea frecvenţei semnalului de intrare
- modificarea frecvenţei libere a OCT.
Odată sincronizat, semnalul generat de OCT urmăreşte variaţiile de frecvenţă ale
semnalului de intrare atât timp cât aceste variaţii sunt cuprinse în limitele benzii de urmărire Bu,
adică
2 f 1  f osc  Bc
Depăşirea benzii de urmărire duce la ieşirea din sincronism, iar resincronizarea sistemului
se face în banda de captură
Bc < Bu

În regim staţionar sincron frecvenţa f2 a semnalului generat de OCT este egală cu frecvenţa
f1 a semnalului de intrare. Defazajul al acestor semnale depinde de f1 şi de parametrii buclei PLL.
La sincronizare pe frecvenţa centrală fosc, defazajul  între cele două semnale este de p/2. Pentru
ca semnalele să poată să rămână calate, trebuie să rămână în limitele 0 şi p . În literatura de
specialitate se ia frecvent în considerare unghiul de eroare = (p/2) - , unghi care trebuie să fie
cuprins între ±p/2 pentru păstrarea sincronismului.
Parametrii buclei PLL se aleg în funcţie de aplicaţia concretă a circuitului, căutând să se
asigure performanţele statice şi dinamice dorite. Circuitul PLL se utilizează în două direcţii
fundamentale.

a) Cu filtrul urmăritor de bandă îngustă, prin sincronizarea circuitului cu semnale afectate

de zgomot.
Semnalul la ieşirea OCT urmăreşte frecvenţa f1 a semnalului aplicat la intrare, atât timp cât
aceasta este cuprinsă în banda de urmărire. Bucla PLL trebuie să prezinte o bandă fn de trecere
redusă, pentru a suprima în mod corespunzător zgomotele care însoţesc semnalul. Limita
inferioară a acestuia trebuie să ia în considerare cerinţele de stabilitate şi de asigurare a unei
durate corespunzătoare a regimului tranzitoriu.

b) Ca demodulator pentru semnale MF

Semnalul de la ieşirea FTJ este proporţional cu semnalul modulator al frecvenţei f1. Banda
de trecere a buclei trebuie să fie suficient de largă pentru a reda corect semnalul modulator dar
să asigure totdeauna suprimarea zgomotelor. De asemenea, eroarea de fază, care urmăreşte
modificările frecvenţe, trebuie să rămână în permanenţă în limita ±p/2, pentru evitarea ieşirii din
sincronism.
Instabilitatea în funcţionarea buclei, urmată de ieşirea din sincronism se datorează în
general unor valori ale amplitudinii semnalului de intrare sub limita admisă, unui câştig K A prea
mare, sau unei benzi prea înguste a FTJ.
Ţinând cont de cele de mai sus, în alegerea parametrilor de proiectare se fac următoarele
recomandări:
1. Câştigul în buclă se alege în funcţie de banda de urmărire Bu dorită, conform relaţiei
(15.1.10)
2. Coeficientul de amortizare optim este de 0,707.
3. Pulsaţia naturală se alege în funcţie de tipul aplicaţiilor mai sus prezentate şi
influenţează banda de zgomot, timpul de captură şi evoluţia semnalelor în regim tranzitoriu. Ea
trebuie să fie cât mai redusă pentru a minimiza efectul zgomotelor, dar, în acelaşi timp, suficient
de largă pentru a asigura o bună comportare în regim tranzitoriu şi o urmărire perfectă a
frecvenţei semnalului modulator.

15.2. Circuitul integrat bE 565

15.2.a. Prezentarea circuitului

Circuitul PLL de tip bE 565, de producţie românească, prelucrează semnale având

frecvenţa de până la 500 kHz. Schema bloc este prezentă în Fig. 15.2.1. şi conţine comparatorul
de fază CP, amplificatorul A cu reţeaua R1C având rol de FTJ şi oscilatorul comandat în tensiune
OCT. Tipul FTJ şi parametrii săi depind de componentele C sau R 2C conectate la terminalul 7,
iar frecvenţa liberă a OCT se fixează cu R0 şi C0 la terminalele 8 şi 9. Ieşirea circuitului este la
terminalul 4 sau 4, după cum acesta joacă rol de filtru urmăritor de bandă îngustă sau
demodulator MF.

Fig. 15.2.1. Schema bloc a circuitului PLL bE 565 (a) şi

posibilitatea de alimentare (b- cu două surse, c - cu o sursă)

Alimentarea se face în c.c. de la două surse (Fig. 15.2.1.b) sau de la o sursă (Fig.
15.2.1.c). Etajul diferenţial de intrare al CP necesită o polarizare în c.c. care se realizează
conectând rezistenţele R la bornele de intrare şi la potenţialul median de alimentare. Tensiunea
de alimentare simetrică poate fi cuprinsă în limitele ±5 V - ±12 V
Aplicaţiile circuitului bE 565 (vezi Fig. 15.3.1.) rezultă din posibilităţile de prezentare
pentru cazul general:
- demodulator MF
- decodificator FSK (Frequency Shift Keying)
- sinteze frecvenţelor prin divizare sau multiplicare
- convertor frecvenţă-tensiune

15.2.b. Date de catalog ale CI BE 565

Valori limită:
Tensiunea de alimentare ±12V (terminalele 10,1)
Tensiunea diferenţială la intrare ±1 V (terminalele 2,3)
Puterea disipată 500 mW
Parametrii electrici pentru tensiunea de alimentare ±
CP: Nivelul minim al semnalului de intrare pentru funcţionarea în limitele 100 mV
Valoarea tensiunii de ieşire de mod comun 4,5V
Tendinţa de dezechilibru (între terminale 6 şi 7) 100 mV
Tensiunea de referinţă de c.c. (terminalul 6) 0,88 Vcc
Stabilitatea CP KD = 0,68 V/rad
OCT: Semnal dreptunghiular (terminal 4) 5,4V v-v
Semnal triunghiular (terminal 9) 2,4 Vv-v
Frecvenţa oscilaţiei libere fosc = 1/(3,7 R0 C0)
frecvenţa maximă de lucru 500 kHz
Sensibilitatea OCT K0 = 4,1 rad/secV
Performanţele circuitului în bucla închisă:
Câştigul static Al buclei KA = 2,8 fosc [sec -1].
Amplitudinea semnalului demodulat pentru o deviaţie de 10% este de 800mV
Pentru o tensiune de alimentare oarecare VA sunt valabile relaţiile:
K A  33,6  f osc / VA
Pentru mărirea stabilităţii buclei se recomandă plasarea unui condensator de 1 nF între bornele 6
şi 7.

Fig. 15.2.2. Schema de test

15.3. Desfăşurarea lucrării

1. Se identifică montajul de laborator care corespunde schemei de test recomandată de fabricant.
2. Se alimentează montajul (+-6V) şi se determină frecvenţa liberă de oscilaţie fosc la ieşirea
OCT.
3. Se aplică la intrarea montajului un semnal cu frecvenţa crescătoare şi se urmăreşte cu
osciloscopul momentul când se produce calarea buclei (f1 = f osc şi v0 = 0). Frecvenţa
respectivă este limita interioară a benzii de captură.
4. După calarea buclei se scade frecvenţa semnalului de intrare şi se determină valoarea la care
se pierde sincronismul. Aceasta reprezintă limita inferioară a benzii de urmărire
5. Se aplică la intrarea montajului de semnal cu frecvenţa descrescătoare şi se urmăreşte cu
osciloscopul momentul când se produce calarea buclei. Frecvenţa obţinută reprezintă limita
superioară a benzii de captură.
6. După calarea buclei se creşte din nou frecvenţa semnalului de intrare şi se determină valoarea
la care se pierde sincronismul. Aceasta reprezintă limita superioară a benzii de urmărire.
7. Se modifică filtrul FTJ (vezi cap.1.e.) şi se refac determinările anterioare.
8. Se modifică tensiunea de alimentare VA şi se repetă determinările fosc, Bc, Bu.
9. Se compară valorile obţinute experimental cu cele determinate teoretic.

Demodulator
Fig.15.3.1. FSK
Aplicaţii tipice ale circuitului PLL BE 565
 Fig. 15.3.2. Schema electrică a circuitului PLL BE 565

15.4. Întrebări

1. ce parametri ai buclei PLL sunt influenţaţi de funcţia de transfer a FTJ şi în ce mod? Se

regăseşte acest răspuns în determinările experimentale?
2. Cum poate fi modificată banda de captură Bc şi banda de urmărire Bu? Exemplificaţi cu
datele experimentale.
3. Modificarea tensiunii de alimentare afectează parametrii circuitului PLL 565?
Exemplificaţi cu date experimentale.
4. Ce deosebiri apar la proiectarea unei bucle PLL care lucrează ca demodulator MF faţă
de utilizarea ca decodor FSK.
5. Cum lucrează bucla PLL ca multiplicator de frecvenţă? Dar ca divizor de frecvenţă?

15.5. Conţinutul referatului

- schema de măsură utilizată şi valoarea componentelor utilizate

- valorile determinate experimental pentru fosc, Bc şi Bu în diverse condiţii de lucru ((VA, FTJ)
- valorile determinate teoretic pentru aceiaşi parametri în condiţiile specificate şi exemplificarea
eventualelor deosebiri care apar.
- răspunsul la întrebări

Bibliografie

Repeanu R. ş.a. - Circuite integrate analogice, catalog Ed. tehnică, Bucureşti, 1983
Simion E. ş.a. - Montaje electronice cu circuite integrate analogice, Ed. Dacia,
Cluj-Napoca, 1986
 ANEXE

bE 565
VALORI LIMITĂ ABSOLUTĂ
Tensiunea de alimentare (diferenţială) ±12V
Tensiunea diferenţială de inatrare ±1V
Gama temperaturilor de funcţionare 0°C … +70°C
Gama temperaturilor de stocare -55°C … +125°C
Temperatura joncţiunii +125°C
Puterea disipată 500 mV
Rezistenţa termică joncţiune-ambiant 200°C/W

PERFORMANŢA ELECTRICE

Parametrul Condiţii Min Tip Max Unităţi

Curentul de alimentare 8 12,5 mA
Tensiunea de ofset la ieşire 50 200 mV
Amplitudinea semnalului triunghiular fo=10kHz 2 2,4 Vvv
Amplitudinea semnalului dreptunghiular fo=10kHz 4,7 5,4 Vvv
Factorul de umplere al semn dreptungh fo=10kHz 40 50 60 %
Frecvenţa max de lucru OCT Co=2,7pF 500 kHz
Amplitudinea semnalului de fo=10 kHz
ieşire demodulat f=±1 kHz 200 300 mVvv
Rezistenţa de ieşire a OCT 5 kW
Timpul de creştere al semnalului dreptun fo=10kHz 20 nsec
Timpul de cădere al semnalului dreptung fo=10kHz 50 nsec