MAD - curs 1
Introducere
Tehnica modern[ nu poate fi conceput[ @n absen\a
circuitelor numerice. Toate sistemele utilizate @n
automatiz[rile industriale actuale sunt axate pe electronica
programabil[ ]i utilizeaz[ masiv circuite specifice tehnicii
de calcul: microprocesoare, procesoare numerice de semnal
]i microcontrolere. Fundamentul func\ional al oric[rui
sistem de monitorizare sau de automatizare este achizi\ia
datelor. Reglarea automat[ ]i protec\ia sistemelor
electroenergetice nu au sens @n absen\a m[sur[rii.
Sistemele de reglare ]i protec\ie fabricate @n ultimul
deceniu sunt exclusiv sisteme numerice programabile la
care microprocesoarele controleaz[ @ntreaga func\ionare.
Aceast[ orientare a fost impus[ de necesitatea asigur[rii
flexibilit[\ii sistemelor, adaptarea acestora la necesit[\ile
func\ionale ale sistemelor controlate sau supervizate fiind
f[cut[ prin reprogramarea corespunz[toare a nucleului
numeric. #n plus, complexitatea fenomenelor fizice
controlate de aceste sisteme ]i viteza necesar[ de procesare
a datelor sunt foarte ridicate, impun`nd prezen\a unor
sisteme numerice de control cu performan\e apreciabile. #n
prezent acestea sunt realizate @n jurul microprocesoarelor ]i
microcontrolerelor.
Sistemele cu microprocesor au @nceput s[ fie
fabricate imediat dup[ realizarea primelor astfel de circuite.
De la apari\ia pe pia\[ a primului microprocesor "adev[rat"
- 8080 fabricat de firma Intel ]i p`n[ la performantele
circuite de prelucrare numeric[ a semnalelor (DSP) actuale,
aplica\iile au \inut @n permanen\[ pasul cu performan\ele
acestora, iar achizi\ia ]i prelucrarea numeric[ a datelor a
fost una din aplica\iile cu cea mai larg[ r[sp`ndire.
Ca r[spuns la aceast[ necesitate s-au realizat circuite
numerice specializate @n achizi\ia datelor ]i automatizarea
sistemelor: microcontrolerele cu achizitor inclus. Achizi\ia
datelor cu sistemele numerice impune ca o condi\ie
sine-qua-non e]antionarea ]i conversia numeric[ a
semnalelor. Lumea @nconjur[toare este, cel pu\in la nivelul
percep\iei omene]ti, una analogic[, furniz`ndu-ne semnale
analogice. Suportul tehnic de care se dispune @n prezent
pentru controlul sistemelor analogice este @ns[ unul
numeric, care accept[ ca m[rimi de intrare numai m[rimi
binare. Ca urmare, @naintea oric[rei m[sur[ri sau prelucr[ri
de semnal este necesar[ conversia numeric[ a m[rimilor
analogice (semnalelor).
Elementul func\ional din structura sistemelor de
achizi\ia datelor (DAS) care realizeaz[ conversia numeric[
a semnalelor analogice este convertorul analog-numeric. #n
continuare vom denumi "semnale" - m[rimile analogice
prezente @n sistemele de automatizare p`n[ la convertorul
analog-numeric ]i "date" - m[rimile numerice prezente
dincolo de ie]irea convertorului analog-numeric, sub form[
de "cuvinte" binare.
Sistemele de automatizare sunt formate din
sistemele de achizi\ia datelor (DAS) ]i din controlerele de
achizi\ie (AµC). Structura sistemelor de achizi\ie include
circuitele de condi\ionare ]i conversie numeric[ a
semnalelor.
Sisteme numerice de monitorizare
Structurile de m[surare automat[ sunt de
complexitate mare, @nglob`nd toate blocurile func\ionale
descrise anterior. Forma generic[ reprezentat[ @n fig.1 este
valabil[ pentru sistemele de monitorizare de uz general, cu
func\ii de m[surare, control automat ]i protec\ie, care pot
@ndeplini ]i func\ii de supervizare a unor elemente ale
sistemului prin intermediul m[rimilor logice ]i cuprinde:
blocul intr[rilor analogice ]i logice (BIAL);
blocul de filtrare analogic[ (BFA);
subsistemul de achizi\ie de date (DAS);
controlerul achizi\iei (AC), reprezentat de un
microcontroler sau de un microprocesor,
coordoneaz[ func\ionarea DAS ]i transferul datelor,
asigur`nd flexibilitatea structurii de m[surare ]i
comunica\ia cu sistemul de rang superior;
blocul de procesare numeric[ a datelor achizi\ionate.
Structura generic[ din fig.1 nu este rigid[, put`nd suporta
simplific[ri @n func\ie de progresele tehnologice privind
integrarea circuitelor de prelucrare analogic[ ]i procesare
numeric[ a datelor. Spre exemplu, m[surarea valorilor
sintetice uzuale ale parametrilor energetici nu impune
neap[rat prezen\a DSP, put`ndu-se realiza ]i la nivelul AµC
atunci c`nd acesta este realizat cu un microprocesor sau
chiar cu un microcontroler, dac[ m[rimile de intrare au
varia\ii lente.
Func\ionarea sistemelor cu microprocesoare ]i
microcontrolere se bazeaz[ pe simbioza dintre cele dou[
componente inseparabile: suportul hardware (totalitatea
circuitelor fizice) ]i suportul software (totalitatea
programelor prin care se controleaz[ func\ionarea
componentei hardware). Sistemele numerice au suporturi
hardware flexibile, realizate cu circuite electronice
programabile, care pot materializa un num[r finit de
configura\ii diferite. Configurarea suportului hardware se
poate realiza prin cablare, prin sisteme de jumperi (cose
metalice deta]abile) sau prin instruc\iuni executabile care
alc[tuiesc programul sistemului numeric (componenta
software). Pentru o configura\ie hardware precizat[,
performan\ele sunt determinate de calitatea componentei
software.
Ain1
Ain2
Aµ C
BFA DAS sistem
Ain n de rang
superior
Lin1 BIAL
Lin2
Lin m
DISPLAY
LOCAL
DSP
Fig.1. Arhitectura sistemelor numerice de monitorizare
1

Cap.1. Structura hardware a sistemelor
numerice cu microprocesor
1.1. Forma generic[ a sistemelor cu µP
Sistemele numerice au configura\ii din cele mai
diverse, fiind adaptate fiec[rei aplica\ii @n parte, @ns[ exist[
suficinte elemente comune pentru a putea contura o
structur[ general[.
Orice sistem cu microprocesor este format dintr-o unitate
central[ de prelucrare numeric[ a datelor ]i echipamente
sau dispozitive periferice care furnizeaz[ sau beneficiaz[ de
datele prelucrate. Leg[turile dintre unitatea central[ ]i
periferice sunt stabilite prin intermediul unor circuite
speciale care se numesc interfe\e (fig.2). Unitatea central[
propriu-zis[ cuprinde microprocesorul (cu toate circuitele
anexe: controlere de magistrale, generator de tact, buffere,
etc.) ]i memoria sistemului (at`t sec\iunea volatil[ c`t ]i cea
nevolatil[).
Interfe\ele sunt fie porturi intrare/ie]ire (PIO) de tip serial
sau paralel, fie etaje de putere pentru comanda
dispozitivelor de execu\ie.
Perifericele reprezint[ cea mai extins[ parte a unui
sistem numeric. Ele includ echipamentele prin care se
asigur[ interfa\a-operator: display, tastatura, imprimanta, ]i
dispozitivele care asigur[ leg[tura cu mediul exterior:
adaptoarele analogice prin care unitatea central[ preia
informa\ii despre procesele fizice controlate ]i dispozitivele
de execu\ie prin care comand[ sau regleaz[ respectivele
procese fizice.
mediu de comunica\ie
PERIFERICE
Dispozitive Intr[ri
de execu\ie analogice Tastatura Display Imprimanta
Memorie Interfe\e
Microprocesor
UNITATE CENTRAL{
Fig.2. Structura general[ a sistemelor numerice
Intr[rile analogice cuprind totalitatea dispozitivelor
]i circuitelor prin care se iau informa\ii din mediu, put`nd fi
reprezentate de:
transformatoare de m[surare;
circuite de m[surare ]i adaptare;
traductoare clasice cu circuite speciale de
adaptare;
traductoare inteligente;
senzori de tip comutator pentru sesizarea
@ndeplinirii sau nu a unor condi\ii specifice.
Dispozitivele de execu\ie includ relee sau actuatoare
(echipamente de ac\ionare) de orice tip:
dispozitive de ac\ionare, electrovane sau
electroventile;
MAD - curs 1
cuplaje mecanice;
@ntreruptoare ]i regulatoare;
convertoare statice cu control numeric, etc.
Un rol func\ional deosebit @l au echipamentele periferice de
comunica\ie, prin care se asigur[ integrarea sistemului
numeric @n sistemele de monitorizare ]i conducere
centralizat[. Sistemele numerice sunt conectate @n re\ele ]i
stabilesc leg[turi prin cabluri speciale, linii electrice aeriene
sau prin radio. Echipamentul de comunica\ie cel mai
frecvent utilizat este un circuit modulator- demodulator
(MODEM) prin care sistemul numeric acceseaz[ un mediu
de comunica\ie.
1.2. Structura general[ a microprocesoarelor
Microprocesorul, sau, prescurtat - procesorul, este
un circuit numeric foarte complex ]i reprezint[ nucleul unui
sistem de calcul. Dac[ s-ar face o analogie @ntre sistemele
numerice de control ]i fiin\ele biologice, microprocesorul
ar de\ine rolul creierului, coordon`nd func\ionarea
sistemelor, analiz`nd toate "intr[rile" ]i elabor`nd decizii @n
func\ie de evolu\ia acestora, iar sistemul de achizi\ia datelor
ar avea rolul organelor de sim\ prin care "creierul" este pus
@n leg[tur[ cu mediul @nconjur[tor. P`n[ ]i relativa
independen\[ func\ional[ a modulelor componente ale unui
sistem numeric are corespondent @n sistemele biologice.
O component[ fundamental[ a sistemelor numerice
este memoria. Microprocesoarele ]i microcontrolerele
includ @ntotdeauna un minim de memorie foarte rapid[, fie
sub forma unor registre speciale fie sub forma unor bancuri
de memorie (cache).
Viteza este unul din indicatorii de performan\[ prin
care se analizeaz[ calitatea sistemelor numerice (inclusiv a
MODEM microprocesoarelor ]i circuitelor de prelucrare numeric[ a
semnalelor) ]i reprezint[ cel mai important obiectiv al
proiectan\ilor de astfel ce circuite. Deciziile care trebuie
elaborate de sistemele de control automat presupun
parcurgerea unor algoritmi de calcul uneoril foarte
complica\i, astfel c[, pentru a putea controla @n timp real un
sistem fizic, trebuie ca opera\iile implicate de ace]ti
algoritmi s[ fie parcurse foarte repede. Controlul sistemelor
electrice impune cu at`t mai mult viteze ridicate de calcul,
deoarece fenomenele electrice sunt, prin natura lor, foarte
rapide.
Un alt indicator de performan\[ al circuitelor
numerice este complexitatea fizic[, de aceasta depinz`nd
func\iile care le pot fi @ncredin\ate. Explozia tehnologiilor
electronice de integrare pe scar[ foarte larg[ a permis deja
realizarea microprocesoarelor @n structura c[rora se
reg[sesc zeci de milioane de tranzistoare.
Procesoarele moderne includ multe module prin care se
asigur[ transferul ]i prelucrarea foarte rapid[ a
informa\iilor. Unul din aceste module este coprocesorul
matematic - circuit dedicat calculelor matematice @n virgul[
mobil[. Cupletul procesor-coprocesor constituie varianta
optim[ prin care se asigur[ viteze maxime de prelucrare ]i
vehiculare a informa\iei, coprocesorul degrev`nd
procesorul de opera\iile aritmetice mari consumatoare de
timp.
2

Orice microprocesor este alc[tuit din mai multe
micromodule (fig.3), interconectate prin intermediul unor
c[i interne de comunica\ie denumite "magistrale interne",
prin care se transfer[ date, instruc\iuni sau semnale de
control. La circuitele de ultim[ genera\ie exist[ ]i
2
magistrale seriale de tip I C (Inter Integrated Circuit) de
mare vitez[, @n condi\iile simplific[rii substan\iale a
structurii fizice a cipului. Magistralele ocup[ @n general
suprafe\e relativ mari pe suprafa\a cipului, utilizarea
2 periferice ]i memoria extern[
magistralelor seriale de tip I C contribuind la cre]terea
densit[\ii componentelor active.
Indiferent de tipul procesorului, arhitectura sa
intern[ include trei componente esen\iale:
- motorul de execu\ie;
- registre interne;
- controlerul magistralei interne (circuitul de
interfa\[).
Motorul de execu\ie este realizat @n jurul unei unit[\i
aritmetice logice (ALU) care prelucreaz[ instruc\iuni ]i
date furniz`nd rezultatele proces[rilor efectuate.
Regi]trii interni sunt zone de memorie de
dimensiuni reduse accesate direct de ALU ]i de celelalte
micromodule ale microprocesorului. La nivel fizic, registre
interne sunt realizate din celule bistabile de 4, 8, 16, 32 sau
64 bi\i. Registrele interne pot fi de tip serie sau paralel.
Evident, registrele paralele sunt cele mai rapide deoarece
proceseaz[ simultan to\i bi\ii unui cuv`nt binar. Din punct
de vedere func\ional, registrele interne ale unui
microprocesor pot fi @ncadrate @n urm[toarele categorii:
registre de uz general (de date), registre de index, registre
de segment, registre de instruc\iuni, registre de stare.
Controlerul magistralei interne controleaz[
transferurile de date @ntre magistrala intern[ a
microprocesorului ]i magistrala sistemului (magistrala
extern[) asigur`nd func\ia de semaforizare ]i de stocare
temporar[ a datelor @n regim de tampon (buffer).
Ceasul sistemului. Continu`nd analogia cu sistemele
biologice, pentru func\ionarea microprocesorului este
nevoie ]i de o "inim[", un ceas intern care s[ sincronizeze
toate opera\iile ]i transferurile de date. Acesta este
generatorul de semnal de tact sau "ceasul" sistemului
(clock). Ceasul este un oscilator cu frecven\a de zeci sau
sute de MHz a c[rui ie]ire are form[ de und[
dreptunghiular[, capabil s[ ofere diferitelor micromodule
ale procesorului at`t frecven\a principal[ c`t ]i
frecven\e-submultiplu ale acesteia (frecven\e secundare).
Stabilitatea perioadei de ceas este asigurat[ prin includerea
@n bucla de reac\ie a oscilatorului a unui cristal de cuar\
termocompensat.
#n rularea unui program, microprocesorul standard
parcurge cicluri-instruc\iune alc[tuite din 3-4 cicluri
ma]in[, fiec[rui ciclu-ma]in[ corespunz`ndu-i cel pu\in 2-3
semnale de tact. Aceast[ modalitate de alocare a
intervalelor de timp este impus[ de limitele fizice ale
oric[rui circuit electronic, caracterizat prin timp de r[spuns
nenul. M[rirea ratei de execu\ie a instruc\iunilor se
realizeaz[ prin tehnica pipe-line (@n structuri hardware
corespunz[toare).
Toate semnalele de control aferente transferurilor de
date @n interiorul ]i @n exteriorul procesorului sunt
3
MAD - curs 1
sincronizate cu semnalul de ceas. Unele circuite se
sincronizeaz[ pe fronturile (cresc[tor sau descresc[tor)
semnalului de ceas, altele pe nivelele logice "1" sau "0".
Transferurile de date prin interfe\e seriale sau prin
MODEM se realizeaz[ cu semnal de ceas sintetic, cu
frecven\e cuprinse @n domeniul x100Hz,...x1MHz. Viteza
de transfer se exprim[ @n baud (1bit/s).
magistrala intern[
BUFFER
DATE
BUFFER
ADRESE REGISTRE
COPROCESOR
ALU MATEMATIC
CACHE
INTERN
CONTROLER
MAGISTRAL{
INTERN{ CEAS
procesor propriu-zis
Fig.3. Structura microprocesorului elementar
Evolu\ia microprocesoarelor cu arhitectur[ Intel a
@nceput cu circuitul 4004 - primul procesor proiectat de
Intel @n 1969. Au urmat 8080 ]i 8085, iar @n 1978 - 8086.
Codul creat pentru 8086 este utilizat ]i @n prezent pentru
procesoarele de ultim[ genera\ie. 8086 avea registre ]i
magistrala extern[ de date organizate pe 16 bi\i, iar
magistrala de adrese de 20 bi\i permitea adresarea a p`n[ la
1MB de memorie.
80286 a fost primul procesor cu arhitectur[ @n modul
protejat. Adresele sunt transmise pe o magistral[ de 24 bi\i,
permi\`nd cre]terea spa\iului de memorie adresabil[ la
16MB.
80386 a f[cut trecerea la registre de 32 bi\i pentru
date ]i adrese. Se putea adresa un spa\iu de memorie de
p`n[ la 4GB, fiind introdus[ prima dat[ paginarea @n
arhitectura Intel. Compatibilitatea cu predecesoarele 8086
]i 8088 a fost asigurat[ prin p[strarea structurii primei
jum[t[\i a registrelor ca registre de 16 bi\i. '386 a fost
primul procesor a c[rui arhitectur[ permitea implementarea
sistemului de operare UNIX.
Una din metodele de sporire a performan\elor este
procesarea paralel[, 80386 av`nd 6 etaje de procesare
paralel[: interfa\[ de magistral[, circuitul de ordonare
(prefetch) a codului, decodorul de instruc\iuni, unitatea de
execu\ie, unitatea de segment ]i unitatea de paginare.
80486 avea o capacitate sporit[ de procesare
paralel[, av`nd decodorul de instruc\iuni ]i unitatea de
execu\ie structurate pe 5 etaje pipeline (@n permanen\[
exist[ 5 instruc\iuni @n diferite faze de procesare). Fiecare
etaj efectua c`te o opera\ie asupra unei instruc\iuni @ntr-un
singur tact de ceas, rezultatul fiind o rat[ global[ de
execu\ie de 1 instruc\iune pe tact.
Procesorul 80486 includea 8KB de memorie cache
L1 ]i era primul procesor care includea coprocesorul
 MAD - curs 1

matematic @n virgul[ mobil[, suport pentru memoria cache Cele mai recente procesoare incluse @n proiecte
L2 ]i suport pentru structurile multiprocesor. industriale sunt Pentium III, variante mult @mbun[t[\ite ale
Cu 80486 au debutat ]i tehnicile de power-saving, predecesoarelor Pentium Pro ]i Pentium II. Func\ion`nd la
aceste procesoare fiind primele @ncorporate @n sistemele de o frecven\[ de ceas aparent[ @n domeniul 500...800 MHz,
tip notebook alimentate de la baterii. cu structuri superscalare de tip Harvard, aceste procesoare
Pentru ilustrarea structurii generale a unui procesor au o vitez[ remarcabil[ de procesare ]i pot fi utilizate
vom considera modelul 80486, acesta fiind cel mai simplu pentru controlul @n timp real al sistemelor cu evolu\ie
procesor "puternic". '486 a reprezentat un salt calitativ rapid[, cum sunt cele electroenergetice.
deosebit @n seria procesoarelor fabricate de Intel, fiind ]i @n #n prezent, @n topul procesoarelor de mare vitez[
prezent considerat procesorul standard fa\[ de care se exist[ numeroase variante mult evoluate, realizate @n
definesc prin raportare performan\ele procesoarelor de tehnologii noi ]i av`nd structuri superscalare sofisticate.
ultim[ or[. Frecven\a aparent[ a ceasului a dep[]it deja bariera de
Procesoarele Pentium au introdus tehnologia 2GHz iar performan\ele privind viteza de calcul ale
superscalar[ prin ad[ugarea unei trepte pipeline @n execu\ia procesoarelor le egaleaz[ pe cele ale circuitelor specializate
instruc\iunilor, rezultatul fiind execu\ia a dou[ instruc\iuni DSP.
pe tact. Memoria cache L1 a fost dublat[ (8KB pentru cod
]i 8KB pentru date). Regi]trii principali erau tot de 32 bi\i Tabelul T1 - Performan\ele primelor procesoare Intel
dar existau c[i suplimentare de date de 128 ]i 256 bi\i, care
au sporit viteza transferurilor interne de date. Magistrala Tip An MI/s MHz Nr. Nr. FSB Spa\iu Cache
extern[ era de 64 de bi\i. trz. reg. adrese intern
Intel Pentium Pro avea o structur[ superscalar[ cu 3 8086 1978 0,8 8 29k 16 16 1MB -
c[i, permi\`nd execu\ia simultan[ a 3 instruc\iuni pe tact, @n
286 1982 2,7 12,5 134k 16 16 16MB -
modul dinamic: analiza transferurilor de date, execu\ia
386 DX 1985 6 20 275k 32 32 4GB -
peste r`nd, predic\ia ramific[rilor ]i execu\ia speculativ[.
Codul obiect era descompus @n microopera\ii prin 3 486 DX 1989 20 25 1,2M 32 64 4GB 8k L1
decodoare speciale de instruc\iuni. Pentium Pro avea 2 Pentium 1993 100 60 3,1M 32 64 4GB 16k L1
unit[\i aritmetice @n numere @ntregi ]i dou[ unit[\i @n virgul[ Pentium 1995 440 200 5,5M 32 64 64GB 16k L1
mobil[. Pro < 512k
Memoria cache era divizat[ @n 8KB - L1 cu port dual ]i L2
256KB - L2 cu 4 acces[ri simultane. Pentium Pro avea o
magistral[ de adresare de 36 bi\i, put`nd accesa p`n[ la
64GB de memorie.

4

1.3. Memoria sistemelor numerice
Memoria unui sistem numeric este la fel de
important[ ca ]i procesorul, @n absen\a sa neput`nd fi
conceput[ nici o aplica\ie util[.
Din punct de vedere al dependen\ei de tensiunea de
alimentare, memoriile sunt volatile (informa\ia se pierde la
dispari\ia tensiunii de alimentare) ]i nevolatile (informa\ia
se pierde c`nd dispare tensiunea de alimentare). Suportul
memoriei poate fi electronic, magnetic sau optic.
Performan\ele cele mai ridicate (privind timpul de acces ]i
fiabilitatea) sunt de\inute de memoriile electronice.
Din punct de vedere al structurii fizice, circuitele
electronice de memorie pot fi:
memorii care sunt @nscrise @n procesul de
fabrica\ie ]i pot fi numai citite (read only memory - ROM);
sunt memorii nevolatile rapide;
memorii care pot fi scrise o singur[ dat[ de
utilizator, ]i ulterior numai citite (programmable read only
memory - PROM); sunt memorii nevolatile rapide;
memorii PROM care pot fi ]terse prin expunere la
ultraviolete ]i re@ncrise de utilizator (erasable
programmable read only memory - EPROM); sunt memorii
nevolatile, mai pu\in rapide dec`t PROM;
memorii EPROM care pot fi ]terse pe cale
electric[ (electrical erasable programmable read only
2
memory - EEPROM sau E PROM); sunt memorii
nevolatile la fel de lente ca ]i EPROM;
memorii care pot fi citite ]i scrise oric`nd, la orice
loca\ie, denumite ]i memorii cu acces aleator ( Random
Access Memory - RAM), fiind realizate @n dou[ variante:
memorii dinamice, tip condensator, care
necesit[ opera\ââia de re@mprosp[tare periodic[ a informa\iei
stocate, prin ciclul de REFRESH; aceste memorii au
caracter volatil ]i sunt cele mai rapide;
memorii statice, cu circuite bistabile, care
nu au nevoie de ciclul de REFRESH (mai rapide dec`t cele
precedente); sunt memorii @n general volatile, dar pot fi
transformate @n memorii nevolatile printr-un sistem auxiliar
de alimentare "@n tampon" din baterii; @n acest caz, ele
devin cele mai rapide memorii nevolatile. #n sistemele
numerice, acest tip de memorii se prezint[ sub forma
circuitelor integrate sau modulelor de memorie DIMM
(deja abandonate @n proiectele recente) sau DDR.
Structura general[ a circuitelor de memorie este de
tip matricial, celulele de memorie, fie ele de tip condensator
sau circuit bistabil, fiind dispuse pe linii ]i coloane. Liniile
de adres[ de pe magistrala corespunz[toare a sistemului
numeric sunt puse @n coresponden\[ cu liniile ]i coloanele
matricii de celule de memorie din fiecare circuit, @n acest
fel fiind accesate oricare din celulele de memorie. #n
circuitele cu structur[ de 8 bi\i, @n fiecare celul[ de
memorie (loca\ie) poate fi memorat un byte (octet) de
informa\ie. Datele sunt vehiculate pe o magistral[ de 8 bi\i
la care sunt cuplate toate celulele de memorie.
Exemplu: Pentru a accesa loca\ia de memorie
marcat[ @n fig.4 este necesar[ activarea liniei L3 ]i a
1
MAD - curs 2
coloanei C4. Liniile ]i coloanele nu sunt accesate direct de
pe liniile de adres[, ci prin intermediul unui circuit
decodificator. Cele 64 combina\ii posibile din fig.1 pot fi
realizate utiliz`nd numai log264 = 6 linii de adres[ (3
pentru linii, 3 pentru coloane). De exemplu, pentru a activa
celula de memorie marcat[ este necesar ca pe magistrala de
adresare s[ se transmit[ cuv`ntul de adres[ 011101 (@n
structura A0...A5), care desemneaz[ celula cu num[rul 29
(numerotarea se face pe linii, @ncep`nd cu celula din
st`nga-sus ]i termin`nd cu cea din dreapta-jos).
L0
L1
Decodor de linii
L2
L3
L4
L5
L6
L7
adrese
C0 C1 C2 C3 C4 C5 C6 C7
8
A0
A1
A2
A3 Decodor date
A4 de coloane D0...D7
A5
Fig.4. Structura simplificat[ a unui circuit de memorie
#n afara memoriei electronice (PROM, RAM) ale
c[rei dimensiuni sunt finite, ajung`nd la sistemele numerice
actuale la dimensiuni uzuale de 128 sau 256 MB, sistemele
numerice au ]i dispozitive de memorie magnetic[, sub
forma discurilor dure (Winchester) denumite "Hard Disk
Drive" - HDD, care extind mult dimensiunile memoriei
nevolatile.
Un HDD este alc[tuit din mai multe discuri din
material feromagnetic cu propriet[\i magnetice deosebite,
fixate pe un ax comun ]i antrenate @n mi]care de rota\ie de
un motor. Discurile sunt "citite" ]i "scrise" prin intermediul
"capetelor" de citire/scriere printr-un procedeu asem[n[tor
@nregistr[rii/red[rii de pe benzi magnetice.
Dimensiunile HDD actuale dep[]esc 32GB.
Peforman\ele de vitez[ pot fi caracterizate sintetic prin rata
de transfer (valori medii @n jurul a 10MB/s) ]i timpul mediu
de acces (valori medii de ordinul milisecundelor). #n
practic[, aceste performan\e elimin[ practic orice limit[ @n
implementarea software a func\iilor de control ]i de calcul
@n sistemele numerice.
Evident, viteza de accesare a informa\iilor con\inute
@n HDD nu este nici pe departe comparabil[ cu viteza de
acces a memoriei nevolatile de tip RAM, de aceea orice
informa\ie de pe HDD este @nc[rcat[ @n RAM @nainte de a fi
tratat[ de microprocesor.
Av`nd piese @n mi]care, HDD au durat[ de via\[
limitat[ (de]i MTBF are valori ridicate). Cre]terea, @n timp,
a uzurii angrenajelor mecanice ale sistemului HDD se
manifest[ ini\ial prin sc[derea vitezelor de acces ]i de
transfer, impun`nd schimbarea discului dur.

Tendin\a de evolu\ie este c[tre memoria static[ (de
tip EEPROM ]i RAM), care elimin[ inconvenientele
men\ionate ]i confer[ sistemelor numerice o via\[ practic
nelimitat[ ]i performan\e de vitez[ mult superioare HDD.
O alt[ categorie de memorii nevolatile sunt cele pe
suport optic, cunoscutele CD-ROM, cu timp de acces
comparabil cu cel al HDD. Deocamdat[ suportul optic este
larg utilizat @n varianta read-only, pentru stocarea
programelor ]i a constantelor. Discurile optice read-write
sunt @nc[ @n etapa de debut ]i nu au p[truns @n structurile
sistemelor industriale.
Securitatea datelor este mult mai ridicat[ pe suport optic,
at`ta timp c`t se respect[ integritatea fizic[ a discului.
#n prezent via\a sistemelor numerice nu este limitat[ at`t
fizic c`t moral: performan\ele sistemelor numerice se
dubleaz[ la fiecare 2 ani (legea Moore) iar uzura moral[
este foarte pronun\at[.
1.4. Func\ionarea sistemelor cu microprocesor
Din punctul de vedere al utilizatorului, orice sistem
cu microprocesor func\ioneaz[ pe baza unui program
memorat @n circuitele sau dispozitivele de memorie aferente
sistemului numeric. Pentru a putea rula, programul
respectiv trebuie @nc[rcat @n memoria RAM (de unde poate
fi accesat foarte rapid de microprocesor). Exist[ o @ntreag[
succesiune de opera\ii pe care un sistem cu microprocesor
trebuie s[ le efectueze @nainte de a @ncepe rularea
programului propriu-zis, opera\ii prev[zute @n sistemul de
operare. Prin urmare, primul pas @n func\ionarea unui
sistem numeric este informarea procesorului despre
configura\ia sistemului. Aceste informa\ii sunt stocate
@ntr-o memorie separat[ (BIOS - Basic Input-Output
System) alimentat[ @n permanen\[ dintr-o pil[ electric[
(baterie).
Urm[torul pas este @nc[rcarea sistemului de operare
(OS - operating system). Sistemul de operare este prima
interfa\[ om-ma]in[ interpus[ @ntre operator ]i sistemul
numeric, cuprinz`nd unul sau o succesiune de coduri a
c[ror executare informeaz[ sistemul despre componentele
sale ]i despre semnifica\ia comenzilor primite de la
operator. Aceast[ ini\ializare poart[ denumirea de
"booting" (@nc[l\area pentru pornirea la drum) ]i este o
etap[ inerent[ tuturor sistemelor numerice.
Dup[ boot, sistemul @ncarc[ programul executabil
conform c[ruia se desf[]oar[ @ntreaga func\ionare. Acest
program poate fi memorat @n PROM, EPROM sau pe un
suport magnetic (HDD - hard disk drive) ]i este @ntotdeauna
transferat @n RAM, de unde poate fi accesat foarte repede.
Tot ceea ce "se vede" @n func\ionarea unui sistem numeric
este con\inut @n programul principal:
- controlul interfe\elor analogice;
- analiza numeric[ a m[rimilor analogice de intrare;
- lucrul cu perifericele (tastatur[ local[, monitor sau
sistem de afi]are (display) local, porturi intrare-ie]ire);
- controlul elementelor de execu\ie.
Procesorul acceseaz[ memoria prin intermediul
liniilor de adres[ (magistrala de adresare). Bi\ii sunt grupa\i
@n cuvinte binare (succesiuni) de 4 (nibble), 8 (octet sau
2
MAD - curs 2
byte), 16 sau 32 bi\i. Procesorul "scrie" adresa loca\iei pe
magistrala de adresare, apoi activeaz[ unul din semnalele
"READ" (cite]te) sau " WRITE" (scrie) pentru a citi,
respectiv a scrie @n memorie. Informa\ia care trebuie scris[
@n sau citit[ din memorie este transferat[ pe magistrala de
date.
Din cele de mai sus rezult[ o prim[ concluzie: orice
sistem numeric trebuie s[ con\in[ @n structura sa cel pu\in 3
magistrale:
- magistrala de adresare (MA);
- magistrala de control (MC);
- magistrala de date (MD).
Acelea]i 3 magistrale sunt folosite nu numai pentru
lucrul cu memoria ci ]i pentru transferul informa\iilor @ntre
procesor ]i celelalte componente ale sistemului numeric
(circuite de intrare-ie]ire). Magistralele MA ]i MD sunt de
tip tri-state, av`nd, pe l`ng[ st[rile logice "1" ]i "0", o stare
nedefinit[, denumit[ "de @nalt[ impedan\[" (HZ). Starea HZ
este foarte util[ atunci c`nd procesorul cedeaz[ magistrala
altor elemente ale sistemului sau @n cursul opera\iilor DMA
(Dirrect Memory Access). #n aceast[ stare, perechile de
tranzistoare finale din circuitele de ie]ire ale tuturor
bufferelor de magistral[ se g[sesc @n stare "blocat", prin
ie]ire nefiind debitat sau absorbit curent de pe magistral[
(fig.5). Magistrala este astfel "eliberat[" ]i poate fi folosit[
pentru transferuri de date @ntre alte elemente ale sistemului.
La sf`r]itul acestor transferuri, respectivele elemente
semnalizeaz[ procesorului care preia din nou controlul
magistralei.
Starea HZ elimin[ conflictele pe magistrale ]i
permite reducerea drastic[ a consumului de energie aferent
sistemului numeric.
Vcc
T1
T1 T2 OUT
blocat saturat "0"
OUT saturat blocat "1"
blocat blocat HZ
T2
GND
Fig.5. St[rile logice ale bufferelor de magistral[
Opera\iile pe care le execut[ un procesor se succed
@ntr-o anumit[ ordine, stabilit[ de regul[ prin program, dar
evenimentele exterioare pot schimba aceast[ ordine dac[
necesit[\ile o impun. Semnalele prin care mediul extern
impune @ncetarea execu\iei unui program pentru tratarea
altor evenimente se numesc @ntreruperi.
Atunci c`nd din exterior sose]te o @ntrerupere, procesorul
abandoneaz[ programul principal, marcheaz[ adresa
instruc\iunii la care a r[mas ]i @ncepe tratarea @ntreruperii.
De obicei, tratarea unei @ntreruperi presupune rularea altui
program sau rutine.
Rutina este o secven\[ de program care permite
efectuarea unei opera\ii specifice. De exemplu, simpla
ap[sare a unei taste @n cursul rul[rii unui program este
semnalat[ procesorului pe o linie de @ntrerupere, ca o cerere
de dialog dinspre operatorul uman. Procesorul continu[

rularea programului @n curs p`n[ ce operatorul termin[ de
tastat o comand[ interpretabil[, apoi trece la @ndeplinirea
comenzii primite.
Alt exemplu: #ntr-un sistem numeric de monitorizare ]i
protec\ie, procesorul controleaz[ interfa\a analogic[ ]i
prelucreaz[ datele conform unui algoritm complex (pentru
analiza spectral[). La un moment dat, una din m[rimile
m[surate dep[]e]te un anumit prag de protec\ie. Aceast[
dep[]ire reprezint[ o @ntrerupere prioritar[ ]i este tratat[
necondi\ionat de procesor, care @ntrerupe rularea
programului principal ]i execut[ un salt la rutina prin care
elaboreaz[ decizia de declan]are ]i comand[ elementele de
reconfigurare a sistemului de distribu\ie.
#ntreruperile sunt gestionate de controlerul de
@ntreruperi, care le stabile]te ordinea de prioritate, fiind
ierarhizate @n func\ie de semnifica\ia lor pentru sistemul
numeric @nsu]i ]i pentru sistemul supravegheat.
La orice procesor, liniile de @ntrerupere sunt prezente pe
magistrala de control, fac`nd parte din grupa semnalelor de
stare:
INT (Interrupt Request) - @ntrerupere mascabil[, generat[
de un periferic, tratabil[ conform unei ordini de priorit[\i;
procesorul @ntrerupe activitatea curent[, ruleaz[ rutina de
tratare a @ntreruperii respective ]i revine apoi la activitatea
pe care o desf[]ura anterior; semnalele INT pot fi ignorate
prin software, inhib`nd sistemul de @ntreruperi;
NMI (Non Mascable Interrupt) - @ntrerupere
nemascabil[, a c[rei tratare este prioritar[; Procesorul @]i
@ntrerupe necondi\ionat activitatea curent[ ]i deserve]te
cererea NMI @n cel mai scurt timp. Spre deosebire de INT,
semnalul NMI nu poate fi ignorat prin inhibarea sistemului
de @ntreruperi.
Ambele tipuri de @ntreruperi r[m`n f[r[ r[spuns dac[
procesorul este @n stare de a]teptare (semnalul WAIT este
activ) sau dac[ acesta a cedat magistrala prin BUSAK.
WAIT - cerere de a]teptare din partea unui periferic mai
lent; c`nd lucreaz[ cu memoria sau cu perifericele,
procesorul testeaz[ linia WAIT la fiecare ciclu; dac[ linia
WAIT este activ[, procesorul insereaz[ cicluri suplimentare
de a]teptare (NOP) p`n[ c`nd "interlocutorul" devine
accesibil. Prin semnalul WAIT procesorul poate fi adaptat
la memorii sau periferice mai lente; starea WAIT nu se
poate prelungi @ns[ oric`t de mult, deoarece semnalul
RFSH trebuie furnizat la fiecare 15 ms (condensatoarele de
memorare au valori foarte mici, de ordinul 0,1pF ]i pierd
repede nivelele de tensiune prin curen\i de scurgere);
BUSRQ (Bus Request) - cerere de acces la magistrala de
date din partea unui periferic; procesorul este for\at s[ se
opreasc[ ]i s[ trateze cererea; dac[ cererea este acceptat[
prin BUSAK, procesorul @]i trece bufferul de magistral[ @n
stare HZ permi\`nd preluarea controlului magistralei de
c[tre perifericul solicitant;
RESET - semnal de reini\ializare. Acest semnal este
generat @ntotdeauna (automat) la pornirea sistemului pentru
a aduce @n st[ri definite toate circuitele (contorul program,
registre, etc.). Semnalul RESET este generat ]i automat, de
timerele WATCHDOG, atunci c`nd, din diferite motive,
procesorul se opre]te din rularea normal[ a unui program.
Timerul WATCHDOG este un num[r[tor care num[r[
3
MAD - curs 2
invers de la o valore ini\ial[, fiind re@nc[rcat periodic cu
acea valoare @nainte de a ajunge la zero, prin instruc\iuni
speciale plasate @n program. Dac[ programul nu mai este
rulat normal, instruc\iunile de re@nc[rcare nu mai sunt
"v[zute" de timer care ajunge la zero ]i genereaz[ semnalul
RESET. #n acest fel sistemul reporne]te singur atunci c`nd
apare o situa\ie anormal[ @n func\ionarea sa. Toate
procesoarele moderne au inclus un astfel de timer.
Semnalul RESET poate fi generat ]i manual, operatorul
put`nd reini\ializa sistemul atunci c`nd se fac diferite
interven\ii (modific[ri @n program sau @n configura\ie).
Pe magistrala de control sunt vehiculate ]i semnale de
comand[ prin care se controleaz[ func\ionarea sistemului:
M1 (Machine Cycle 1) - este generat de procesor la
fiecare citire din memorie a codului unei instruc\iuni
(fetch) sau la acceptarea unei cereri de @ntrerupere
din partea unui periferic. Execu\ia fiec[rei
instruc\iuni presupune aducerea sa din memorie
(ciclul fetch), decodificarea instruc\iunii ]i
efectuarea microopera\iilor presupuse de
instruc\iunea respectiv[;
MREQ (Memory Request) - cerere de acces la memorie;
IORQ (Input Output Request) - cerere de acces la un
periferic;
RD (Read) - comand[ de citire din memorie sau de la un
periferic;
WR (Write) - comand[ de scriere @n memorie sau @ntr-un
periferic;
RFSH (Refresh) - comand[ de re@mprosp[tare a RAM
dinamice;
HALT - comand[ de oprire a procesorului;
BUSAK (Bus Acknowledge) - semnal de acceptare a
cererii de acces la magistral[;
CLOCK - semnalul de ceas (de sincronizare).
Fa\[ de aceste semnale prezente la orice procesor, exist[ ]i
alte semnale de control specifice fiec[rui procesor @n parte.
Un exemplu: pentru a reduce num[rul de pini (problem[
stringent[ la procesoarele evoluate), adresele ]i datele se
multiplexeaz[ (fig.6) pe una din magistrale (de date sau de
adrese). Este, evident, nevoie de un semnal de control prin
care procesorul s[ semnaleze celorlalte componente ale
sistemului ce fel de informa\ii sunt transferate la un
moment dat pe liniile multiplexate. Semnalul respectiv
poart[ diferite denumiri (la microcontrolerul PCB80C552
produs de firma Philips semnalul se nume]te ALE -
Address Latch Enable) iar activarea sa semnific[ faptul c[
liniile AD0...AD7 con\in adrese. Dac[ semnalul ALE este
inactiv, atunci liniile respective transfer[ date.
adrese
ALE - activ
pini de
adrese
pini
mixa\i date
microprocesor
ALE - inactiv
Fig.6. Multiplexarea adreselor ]i datelor

O alt[ metod[ de reducere a num[rului de pini este
utilizarea magistralei I2C externe, cea mai comun[ aplica\ie
a acesteia fiind la cuplarea memoriilor EEPROM @n care
sunt stocate constantele prin care se realizeaz[ adaptarea
sistemului numeric la mediu (set[ri de factori de transfer,
rate de achizi\ie, temporiz[ri, etc.).
1.5. Codul ma]in[ ]i limbajele de programare
Sistemele numerice cu microprocesor opereaz[ @n
cod hexazecimal utiliz`nd simbolurile binecunoscute
(0,1,...,9,A,...F). Pentru a nu crea confuzii cu textul,
numerele sunt precizate prin plasarea indicelui "hexa":
(3F)H, (23)H. Fiec[rei opera\ii executabile de c[tre
microprocesor @i corespunde un cod hexa. La procesoarele
elementare, codul hexa este format din doar dou[ cifre,
num[rul opera\iilor executabile fiind limitat la 255. La
procesoarele evoluate, codul este descris printr-un num[r
de 3 sau chiar 4 cifre hexa.
Orice procesor, oric`t de evoluat, poate fi programat
scriind direct codurile opera\iilor care trebuie efectuate, @n
ordinea parcurgerii lor. Rezultatul este "codul ma]in["
corespunz[tor programului respectiv.
Exemplu: (2A)H(F3)H(5D)H(DB)H.... Fiecare pereche din
acest ]ir reprezint[ c`te o instruc\iune.
Greu de interpretat la o prim[ vedere, codul ma]in[ este
aproape inutilizabil la proiectarea ]i depanarea programelor
mari pentru procesoare evoluate.
Pentru a crea o interfa\[ accesibil[ @ntre programator
]i microprocesor, fiec[rei opera\ii descrise printr-un cod
hexa i s-a asociat c`te o prescurtare a unui cuv`nt-cheie
(mnemonic[).
4
MAD - curs 2
Mnemonicile sunt redate pe 3 sau 4 litere ]i sunt foarte
intuitive: ADD - adun[, INC - incrementeaz[, LD - @ncarc[
(load), MUL - @nmul\e]te (multiply), DIV - @mparte
(divide), etc.
Totalitatea mnemonicelor prin care se desemneaz[
opera\iile executabile aferente unui procesor alc[tuie]te
limbajul de asamblare - primul pas @n "umanizarea"
conversa\iei cu procesorul. Programele scrise @n limbaje de
asmblare sunt foarte rapide, deoarece succesiunea
opera\iilor este optim[ pentru aplica\ia respectiv[ iar
operatorul poate controla pas-cu-pas executarea
programului. Din p[cate, pentru programele mari, limbajul
de asamblare este aproape la fel de dificil de utilizat ca ]i
codul ma]in[.
Execu\ia unui program scris @n limbaj de asamblare
presupune dezasamblarea lui de c[tre procesor
(transformarea @n cod ma]in[) ]i efectuarea pas-cu-pas a
opera\iilor precizate prin codurile hexa.
Programarea sistemelor evoluate se face utiliz`nd
limbaje de programare. Primul limbaj cu larg[
aplicabilitate a fost PASCAL, urmat la scurt timp de C ]i
variantele sale C+, C++, Turbo C, ].a.. Limbajul C este
deosebit de util pentru programarea microcontrolerelor ]i a
fost adaptat ulterior pentru procesoarele numerice de
semnal (DSP).
Incluz`nd o multitudine de biblioteci (ansamble de
subrutine), ]i cuprinz`nd instruc\iuni mult mai intuitive
(formate din cuvinte uzuale din limba englez[), C este
aplicabil pentru programe lungi ]i complicate, at`t pentru
proiectare c`t ]i pentru depanare.
 MAD - curs 3

1.6. Microcontrolere
@ntreruperi CONTROLER
MEMORIA MEMORIA TIMER 1
externe #NTRERUPERI PROGRAM DE DATE
TIMER 2
1.6.1. Variante CISC ROM RAM

REGISTRE CPU
SPECIALE
TMP1 TMP2
#n sistemele numerice industriale, una din func\iile PORTURI I /O
OSC CONTROL PORT I/O
procesoarelor este controlul interfe\elor analogice prin care MAGISTRALA
MC
PARALELE
P1 P2 P3 P4 SERIAL

se preiau informa\ii din mediu. Alte func\ii esen\iale sunt

prelucrarea datelor ]i generarea semnalelor de comand[
pentru interfe\ele dispozitivelor de execu\ie (actuatoarelor).
Ponderea acestor func\ii @n ansamblul opera\iilor efectuate
de sistemele numerice determin[ tipul circuitelor numerice
utilizate.
Controlerele achizi\iei realizate cu microprocesoare
(µP) sunt sisteme numerice cu mare poten\ial de calcul, a
c[ror vitez[ de procesare depinde de frecven\a semnalului
de ceas permis[ de microprocesor; puterea de calcul a unui
µP este net superioar[ fa\[ de cea a µC.
µP este @ns[ un circuit specializat, dedicat efectu[rii ]i
coordon[rii opera\iilor de prelucrare ]i transfer de date
conform unui program implementat apriori, posibilit[\ile
sale de control direct fiind relativ limitate ]i necesit`nd
completarea sistemului cu dispozitive intrare-ie]ire
specializate (porturi).
Microcontrolerele ( µC) sunt circuite dedicate
controlului complet al sistemelor automate, cu posibilit[\i
de comand[ direct[ a elementelor de execu\ie prin porturi
de mic[ putere (de exemplu familia 80C51).
Puterea de procesare a µC este, @n general, mai
redus[ dec`t a µP, @n schimb posibilit[\ile de control ]i
comunica\ie (leg[tura cu exteriorul) sunt net superioare,
deoarece µC @nglobeaz[ (pe acela]i chip) majoritatea
elementelor structurale strict necesare unui controler de
achizi\ie ( ΑµC): memorii RAM, EPROM, EEPROM,
porturi seriale ]i paralele, timere, ceas intern, etc., c u
dimensiunile necesare acoperirii necesit[\ilor unui sistem
de achizi\ie. Un exemplu @n acest sens este structura intern[
a familiei 80C51 reprezentat[ @n fig.7.
Structura minimal[ din fig.7 poate fi asociat[, pentru
ridicarea performan\elor, cu extensii de memorie (program
PSE EA ALE RST adrese , date TxD RxD
Fig.7. Structura simplificat[ a microcontrolerului 80C51
Aceste limit[ri pot s[ nu fie importante atunci c`nd se
urm[re]te m[surarea valorilor sintetice ale m[rimilor de
frecven\[ industrial[.
De regul[, AMS dedicate circuitelor de joas[ ]i
medie tensiune pot @ndeplini ]i func\ii de protec\ie, av`nd @n
vedere c[, @n urma proces[rii datelor corespunz[toare
evalu[rii parametrilor energetici, de\in toate informa\iile
necesare ac\ion[rii sistemelor de protec\ie.
#n categoria microcontrolerelor dedicate sistemelor
de achizi\ia datelor se @ncadreaz[ familia 8XCE552 produs[
de Philips Semiconductors, dedicat[ aplica\iilor @n timp
real, reprezent`nd o variant[ extins[ a µC din familia
80C51 cu @mbun[t[\iri structurale privind compatibilitatea
electromagnetic[ (emisie redus[, capacit[\i interne pentru
decuplare, etc.).
Microcontrolerele din familia 8XCE552 con\in
elemente structurale specifice sistemelor de achizi\ie cu
conversie succesiv[: MUXA cu logica de selec\ie asociat[,
S/H @ncorporat, ADC cu aproxima\ii succesive @n 10 bi\i,
temporizatoare (timere) pentru controlul ratei de achizi\ie
etc.. Structura intern[ simplificat[ a µC din familia
8XCE552 este reprezentat[ @n fig.8 (cu elementele
suplimentare distinctive).
Rezultatul conversiei A/D este memorat @n 8 registre
de 10 bi\i (c`te unul pentru fiecare canal de intrare
analogic[) cu acces la magistrala intern[.
8 intr[ri analogice
Vref+
Vref_
ALT P5 SDA SCL

]i/sau de date) atunci c`nd sunt necesare prelucr[ri MEMORIA MEMORIE MEMORIA
MUX 8 : 1
INTERFA|A
complexe ale datelor achizi\ionate. PROGRAM
32K x 8
AUXILIAR{
768 x 8
DE DATE
256 x 8
SERIAL{
IIC
Magistralele de date ]i de adresare au c`te 8 linii NUCLEU
80C51
ROM RAM RAM ADC

put`nd vehicula date ]i cuvinte de adres[ cu lungime de 8

bi\i; num[rul maxim de instruc\iuni executabile este 256. CPU magistrala intern[ cu 8 linii
2 TIMERE 16 BI|I
Structurile de m[surare @n care AµC este realizat cu 4 PORTURI I / O
PARALELE reset

microcontrolere din familia 80C51 sunt frecvent utilizate 1 PORT SERIAL

COMP. TIMER
datorit[ eficien\ei lor raportate la un pre\ sc[zut. Limit[rile 2 PORTURI
AUXILIARE
4 LATCH
16 BI|I
TIMER
NUM{R{TOR
LOGIC
WATCH-DOG
AUXILIAR
acestor sisteme sunt legate @n principal de viteza moderat[ DE 8 BI|I
16 BI|I
16 BI|I

6
de procesare (10 ops, pentru frecven\a semnalului de ceas
de 12MHz) ]i de soft-ul relativ voluminos necesitat de
P5 ALT P1 ALT P2 ALT P4 reset
prelucr[rile ulterioare ale datelor achizi\ionate. P4

Datele rezultate @n urma conversiei analog-numerice
cu ADC cu m[rimea de ie]ire descris[ pe mai mult de 8 bi\i
trebuie citite @n dou[ etape, ocup`nd c`te doi octe\i @n
memoria de date (de exemplu datele reprezentate prin
cuvinte de 12 bi\i sunt segmentate @n cuvinte de 8 bi\i ]i
stocate @n memorie la adrese-pereche).
Fig.8. Structura simplificat[ a microcontrolerului cu achizitor 80C552
Memoria program poate fi extins[ p`n[ la 64KB, ca
]i memoria de date. Structura extins[ a 8XCE552 a impus
(din motive tehnologice) asignarea majorit[\ii terminalelor
porturilor cu c`te dou[ func\ii, func\ia alternativ[ (ALT)
fiind selectat[ prin program.

1
 MAD curs 3

de achizi\ie este elementul distinctiv specific

___________________
Sec\iunea ADC are valori de 4, respectiv 5 mV/bit. Rezolu\ia relativ[
microcontrolerelor cu achizitor @ncorporat ]i cuprinde un are valoarea constant[ independent[ de valoarea tensiunii
set complet de circuite pentru conversia analog-numeric[ a de referin\[: 1/1024 ≅ 1/1000, fiind echivalent[ cu 3 cifre
m[rimilor de intrare analogice de tip tensiune (multiplexor, zecimale complete (999).
e]antionator, convertor A/D).
Circuitul de intrare (fig.9) @ncorporeaz[ un 1.6.2. Variante RISC
multiplexor analogic cu 8 canale (MUX) ]i un convertor
analog-numeric (ADC) unipolar, cu aproxima\ii succesive, Aplica\iile moderne vizeaz[ simplificarea
pe 10 bi\i, cu domeniul de intrare 0...+Vref, unde V ref configura\iilor sistemelor de control ]i cre]terea vitezei de
reprezint[ valoarea tensiunii de referin\[. Intr[rile analogice procesare prin abandonarea (treptat[) a structurilor de
reprezint[ func\ia alternat[ a portului de intrare P5. procesoare ]i microcontrolere clasice cu set complet de
Controlul celor dou[ blocuri func\ionale se instruc\iuni (CISC) ]i abordarea arhitecturii RISC (set redus
realizeaz[ prin intermediul registrului de control al de instruc\iuni). Firma american[ MICROCHIP a dezvoltat
conversiei, ADCON (direct adresabil, adic[ adresabil @n acest sens o produc\ie suficient de larg[ de µC cu
printr-o instruc\iune specific[), urm[rind etapele: structur[ RISC: familiile PIC, @n arhitectur[ Harvard, cu
1 - selec\ia canalului pe care se realizeaz[ conversia spa\ii de adresare ]i magistrale separate pentru memoria
A/D, prin intermediul bi\ilor AADR0...AADR2 program ]i memoria de date, @n care tehnica pipeline
(ADCON.0...2); organizat[ pe dou[ etape (fetch ]i execu\ie) permite viteze
2 - lansarea conversiei: hard ____, printr-un front de procesare superioare cu un ordin de m[rime fa\[ de
cresc[tor pe pinul STADC, sau soft, prin setarea bitului structurile clasice.
ADCS (ADCON.3). Num[rul instruc\iunilor este mult redus (33-55),
lungimea cuv`ntului instruc\iune fiind 12-16 bi\i. Memoria
STADC AVref+ AVref_ AVdd program poate avea o capacitate de 500-2000 cuvinte de 12
Ain0
Ain1 bi\i at`t @n EPROM c`t ]i @n ROM, memoria intern[ de date
Ain2
Ain3 AVss
fiind de foarte redus[ capacitate (27...73 octe\i). Fig.10
MUX ADC
Ain4 reprezint[ (simplificat) arhitectura intern[ a familiei
Ain5
Ain6 PIC16C5X.
Ain7 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7
Elementele structurale esen\iale ale µC din familia
ADCON ADCH
PIC16C5X sunt:
- unitatea aritmetic[-logic[ (ALU) de 8 bi\i;
magistrala intern[ de 8 bi\i - registrul de lucru (W) neadresabil;
Fig.9. Sec\iunea de achizi\ie a microcontrolerului 80C552
- registrul indicatorilor de condi\ii (PSW);
- registrele de uz general (SRAM) adresabile.
Modul @n care se lanseaz[ o conversie este declarat Toate µC din familia PIC con\in un timer de uz general, un
prin nivelul logic impus bitului ADEX (ADCON.5), timer watch-dog, memoria program, registrul de
simultan cu programarea canalului pe care se realizeaz[ instruc\iuni cu decodificatorul asociat ]i num[r[torul de
conversia. program, facilit[\i de power-on reset, blocare temporar[ a
Sf`r]itul conversiei (EOC) este semnalat prin setarea oscilatorului (SLEEP) ]i protec\ie prin cod a
automat[ a bitului ADCI (ADCON.4)., rezultatul conversiei memoriei-program, func\ion`nd corect cu tensiuni de
fiind depus sec\ionat, @n registrele ADCON ]i ADCH: alimentare @ncep`nd de la 2V. Comunica\ia cu exteriorul
- cei mai semnificativi 8 bi\i - @n registrul ADCH este realizat[ prin trei porturi cu registre-driver tri-state
(ADCH.7 = MSB); (TRIS). Instruc\iunile sunt executate @ntr-un singur ciclu
- ultimii 2 bi\i - @n registrul ADCON: (ADCON.7 ]i ma]in[ (200ns la fclock= 20MHz) cu excep\ia instruc\iunilor
ADCON.6 = LSB). Timpul de conversie este de 50 cicluri de salt (2 cicluri = 400ns). Separarea spa\iilor de memorie
ma]in[ (50µs pentru frecven\a ceasului sistemului de permite @nc[rcarea constantelor sau valorilor instantanee
12MHz). @ntr-un singur ciclu.
Rezultatul conversiei poate fi calculat (@n unit[\i ALU poate efectua opera\ii aritmetice ]i logice @ntre
ADC) utiliz`nd formula: datele din registrul de lucru W ]i cele din oricare alt
V in − AV ref_ registru. Opera\iile aritmetice (adunare, sc[dere, deplasare)
N ADC = 1024 (1.1) ]i logice sunt efectuate direct @n cod complement fa\[ de 2.
AV ref+ − AV ref_
Instruc\iunile cu 2 operanzi presupun existen\a
Pentru simplificarea calculelor se dimensioneaz[ unuia @n registrul W, cel[lalt fiind con\inut @n alt registru
n sau de o constant[. Instruc\iunile cu un singur operand
tensiunea de referin\[ la valoarea AVref+= r 2 mV, unde r -
afecteaz[ fie con\inutul registrului W, fie con\inutul altui
rezolu\ia convertorului ]i n - num[rul de bi\i pe care se
registru din SRAM. ALU controleaz[ valorile bi\ilor de
realizeaz[ conversia. Exemple: AVref+= 4096mV transport (C) transport de rang zecimal (DC), ]i de zero (Z)
(corespunz[tor unei rezolu\ii absolute de 4mV) sau din registrul indicatorilor de condi\ii (PSW).
AVref+= 5120 mV pentru o rezolu\ie absolut[ de 5mV,
raportate fa\[ de mas[ (AVref_=0). Factorul de transfer al

2
 MAD curs 3

EPROM / ROM
Memoria LCD este inclus[ @n controler, neafect`nd
NUM{R{TOR
512 x 12 PROGRAM
STIVA 1
STIVA 2
memoria de date. Curen\ii de comand[ pentru segmentele
2K x 12
12 afi]ajului sunt determina\i de un divizor rezistiv extern.
8
REGISTRU REGISTRE MSP430X33X poate controla 4 linii de display
INSTRUC|IUNI 9 DE UZ
12 GENERAL alfanumeric, 30 segmente sau 4 terminale de adaptare a
5 SRAM
DECODIFICATOR
INSTRUC|IUNI
27...73 x 8 nivelelor analogice pentru LCD.
5D Timer-ul WATCHDOG realizeaz[ reini\ializarea
8L REG. REG. controlat[ a sistemului la o defec\iune software (la
PSW FSR 7
8
8 expirarea perioadei de re@nc[rcare). Num[r[torul este
4 8 8
REG.
ALU
PRESCALARE
TRISA TRISB TRISC
controlat prin intermediul unui registru special de 8 bi\i
W WATCH-DOG PORTA 8 PORTB 8 PORTC
8
4
accesabil cu parola 05AH. Dac[ func\ia watchdog nu este
4 8 8
TIMER OSCILATOR utilizat[, timer-ul poate fi utilizat ca timer de uz general.
intrare a]teptare Setul de instruc\iuni pentru arhitectura registru-
Fig.10. Structura microcontrolerului PIC16C51
registru este compus din 51 de instruc\iuni alc[tuind un
limbaj de asamblare simplu ]i puternic.
#ntreruperile sunt activate prin intermediul
#ntreaga memorie program (0,512...2K x12) a µC fanioanelor din registrul de stare. Vectorii de @ntrerupere ]i
este intern[, av`nd ca suport PROM (cost redus) sau adesa de start sunt memorate @n ROM la loca\iile
EPROM (posibilitatea modific[rii ulterioare). 0FFFFH...0FFE0H. Fiecare vector con\ine adresa pe 16 bi\i
Codurile opera\iilor din c`mpul instruc\iunilor fiind
a rutinei de tratare a @ntreruperii.
descrise pe 12 bi\i, instruc\iunile vor fi constituite din
cuvinte unice. Aducerea unei instruc\iuni din Xin Xout RST P4.0-P4.7 P1x P2x P3.0-P3.7 P0.0-P0.7
memoria-program (fetch) fiind f[cut[ pe o magistral[ de 12
bi\i, presupune un singur ciclu-ma]in[. Tehnica pipeline Oscilator Memorie
(E)(P)ROM
1KB
SRAM
PwrON USART
I/O Port
2x8 Timer A
I/O Port
I/O port
1x8
PLL reset I/O
permite suprapunerea temporal[ a execu\iei unei 1x8
Port
1x8 RXD,
TXD
ACLK MCLK
instruc\iuni aduse din memoria program la un ciclu anterior
cu aducerea din memorie a unei noi instruc\iuni.
CPU TEST MA
Dimensiunea cuv`ntului de date (8bi\i) nu constituie 16 reg JTAG MC
Convertor
neap[rat un impediment pentru utilizarea acestui tip de µC MD magistral[
16 / 8 bit
pe func\ia de controler al achizi\iei, av`nd @n vedere c[
Timer
viteza sa de procesare @i permite sec\ionarea cuvintelor de Timer Timer A Timer Port Driver LCD
Watchdog 16B USART Counter ADC Timer 1 120 segmente
ie]ire din ADC @n 2 octe\i ]i tratarea succesiv[ a acestora. MAC 15/16B PWM or SPI 8B Timer (LCD) multiplexat
Pentru realizarea func\iilor de m[surare ]i protec\ie @n Com0-3
sistemele de m[surare a parametrilor energetici este S0-28/O2-28
S29/O29/CMP
suficient[ conversia analog-numeric[ pe 10-12 bi\i.
Fig.11. MSP430 - arhitectura intern[
Utilizarea, @n aceast[ situa\ie, a porturilor A ]i B (4+8 bi\i)
este o solu\ie care asigur[ compatibilitatea µC-ADC.
O solu\ie alternativ[ este utilizarea unui µC din familia Opera\ia de @nmul\ire este realizat[ de un periferic special,
PIC17XX cu S/H ]i ADC @ncorporat ]i intrare pe 4 sau 8 care suport[ opera\ii cu cuvinte binare de forma 16x16,
canale (analogul RISC al microcontrolerelor 80CE552,7). 16x8, 8x16 ]i 8x8 bi\i, @n format cu ]i f[r[ semn. Rezultatul
Un microcontroler de uz general cu aplica\ii poate fi accesat imediat ce operanzii au fost @nc[rca\i @n
multiple @n achizi\ia datelor este ]i MSP430 produs de registrele perifericului, f[r[ cicluri suplimentare.
firma american[ Texas Instruments. Cu un consum foarte MSP430 poate realiza ]i conversia analog-numeric[
redus ]i diverse moduri de operare economic[, MSP430 @n varianta cu integrare, utiliz`nd modulul Timer/Port,
alimentat din baterii poate inclus @n instrumenta\ia portabil[ rezisten\e de referin\[, ]i circuite RC de calibrare. Pentru
pentru achizi\ia datelor. senzori rezistivi (de temperatur[, deplasare, deforma\ie,
Nucleul CPU are arhitectur[ RISC pe 16 bi\i, 16 registre presiune, debit, etc.), conversia se realizeaz[ prin
interne ]i un generator de constante. MSP430 este utilizat num[rarea impulsurilor de ceas necesare pentru @nc[rcarea
frecvent pentru contorizare ]i pentru achizi\ia ]i procesarea ]i desc[rcarea condensatorului: prin R ref → N ref iar prin
primar[ a datelor. Structura intern[ a microcontrolerului Rx→ N x impulsuri. Valoarea necunoscut[ a rezisten\ei
MSP430 este reprezentat[ @n fig.11. N
senzorului se determin[ cu formula: R x = x R ref (1.2)
Perifericele sunt conectate la CPU prin cele 3 magistrale N ref
(MA, MD, MC) ]i se adreseaz[ ca memorie. Comunica\ia serial[ este asigurat[ de o interfa\[
Din cele 16 registre 4 sunt rezervate func\iilor speciale bidirec\ional[ USART (Universal Synchronous/Asyn-
(contor program, indicator de stiv[, registru de stare ]i chronous Receiver-Transmitter) care suport[ protocol
generator de constante), celelalte put`nd fi utilizate ca sincron (SPI) cu 3 sau 4 pini sau asincron (UART). Datele
registre de uz general. Orice transfer de la registru la pot fi transmise @n secven\e de 7 sau 8 bi\i cu rate stabilite
registru se efectueaz[ @ntr-o singur[ perioad[ de tact. prin program sau definite de un ceas extern. Pentru USART
Afi]ajele cu cristale lichide pot fi comandate direct, sunt dedica\i 2 vectori de @ntrerupere, unul pentru canalul
controlerul LCD fiind accesat ca memorie la nivel de bit. de transmisie, altul pentru cel de recep\ie.

3

1.7. Procesoare numerice de semnal
Defini\ie: Procesarea numeric[ a semnalelor este ]tiin\a
reprezent[rii semnalelor prin secven\e de numere ]i a
prelucr[rii acestor secven\e.
Procesarea const[ ori @n extragerea unor parametri ai unui
semnal ori @n transformarea acestuia @ntr-o form[ mai potrivit[
unei anumite aplica\ii. Circuitele electronice care realizeaz[
asemenea opera\ii se numesc procesoare numerice de semnal
(Digital Signal Processors).
1.7.1. Procesare @n timp real
No\iunea de "timp real" nu are semnifica\ia de
"instantaneu". Efectuarea "@n timp real" a unei opera\ii oarecare
semnific[ prelevarea, prelucrarea ]i ob\inerea rezultatelor
suficient de repede pentru ca prin aplicarea lor, evolu\ia unui
proces fizic s[ poat[ fi corectat[ @nainte ca erorile s[ capete
valori semnificative.
De]i au o mare putere de calcul, procesoarele utilizate pentru
PC de uz curent (inclusiv Pentium) nu pot procesa orice
semnale @n timp real, nefiind destinate acstui scop.
Deocamdat[, DSP nu pot fi concurate de procesoarele uzuale
@n nici o aplica\ie de prelucrare numeric[ de semnal.
Prelucrarea semnalelor sub form[ numeric[ presupune
opera\ii suplimen- tare destul de complicate (condi\ionare ]i
conversie analog-numeric[) dar avantajele prelucr[rii
semnalelor sub form[ numeric[ sunt semnificative:
nu se pierde informa\ie, semnalele originale pot fi
reconstituite oric`nd;
circuitele sunt insensibile la trecerea timpului ]i la
schimb[rile de mediu;
viteza de prelucrare este suficient[ pentru implementarea
algoritmilor de prelucrare dificil sau imposibil de aplicat
cu circuite analogice;
rezultatele pot fi memorate pe durate practic infinite.
1.7.2. Arhitectura sistemelor DSP
Structura tipic[ a procesoarelor de semnal include:
unitatea de procesare numeric[ pentru opera\ii aritmetice ]i
logice;
blocuri de memorie program ]i de date;
magistrala pentru transferul rapid al datelor.
Procesorul @ncarc[ din memorie instruc\iuni ]i date, efectueaz[
opera\iile conform secven\ei programate ]i descarc[ rezultatul
@n memoria de date.
Semnalul de intrare (brut) este mai @nt`i e]antionat.
E]antioanele sunt convertite @n form[ numeric[ ]i transferate
procesorului care, dup[ un anumit algoritm de prelucrare
implementat prin program, le modific[ ]i le transfer[ unui
convertor numeric-analogic. La ie]irea acestuia se ob\ine
semnalul analogic prelucrat (fig.12).
Programul dup[ care lucreaz[ DSP este memorat @n ROM, iar
valorile numerice prelucrate sunt stocate @n RAM (memoria de
date). #n cursul secven\ei de "boot" (ini\ializare), tot @n RAM
este @nc[rcat din ROM ]i programul de prelucrare care urmeaz[
a fi rulat, deoarece ROM este o memorie lent[ ]i citirea
instruc\iunilor direct din acest[ memorie ar afecta
performan\ele globale de vitez[ ale sistemului.
1
MAD - curs 4
Av`nd @n vedere viteza foarte mare a circuitului DSP,
performan\ele de vitez[ ale sistemului sunt determinate
aproape exclusiv de circuitele de conversie (ADC ]i DAC).
RAM
Semnal
brut
ADC Ceas
nucleu
Semnal
DSP
prelucrat
DAC
ROM
Fig.12. Structura tipic[ a sistemelor DSP
#n sistemele de prelucrare numeric[ a semnalelor pentru
echipamentele de protec\ie destinate sistemelor
electroenergetice, rolul DSP este de a calcula rapid m[rimi
sintetice @n func\ie de care se elaboreaz[ deciziile de
declan]are, aplic`nd algoritmi de calcul matematic de
complexitate medie/mare.
Structurile fundamentale sunt Von Neumann ]i
Harvard. Structura Von Neumann presupune alocarea aceluia]i
spa\iu pentru memoria program ]i memoria de date (fig.13).
Dezavantajul acestei structuri const[ @n existen\a unui singur
canal de comunica\ie (magistral[) @ntre procesor ]i memorie,
canal prin care sunt transferate at`t instruc\iunile (prima etap[)
c`t ]i datele (a doua etap[). Accesarea unei date presupune prin
urmare cel pu\in dou[ cicluri-ma]in[.
#n circuitele DSP, transferul rapid al datelor este
decisiv, astfel c[ accesarea simultan[ a datelor ]i a memoriei
program aduce avantaje deosebite privind viteza de prelucrare.
magistral[ Control
Memoria comun[ program
ALU
program
]i de date
Intr[ri/
ie]iri
Fig.13. Arhitectura Von Neumann
Arhitectura Harvard se caracterizeaz[ @n principal tocmai prin
avantajul spa\iilor separate pentru memoria program ]i
memoria de date, permi\`nd accesarea datelor f[r[ a fi necesar[
apelarea unei instruc\iuni din memoria program. Evident, sunt
necesare dou[ magistrale separate ]i seturi distincte de pini de
adres[ (fig.14), ceea ce face ca pre\ul de cost al procesoarelor
cu structur[ Harvard s[ fie mai mare dec`t al celor cu structur[
Von Neumann. Un compromis convenabil const[ @n realizarea
procesoarelor cu structur[ intern[ Harvard ]i leg[tur[ cu
exteriorul pe o singur[ magistral[ comun[ pentru adrese ]i
date, ceea ce p[streaz[ avantajele structurii Harvard ]i reduce
num[rul de pini necesari leg[turilor externe. Majoritatea
circuitelor DSP actuale sunt realizate av`nd structur[ "Harvard
modificat[".

Control
program
Memoria ALU
program
Intr[ri/
ie]iri
Memoria
de date
Fig.14. Arhitectura Harvard
Componentele cele mai importante ale structurii Harvard
modificate sunt:
magistrale interne separate pentru adresarea programului ]i
datelor;
magistrale interne separate pentru instruc\iuni ]i pentru date;
ALU principal pentru prelucrarea matematic[ ]i logic[;
ALU auxiliar (supline]te ALU principal pe durata
prelucr[rilor @n curs);
porturi seriale pentru comunica\ie rapid[ cu alte DSP sau cu
exteriorul;
memorii de date ]i program @ncorporate, prin care se evit[
accesarea frecvent[ a memoriei externe (consumatoare
de timp).
Performan\ele de vitez[ ale circuitelor DSP se
raporteaz[ la num[rul de opera\ii care pot fi efectuate @ntr-un
interval de timp specificat. Majoritatea algoritmilor numerici
de prelucrare a semnalelor presupune efectuarea opera\iilor de
@nmul\ire ]i adunare (X=YZ+W) de aceea componenta
principal[ a ALU este circuitul de multiplicare-sumare MAC
(Multiply and ACcumulate). Adunarea este o opera\ie simpl[
care poate fi efectuat[ @ntr-un singur ciclu-ma]in[. Sc[derea
presupune adunarea negatului, deci un ciclu-ma]in[ @n plus.
Procesoarele uzuale efectueaz[ @nmul\irile prin adun[ri
repetate, pe durata a c`teva sute de cicluri-ma]in[.
Circuitele DSP includ blocuri multiplicatoare hard (fizice)
capabile s[ ofere produsul a dou[ numere binare @ntr-un singur
ciclu-ma]in[. Mai mult, @n acela]i ciclu se realizeaz[ ]i o
adunare (dac[ exist[ al doilea termen).
#n plus, tehnica "pipeline" (o prelucrare "pe band[") permite
cre]terea @nsemnat[ a vitezei de procesare prin absen\a timpilor
de a]teptare @n func\ionarea nucleului µP.
1.7.3. Circuite DSP cu virgul[ fix[ ]i mobil[
#n procesoarele cu virgul[ fix[, numerele sunt
reprezentate @ntr-un cadru fix, cu precizie finit[. Un procesor
de 16 bi\i are un domeniu de reprezentare de + _ 215 valori ]i o
-15
precizie de 2 . Majoritatea aplica\iilor actuale utilizeaz[ acest
tip de procesoare (ieftine).
Procesoarele cu virgul[ mobil[ sunt "state-of art" @n prezent,
fiind concepute @n ultimii ani. #n aceste procesoare numerele
sunt reprezentate prin mantis[ (cuprins[ @n domeniul -10...10)
]i exponent (factor de scar[). Aceast[ metod[ de reprezentare
permite l[rgirea substan\ial[ a gamei dinamice, reduc`nd foarte
mult riscul de dep[]ire a domeniului. Cu acest tip de
2
MAD - curs 4
procesoare, algoritmii de procesare numeric[ a semnalelor se
pot implementa mult mai u]or. Mai mult, se pot optimiza
compilatoarele pentru limbaje de nivel @nalt. Deocamdat[, DSP
cu virgul[ mobil[ sunt mai lente ]i mai scumpe dec`t cele cu
virgul[ fix[.
Structura tipic[ a DSP cu virgul[ fix[ este
reprezentat[ @n fig.15, fiind de tip Harvard, cu separarea
memoriei de date de cea program.
Din punct de vedere func\ional, procesorul este @mp[r\it @n
dou[ sec\iuni: memorie (de date ]i program) ]i nucleu de calcul
]i execu\ie a instruc\iunilor.
memoria memoria
periferice
program de date
magistrala program
magistrala de citire a datelor
magistrala de scriere a datelor
nucleu DSP multiplicator
opera\ii logice hardware
registre ]i control deplasare
Fig.15. Structura DSP cu virgul[ fix[
Memoria program cuprinde secven\ele de instruc\iuni
executabile care alc[tuiesc programul. #n memoria de date sunt
stocate constante, coeficien\i ]i rezultate par\iale sau globale
ale execu\iei programului. Avantajul @mp[r\irii memoriei @n
dou[ este posibilitatea acces[rii simultane a ambelor sec\iuni
(vitez[ dubl[).
Nucleul efectueaz[ toate opera\iile aritmetice ]i logice.
Una din caracteristicile esen\iale ale nucleelor circuitelor DSP
este paralelismul, destul de multe opera\ii put`nd fi efectuate
simultan. Circuitele DSP efectueaz[ hardware calcule pe care
celelalte tipuri de procesoare le realizeaz[ prin
microprogramare sau prin software. Se poate spune c[ DSP
sunt abord[ri hardware-intensive ale circuitelor numerice.
Oricum, sporirea vitezei absolute de prelucrare nu se poate
realiza dec`t prin abord[ri hardware.
Perifericele interfa\eaz[ procesorul propriu-zis cu
circuitele analogice ]i/sau numerice exterioare. Leg[tura DSP
cu alte procesoare sau convertoare de semnal este esen\ial[.
Prin periferice se realizeaz[ comunica\ia ]i transferul datelor
spre/dinspre DSP. De]i nu se poate vorbi despre o tipizare a
perifericelor, exist[ deja o uniformizare a acestora astfel @nc`t o
gam[ larg[ de procesoare pot s[ fie conectate direct prin
tehnica periferic-la-periferic.
1.8. Sisteme de achizi\ia datelor
Achizi\ia datelor const[ @n prelevarea semnalelor
analogice de pe toate canalele de intrare ]i @n conversia
numeric[ a acestora. Rezultatele conversiei sunt depuse @n

memoria sistemului grupate @n func\ie de num[rul canalului,
astfel @nc`t la sf`r]itul perioadei de achizi\ie s[ se ob\in[ grupe
de cuvinte binare pentru fiecare canal (fig.16).
STIVA
adresa de @nceput + (nr. e]antioane pe canal x
canalul n
x nr. canale de intrare)
canalul 2
adresa de @nceput + nr. de e]antioane / canal
canalul 1
adresa de @nceput
Fig. 16. Dispunerea datelor @n memorie
Consider`nd c[ sistemul de achizi\ie are "n" canale de
intrare, prelevarea ]i tratarea semnalelor de pe aceste canale se
poate face @n diferite moduri, @n func\ie de natura semnalelor
respective:
pentru semnale continue sau cvasicontinue, se
procedeaz[ la o achizi\ie succesiv[, fiind prelevat c`te un
e]antion din fiecare m[rime de m[surat, pe r`nd, @ncep`nd cu
primul canal ]i termin`nd cu ultimul; este cazul m[sur[rii
temperaturilor cu traductoare rezistive sau generatoare;
pentru sisteme de m[surare la care m[rimile de
intrare sunt mixte (continue ]i periodice), se procedeaz[ la
achizi\ia succesiv[ adaptiv[, \in`nd seama de viteza de varia\ie
a semnalelor, de forma de und[ a acestora ]i de num[rul minim
de e]antioane care trebuie prelevate pentru calculul m[rimilor
sintetice. Exemplu: dac[ exist[ 5 m[rimi continue sau
cvasicontinue ]i dou[ m[rimi alternative sta\ionare sau
cvasista\ionare, se procedeaz[ la prelevarea c`te unui e]antion
din m[rimile continue ]i a c`te unei perioade din m[rimile
periodice, astfel @nc`t s[ poat[ fi calculate valori efective sau
medii ale acestora din urm[ pentru aprecieri cantitative
globale;
pentru sisteme de m[surare la care toate m[rimile de
intrare sunt periodice, achizi\ia se face @n salve, o salv[ fiind
finalizat[ cu prelevarea c`te unui num[r prestabilit de
e]antioane uniform distribuite pe durata uneia sau mai multor
perioade din evolu\ia @n timp a m[rimilor respective. Dac[
m[rimile m[surate au aceea]i frecven\[, e]antioanele pot fi
prelevate prin multiplexare @n timp, c`te unul din fiecare canal,
@n succesiunea natural[ (@n ordinea 1,2,...,n,1,2,...,n, 1,2,...,n,....
..].a.m.d.) sau stabilit[ apriori conform altor reguli, p`n[ la
completarea num[rului de e]antioane pe perioad[ impus de
condi\iile de precizie; este cazul cel mai frecvent al sistemelor
de m[surare a m[rimilor electrice @n sisteme trifazate.
dac[ m[rimile de m[surat au frecven\e diferite,
necorelate, atunci se procedeaz[ la prelevarea e]antioanelor
corespunz[toare c`te uneia sau mai multor perioade din
evolu\ia fiec[rui semnal (1,1,...,1 de p ori, 2,2,...,2 de q ori,...,
n,n,...,n de r ori). Pentru acela]i num[r de e]antioane pe
perioad[, perioada de e]antionare va fi diferit[ pentru fiecare
semnal @n parte (Ts1≠Ts2≠...≠Tsn).
Etapele care trebuie parcurse pentru achizi\ia datelor sunt:
conversia m[rimilor de intrare @n tensiuni ]i adaptarea
nivelului pe fiecare canal;
filtrarea ]i amplificarea selectiv[ a semnalelor analogice;
3
MAD - curs 4
e]antionarea semnalelor ]i conversia analog-numeric[;
transferul datelor @n memorie.
Secven\a de opera\ii de mai sus este realizabil[ prin
intermediul unei structuri hardware denumite sistem de
achizi\ie a datelor (DAS) controlate de un microprocesor sau,
mai frecvent, de un microcontroler. Sistemele de achizi\ia
datelor sunt adaptate gamei foarte diverse de m[rimi analogice
de intrare ]i cunosc o varietate deosebit[, @ns[ pot fi clasificate
@n trei categorii:
DAS multicanal cu e]antionare succesiv[ (de uz
general);
DAS multicanal cu e]antionare simultan[ pentru
aplica\ii complexe;
DAS de mare vitez[ (pentru fenomene tranzitorii).
Distinc\ia @ntre cele dou[ tipuri fundamentale de DAS se face
@n func\ie de modul de e]antionare ]i conversie A/D a
semnalelor provenite de pe cele "n" canale de intrare.
DAS multicanal cu e]antionare simultan[ au structura
din fig.17 ]i - ca fundament func\ional - e]antionarea sincron[
a tuturor semnalelor de intrare.
Structurile de acest tip sus sunt foarte potrivite @n AMS
dedicate m[sur[rii puterilor ]i energiilor, implic`nd un aport
software minim ]i elimin`nd o serie de erori de calcul inerente
asincronismului e]antion[rii curen\ilor ]i tensiunilor. La acest
tip de structuri DAS, comanda HOLD pentru toate circuitele
T/H poate fi generat[ hard, ca @n fig.17, de c[tre ADC (prin
semnalul EOC-sf`r]it de conversie) sau de c[tre sistemul cu
microcontroler sau microprocesor care controleaz[ achizi\ia.
Aceast[ variant[, principial foarte performant[, are o sfer[
restr`ns[ de aplica\ie @n m[sur[rile parametrilor energetici,
datorit[ pre\ului de cost relativ ridicat, justificat de prezen\a
mai multor circuite de condi\ionare (amplificatoare de
instrumenta\ie cu c`]tig programabil ]i filtre pe fiecare canal)
]i de urm[rire-memorare (T/H) performante.
THn r[m`ne @n starea HOLD pe toat[ durata conversiei
numerice a semnalelor de pe canalele anterioare ]i necesit[ o
rat[ foarte redus[ de c[dere a tensiunii de ie]ire.
In1
SC1 TH1
MUX ie]ire numeric[
ADC
In2
SC2
N:1
"m" bi\i
TH2
SC (start conversie)
In n Eref
SCn THn
num[r[tor EOC (sf`r]it conversie)
"HOLD"
modulo N
divizor
cu N
Fig.17. Structura sistemelor de achizi\ie cu e]antionare simultan[
DAS multicanal cu e]antionare succesiv[ sunt cele mai
utilizate variante fiindc[ parametrii lor func\ionali sunt
adecva\i m[sur[rilor parametrilor energetici @n sisteme
alimentate de la frecven\a industrial[. Frecven\a redus[ permite
e]antionarea succesiv[ (cu un singur S/H) a m[rimilor
m[surate, prin multiplexarea @n timp a acestora.
Structura DAS asincrone este reprezentat[ @n fig.18 ]i include:
multiplexorul analogic al canalelor de intrare (MUXA),
amplificatorul cu c`]tig programabil (PGA), amplificatorul de
e]antionare (urm[rire) / memorare (S(T)/H), convertorul A/D
 MAD - curs 4

]i referin\a de tensiune (ADC+Eref), interfa\a cu controlerul
achizi\iei.
Semnalele de comand[ care controleaz[ func\ionarea
DAS cu e]antionare succesiv[ sunt:
- SC - comanda @nceputului conversiei (semnal recep\ionat de
ADC);
- EOC - conversie finalizat[ (semnal emis de ADC);
- GSEL - selec\ie c`]tig PGA;
- CHSEL - selec\ie canal de intrare;
- MDSEL - selec\ie mod de lucru multiplexor (diferen\ial sau
asimetric);
Selec\ia canalelor de intrare se face prin cuv`ntul de
selec\ie C 3C2C1C0 ]i activarea CHSEL. Valoarea c`]tigului
PGA se selecteaz[ prin cuv`ntul G3G2G1G0 ]i activarea GSEL.
Cuvintele de selec\ie a canalului ]i a c`]tigului pot fi transmise
succesiv pe acelea]i linii, distinc\ia fiind f[cut[ prin semnalele
CHSEL, GSEL.
Sistemele de m[surare automat[ sunt interactive,
curent (TC) ]i transformatoare de tensiune (TT) ]i asigur[
separarea galvanic[ direct la intrarea semnalelor utile.
Adaptarea nivelului este simpl[ ]i exist[ posibilitatea ecran[rii
complete a circuitelor secundare în vederea elimin[rii
perturba\iilor corespunz[toare câmpurilor electrice relativ mari
din celulele de medie tensiune sau din sta\iile de distribu\ie. În
plus, dincolo de dispozitivele de izolare semnalele sunt mici ]i
pot fi prelucrate cu circuite electronice f[r[ restric\ii deosebite.
Banda de frecven\[ este relativ redus[, dar suficient[ realiz[rii
func\iilor de monitorizare ]i protec\ie.
Exist[ ]i posibilitatea realiz[rii izol[rii pe intrare prin
intermediul amplificatoarelor de izolare cu cuplaj optic sau
electromagnetic. Pre\ul acestor componente este îns[
prohibitiv, tehnologia de fabrica\ie fiind preten\ioas[ iar
firmele reprezentative - destul de pu\ine.
Adaptor cu
Ain1
izolare 1
Bloc unic de

magistrala numericã
Adaptor cu SH-ADC
condiþionare
între\in`ând comunica\ii continue cu alte sisteme de rang egal Ain2
izolare 2 analogicã
unic

sau de rang superior în ierarhia piramidal[ sau cu sisteme de control

calcul ]i monitorizare de tip calculator personal (PC). În \ar[ au selecþii
Adaptor cu
AinN
fost implementate deja foarte multe sisteme de m[surare la care izolare N AC
controlul achizi\iei este realizat cu tehnic[ de calcul uzual[
bariera de izolare
(PC). Sistemele numerice impun condi\ii deosebite privind
compatibilitatea electromagnetic[. Una din solu\iile frecvente Fig.19. Forma generalã a SADCAMS
de asigurare a compatibilit[\ii electromagnetice este izolarea
galvanic[ a semnalelor utile (m[surate) fa\[ de sistemul de
medie tensiune din care provin. A doua variant[ se reg[se]te în AMS cu conversie
Izolarea galvanic[ se poate realiza în dou[ puncte ale lan\ului analog-numeric[ multipl[ - MADCAMS (fig.20) este mai pu\in
de prelucrare ]i conversie analog-numeric[ a semnalelor utilizat[ deoarece presupune prelucrarea analogic[ ]i conversia
m[surate: numeric[ a tuturor semnalelor individuale înaintea barierei de
la intrarea blocului de prelucrare analogic[; conversia izolare. Conversia analog-numeric[ se realizeaz[ distribuit, pe
analog-numeric[ este realizat[ cu un singur convertor; fiecare canal al sistemului de achizi\ie, cu convertoare
la ie]irea modulelor de conversie analog-numeric[; analog-numerice cu aproxima\ii succesive cu ie]ire serial[.
pentru sistemele de m[surare cu mai multe canale, blocul de Transferul semnalelor de selec\ie, control ]i date se asigur[
conversie analog-numeric[ este distribuit pe fiecare canal în prin optocuploare. Controlerul achizi\iei este realizat cu un
parte. sistem numeric de tip monoprocesor.
De]i num[rul liniilor pe care se face transferul datelor ]i
In1 comenzilor este redus pentru fiecare canal în parte, pe
In2 MUXA
HI
HI PGA S/H ADC ansamblul sistemului de m[surare este necesar un num[r mare
MUX
In8 MODE S/H ie]ire de optocuploare, ceea ce scade fiabilitatea global[.
In1 (sim / digital[
In2 LO asim)
prescriere "m"bi\i At`ât varianta cu amplificatoare de izolare c`ât ]i varianta cu
LO MUX c`]tig Cmem
In8
optocuploare presupune utilizarea surselor cu izolare
GMUX
Eref (convertoare c.c.-c.c.). Acestea sunt de asemenea componente
selec\ie
canal selec\ie relativ scumpe ]i preten\ioase, performan\ele lor trebuind s[ fie
mod
LATCH LATCH cel pu\in la nivelul circuitelor deservite.
C3C2C1C0 MDSEL G3G2G1G0 EOC SC
CHSEL GSEL
date
control
magistrala numericã

Ain1 Adaptor 1 CCS1 SH-ADC 1 Cuplor cu izolare

Fig.18. Structura DAS cu e]antionare succesiv[ selecþii
date
control
Ain2 Adaptor 2 CCS2 SH-ADC 2 Cuplor cu izolare
selecþii
Prima variant[ se reg[se]te în structura AMS cu un date
control
singur circuit de conversie analog-numeric[ - SADCAMS AinN Adaptor N CCSN SH-ADC N Cuplor cu izolare AC
selecþii date
(fig.19), este una foarte frecvent utilizat[ în sistemele de bariera de izolare selecþii
control
m[surare a parametrilor energetici din re\ele de distribu\ie,
deoarece necesit[ cuploare relativ ieftine, cu bune performan\e Fig.20. Forma generalã a MADCAMS
privind precizia transferului informa\ional: transformatoare de

4

Cuploarele cu izolare ale MADCAMS pot fi scanate prin
intermediul unei linii seriale, inserând secven\e de indentificare
în protocolul de comunica\ie.
Semnalele de intrare sunt preluate ]i condi\ionate la
nivelul blocului intr[rilor analogice ]i logice (ALIB). Structura
ALIB este impus[ de necesit[\ile generale ]i particulare ale
AMS.
Pentru proiectarea sau alegerea AMS sunt avute în vedere
urm[toarele criterii de proiectare ]i selec\ie:
Criterii generale:
protec\ia operatorului uman;
protec\ia echipamentului de m[surare;
rejec\ia perturba\iilor externe de mod comun ]i de
mod normal;
influen\a minim[ asupra m[rimii m[surate (pentru
structurile de m[surare destinate estim[rii parametrilor
energetici în sisteme de distribu\ie, acest criteriu este îndeplinit
implicit, deoarece perturbarea introdus[ de prezen\a AMS este
neglijabil[ în compara\ie cu energia vehiculat[ pe liniile de
MT).
Criterii specifice:
acurate\ea prelu[rii informa\iei la nivelul ALIB;
influen\ele mediului industrial asupra echipamentului
de m[surare (c`âmpuri electrice ]i magnetice
relativ mari);
separarea galvanic[ fa\[ de procesul fizic;
num[rul intr[rilor analogice ]i logice.
Din punct de vedere func\ional, blocul intr[rilor analogice ]i
logice cuprinde dou[ module:
blocul semnalelor analogice (AIB);
blocul semnalelor logice (LIB).
AIB prime]te semnalele analogice (Ain) ale c[ror evolu\ii în
timp fac obiectul m[sur[rilor. AMS destinate m[sur[rilor
parametrilor energetici primesc ca semnale de intrare tensiuni
]i curen\i. Alte m[rimi neelectrice care trebuie m[surate
suport[ conversii în tensiune sau mai rar, în curent. Curentul î]i
p[streaz[ natura doar la nivelul atenuatorului rezistiv (]unt) sau
electromagnetic (transformator de curent), fiind ulterior
convertit în tensiune.
Toate proces[rile analogice de la nivelul AIB care vizeaz[
condi\ionarea semnalelor sunt efectuate cu circuite de
prelucrare a tensiunii.
LIB prime]te semnale logice (Lin) de tip tensiune sau curent de
valori standardizate (220Vcc sau 110Vcc, respectiv 2-10 sau
4-20mA) cu semnifica\ia îndeplinirii sau neîndeplinirii unor
condi\ii. Logica de reprezentare a acestor condi\ii este, de
regul[, cea negativ[, avâ`nd în vedere c[ imunitatea la
perturba\ii a liniilor în scurtcircuit este mult mai ridicat[ dec`ât
cea a liniilor poten\ializate.
Din acest punct de vedere, exist[ aparen\a c[ LIB electronice
sunt deficitare fa\[ de variantele clasice utiliz`ând relee
electromagnetice. În fapt, prin dimension[ri corespunz[toare,
performan\ele LIB electronice le dep[]esc pe cele ale
circuitelor logice clasice prin viteza mare de r[spuns, lipsa
pieselor mobile (fiabilitatea foarte ridicat[) ]i costul redus.
5
MAD - curs 4
Asociind valorile "0" logic pentru condi\ii îndeplinite ]i "1"
logic pentru condi\ii neîndeplinite, schemele de condi\ionare
vor avea forma din fig.21, în care:
R1...Rm - rezisten\e de limitare a curentului;
K1...Km - contacte sesizoare de condi\ii;
RS1...RSp - relee de semnalizare
Comp1...Compn - comparatoare
Lin1...Linz - intr[rile logice ale sistemului de monitorizare (z =
m+n+p).
LGND reprezint[ masa circuitelor care furnizeaz[
m[rimile logice de intrare ale AMS ]i corespunde sursei locale
Ea care alimenteaz[ circuitele respective. Transferul
informa\iei c[tre controlerul sistemului numeric impune
izolarea galvanic[ a acestuia din urm[ fa\[ de circuitele
analogice cu care sunt generate m[rimile logice. Asupra
locului unde se realizeaz[ izolarea galvanic[ (în vecin[tatea
surselor m[rimilor logice sau la nivelul LIB din sistemul de
m[surare) nu pot fi impuse apriori reguli ferme, deoarece
sistemele numerice sunt realizate, de regul[, "la cerere", fiind
adaptate strict aplica\iei respective: în unele cazuri este
preferabil ca transferul semnalelor logice între locul gener[rii
lor ]i controlerul sistemului numeric s[ se fac[ pe linii
neelectrice, de regul[ optice; în alte cazuri, semnalele logice se
transport[ pe linii electrice p`ân[ la intrarea în AMS, izolarea
galvanic[ fiind realizat[ la nivelul intr[rilor propriu-zise ale
LIB.
X1
Comp1
X2 Comp n
RS1
Lin1
RSp
OC AC
Lin z
Rl LGND
K1
Ea
Km Rm
Fig.21. Blocul intrãrilor logice
Sistemele de forma celui din fig.21 pot fi utilizate
pentru supervizarea condi\ion[rilor mecanice (interblocaje) în
celulele pentru întreruptor sau pentru separator, unde
indicatoarele de condi\ii pot fi ]i alte elemente ale sistemului
de medie tensiune (st[rile unor relee de semnalizare, st[rile
unor comparatoare, etc.). Sursa de tensiune continu[ Ea asigur[
compatibilitatea nivelelor semnalelor de ie]ire din LIB cu
nivelele standardizate pentru tensiunea de comand[ (110Vcc
sau 220Vcc).
 MAD curs 5

Cap.2. No\iuni elementare de teoria prelucr[rii |U(kf)| =

1 a2 + b2 (2.4)
semnalelor 2 k k
spectrul de faz[:
ϕ(kf) = arctg (-bk/ak) (2.5)
2.1. Formule de defini\ie
Media func\iilor periodice
Transformata Fourier a func\iilor periodice de timp Pentru evolu\ia m[rimilor @n interval de o perioad[ se
Prin transformarea Fourier se trece de la reprezentarea definesc:
func\iilor @n domeniul timp la reprezentarea acestora @n valoarea medie @n form[ analogic[:
domeniul frecven\[. #n reprezentare grafic[, din planul t 0 +T
timp-amplitudine se trece @n planul frecven\[-amplitudine;
dimensiunea pe abscis[ se schimb[ din t <s> @n 1/t <Hz>, cele
u(t) = 1
T ∫ u(t) d (2.6)
t0
dou[ reprezent[ri fiind complementare. Transformarea Fourier
nu este aplicabil[ numai func\iilor de timp, ci se poate extinde valoarea medie a func\iei @n form[ numeric[:
n n
la orice alt tip de variabil[. Func\ia rezultat[ prin transformarea
Fourier a unei func\ii de timp se nume]te transformat[
u(t) = 1
n Σ
k=1
n Σ u(t
u k (t) = 1
k=1
(2.7)
Fourier. unde uk(t) - valorile e]antioanelor prelevate @n momentele tk;
Transformata Fourier a unei func\ii u(t) exist[ dac[ sunt
@ndeplinite condi\iile: Puterea instantanee a unui semnal
func\ia u(t) este m[rginit[:|u(t)| < M < ∞ ; Pentru un semnal complex: u(t) = a(t) + jb(t) @n care a
integrala func\iei u(t) este m[rginit[ pe @ntreg ]i b sunt func\ii reale de timp, puterea instantanee se define]te
+∞
ca p[tratul modulului:
domeniul de defini\ie: ∫
−∞
u(t)dt ≤ M < ∞; 2
p(t) = [a(t)] + [b(t)]
2
(2.8)
discontinuit[\ile ]i extremele func\iei u(t) sunt @n Descompun`nd @n factori expresia de mai sus se ob\ine:
num[r finit. p(t) = [a(t)+ jb(t)] [a(t) - jb(t)] = u(t) u*(t) (2.9)
Aceste condi\ii sunt @ndeplinite de func\iile fizice reale, cu at`t
mai mult cu c`t observa\iile sunt f[cute @ntotdeauna pe durate Puterea medie a unui semnal pe un interval de timp
finite de timp. oarecare
O func\ie de timp u(t) nesinusoidal[ dar periodic[ de #n forma analogic[, valoarea puterii medii a unui
perioad[ T poate fi scris[ ca sum[ a componentelor sale semnal pe un interval de timp τ se calculeaz[ ca integrala
spectrale: puterii instantanee pe intervalul respectiv:
t 0 +τ t 0 +τ t 0 +τ

u(t)=
u0
+ Σ
∞
 a cos 2kπ t + b sin 2kπ t  =
1
P(τ) = τ ∫ p(t) dt = 1τ ∫ u(t) u ∗ (t) dt = 1τ ∫ [u(t)]
2 k=1  k T k
T  t0 t
0 t0
(2.10)
u ∞ Corespondentul numeric al formulei de mai sus este:
= 0+
2 k=1 k Σ
(a cos kωt + b k sin kωt (2.1)
P(n) = 1 Σ
n
[u k (t)] 2 (2.11)
n
unde coeficien\ii ak ]i bk sunt determina\i cu formulele: k=1
Observa\ie: Dac[ intervalul de timp pe care se calculeaz[
2 puterea medie a unui semnal este chiar o perioad[ a
a k = T2 ∫T u(t) cos kωt dt semnalului, formula de mai sus determin[ p[tratul valorii
efective a semnalului respectiv. Dac[ intervalul de timp este
−
2 unul oarecare, atunci semnifica\ia valorii P(n) este aceea de
(2.2) p[trat al valorii efective @n sens l[rgit.
T
2
Puterea instantanee de interac\iune a dou[ semnale
b k = T2 ∫T u(t) sin kωt dt Pentru dou[ semnale oarecare complexe, puterea de
−
Descompunerea @n componente sinusoidale este preferat[ interac\iune are dou[ forme:
fiindc[ forma de und[ sinusoidal[ nu este deformat[ de exprimarea @n func\ie de primul semnal:
operatorii liniari (circuite liniare de condi\ionare a semnalului). pui(t) = u(t) i*(t); (2.12)
Cu nota\ia: U(ω) = 0,5(ak+jbk) ]i trec`nd la exprimarea
exponen\ial[ a numerelor complexe,
T se ob\ine: exprimarea relativ[ la al doilea semnal:
2 piu(t) = u*(t) i(t) = pui*(t) (2.13)
U(ω) =
1
T ∫T u(t) e −jkωt d (2.3)
Dac[ semnalele sunt reale,
− pui(t) = piu(t) = u(t) i(t) (2.14)
2 Fourier a func\iei u(t) (spectrul de
care reprezint[ transformata
frecven\[ al semnalului u(t)). #n reprezentarea numeric[,
U(ω) se descompune @n:
pk ui(t) = pk iu(t) = uk(t) ik(t) = u(tk) i(tk) (2.15)
spectrul de amplitudine:

1
 MAD curs 5

Puterea medie de interac\iune a dou[ semnale @ntr-un Defini\ii

interval de timp oarecare Prelevarea valorilor instantanee din evolu\ia @n timp a
Fie τ intervalul de timp pe care se define]te puterea m[rimilor analogice se nume]te e]antionare; dac[ e]antionarea
medie de interac\iune: se realizeaz[ la intervale de timp constante, atunci ea se
t 0 +τ nume]te uniform[. Intervalul de timp dintre dou[ e]antion[ri
P ui (τ) = 1τ
t
∫ u(t) i ∗ (t) d (2.16) succesive se nume]te perioad[ de e]antionare (Ts). Inversul
perioadei de e]antionare se nume]te frecven\[ de e]antionare
0
t 0 +τ sau rat[ de e]antionare (fs), exprimat[ @n e]antioane pe secund[
P iu (τ) = 1τ
t
∫ u ∗ (t) i(t) dt = P ∗ui ( (2.17) (SPS - Samples per Second).
Dac[ semnalul e]antionat este periodic, atunci rata de
0
Dac[ ambele semnale sunt reale, atunci: e]antionare se poate exprima prin num[rul de e]antioane
prelevate pe o perioad[ a semnalului (SPP - Samples per
t 0 +τ
Period).
P ui (τ) = P iu (τ) = 1τ ∫
t
u(t) i(t) d (2.18) Circuitul fizic prin care sunt prelevate e]antioanele
dintr-un semnal analogic se nume]te e]antionator. Modelul
0
Corespondentul numeric al formulei de mai sus este: matematic al opera\iei de e]antionare este func\ia pieptene
n (fig.19):
P(n) = 1
n Σ u k(t) i k(t
k=1
(2.19)  1 ∀t = kTs, k ∈ N 
P(t) =  
Pentru semnale tranzitorii, care au un domeniu de existen\[  0 ∀t ≠ kTs k ∈ N 
limitat @n timp (@ncep @n momentul ini\ial t in ]i se termin[ @n (2.23)
+∞
momentul final tfin), se define]te energia de interac\iune: sau: P(t) = Ts Σ
k=−∞
δ(t − kTs (2.24)
t fin +∞ unde δ reprezint[ func\ia impuls. Prin aceast[ modelare,
W ui = ∫ u(t) i ∗ (t) dt = ∫ u(t) i ∗ (t) (2.20) duratele prelev[rii e]antioanelor se consider[ infinit scurte.
Semnalul e]antionat s(t) rezult[ prin @nmul\irea semnalului
t in −∞
analogic u(t) cu func\ia P(t).
Teorema Parseval Printre condi\iile care se impun pentru ca @n semnalul
Fie U(ω) ]i I(ω) transformatele Fourier ale func\iilor de e]antionat s[ se reg[seasc[ toat[ informa\ia con\inut[ @n
timp u(t), respectiv i(t). semnalul original se num[r[:
Teorema Parseval afirm[ c[ energia total[ de interac\iune a e]antionarea pe o durat[ infinit[;
semnalelor nu depinde de forma de reprezentare (@n domeniul e]antionarea cu o frecven\[ cel pu\in dubl[ fa\[ de
timp sau @n domeniul frecven\[): frecven\a cea mai @nalt[ din con\inutul spectral al semnalului
+∞ +∞
original (condi\ia Shannon). #n fig.22, @n zonele marcate nu
W ui = ∫ u(t) i ∗ (t) dt = ∫−∞ U(ω) I ∗ (ω) d (2.21)
este @ndeplinit[ condi\ia fS>f, informa\ia este incomplet[ iar
−∞ m[surarea - eronat[.
Pentru un singur semnal, formula de mai sus devine:
Prima condi\ie nu este @ndeplinit[ niciodat[ @n sistemele
+∞ +∞ +∞ de m[surare reale, @n care e]antionarea se efectueaz[ pe durate
Wu = ∫ u(t)
−∞
u ∗ (t) dt = ∫
−∞
2
u(t) dt = ∫
−∞
U(ω) 2 d (2.22) limitate de timp. Pentru ca e]antionarea s[ aib[ sens, este
necesar ca semnalele analogice supuse e]antion[rii s[ fie
av`nd aceea]i semnifica\ie a independen\ei de modalitatea de periodice. Dac[ aceast[ condi\ie este @ndeplinit[, prin
reprezentare. e]antionarea unei singure perioade a semnalului analogic (cu
Teorema Parseval este foarte important[ deoarece @ndeplinirea celei de-a doua condi\ii) se ob\ine toat[ informa\ia
permite calculul energiei totale a unui semnal at`t @n domeniul con\inut[ @n semnalul original.
timp c`t ]i @n domeniul frecven\[, calculele put`nd fi
E]antionarea pe durat[ finit[ (ts) se poate modela
simplificate @n func\ie de specificul fiec[rei aplica\ii.
matematic prin func\ia fereastr[ dreptunghiular[ simetric[
(2.25) aplicat[ semnalului analogic de intrare. #n sistemele de
m[surare reale, fereastra dreptunghiular[ este aplicat[ @n
2.2. Considera\ii teoretice asupra e]antion[rii
diferite momente de timp, astfel:
semnalelor analogice pentru m[surarea puterilor ]i defazajelor, fereastra se aplic[
@ncep`nd cu trecerea prin zero a semnalului de referin\[;
Sistemele numerice nu realizeaz[ o evaluare continu[ a pentru m[surarea valorilor efective, fereastra se aplic[ @n
m[rimilor analogice de intrare. Acest deziderat ar fi imposibil momentul t0 ales convenabil pe axa timpului (fig.23).
de realizat deoarece toate circuitele electronice care contribuie
Semnalul e]antionat u s(t) se ob\ine prin @nmul\ire @ntre
la conversia numeric[ a datelor se caracterizeaz[ printr-un timp
de r[spuns nenul. semnalul original u(t) ]i func\ia fereastr[ dreptunghiular[ F•.
M[rimile analogice de intrare sunt evaluate numai @n anumite
momente de timp din evolu\ia lor, prin intermediul valorilor
instantanee (e]antioane) din acele momente.

2
 MAD curs 5

P(t)
care nu este @ndeplinit[ condi\ia Shannon, @n domeniul
frecven\elor joase.
0 t

Ts
u(t)

-fs -fm 0 fm fs ω
0 t
Fig.24. Spectrul semnalului e]antionat cu fs >2fm
s(t)

-fs -fm 0 fm fs ω
Fig.25. Spectrul semnalului e]antionat cu fs < 2fm
Fig.22. Principiul e]antion[rii

Precizia m[sur[rilor este influen\at[ puternic de

caracteristicile filtrului antialiasing; @n sistemele de m[surare
 t t
1 ∀ t ∈  − 2s , + 2s  pentru circuite alimentate la frecven\[ industrial[ filtrul

 antialiasing are ordinul cel pu\in 4 (panta de atenuare
F•ts/2=  (2.25) -80dB/dec.).
∀ t ∈  −∞, − 2s  ∪  2s , ∞ 
t t
0


Cap.3. Circuite fundamentale pentru achizi\ia
u(t)
datelor
t
0 3.1. Amplificatoare cu c`]tig programabil
F•
1 Amplificatoarele de instrumenta\ie cu c`]tig
0 t programabil (PGA) sunt circuite electronice cu care se
us(t) realizeaz[ l[rgirea gamei dinamice a structurilor de m[surare
automat[ ]i implementarea func\iei de autoscalare.
0 t Autoscalarea, func\ie sine-qua-non a instrumenta\iei
moderne, presupune optimizarea domeniului de m[surare al
structurii sau instrumentului de m[surare, @n func\ie de
Fig.23. Fereastra de e]antionare m[rimea de m[surat, astfel @nc`t m[surarea s[ se realizeze cu
maxima rezolu\ie a sistemului, prin modificarea factorului de
transfer al lan\ului de prelucrare analogic[.
Structura amplificatorului de instrumenta\ie ofer[ o
Aplicarea func\iei pieptene unui semnal analogic altereaz[
solu\ie simpl[ pentru modificarea c`]tigului av`nd @n vedere c[
semnalul original ca oricare compunere de func\ii.
acesta depinde exclusiv de valoarea rezistorului R g. Cea mai
Fie U(ω) transformata Fourier a semnalului analogic u(t).
Semnalul e]antionat are expresia: frecvent utilizat[ modalitate de reglare a c`]tigului
+∞ +∞ (amplific[rii) este @n trepte, cu valori fixe aflate @n rapoarte
ss (t) = Ts Σ u(kTs) δ(t − kTs) = u(t)Ts k=−∞
k=−∞
Σ δ(t − kT prestabilite, @n func\ie de valorile nominale ale domeniilor de
m[surare.
(2.26)
Amplificatoarele de instrumenta\ie cu c`]tig
iar transformata sa Fourier este:
+∞ programabil sunt fabricate de multe firme produc[toare de
Ss(ω) = U(ω) Σ
k=−∞
δ(ω − kTs (2.27) circuite integrate analogice (Analog Devices, Burr-Brown,
Texas Instruments, etc.). Majoritatea PGAinst au structura din
Semnifica\ia formulei de mai sus (Poisson) este c[ spectrul fig.26, incluz`nd un amplificator de instrumenta\ie ]i o
semnalului e]antionat este periodizat pe axa frecven\ei (fig.24, structur[ comutabil[ cu circuite numerice pentru reglarea
25), av`nd perioada fs. c`]tigului.
Pentru a respecta condi\ia Shannon, pe calea semnalului Comanda schimb[rii factorului de amplificare (a
original se insereaz[ un filtru trece-jos cu frecven\a de t[iere c`]tigului) se face printr-un cuv`nt de selec\ie (B1...B4)
fm, pentru eliminarea componentelor spectrale mai mari dec`t propor\ional cu num[rul de trepte de c`]tig.
fs/2. Acest filtru se nume]te filtru antialiasing ]i @mpiedic[ Cuv`ntul de selec\ie este decodificat pentru activarea
cheilor corespunz[toare introducerii @n circuit a rezistorului
plierea componentelor spectrale ale semnalului original pentru

3
 MAD curs 5

(rezistoarelor) de valoare corespunz[toare realiz[rii Tehnica de autozero const[ @n decalarea automat[ a

amplific[rii dorite. valorii numerice care reprezint[ m[rimea de ie]ire din ADC cu
valoarea (numeric[) corespunz[toare erorii statice globale (de
curent continuu) a tuturor blocurilor analogice de condi\ionare
IN + + a m[rimii de m[surat afectate de perturba\ii de c.c..
A1
_
Func\ionarea structurilor cu autocalibrare ]i autozero
presupune parcurgerea urm[toarelor etape:
B1
DECODOR COMUTATOARE
SENSE 1 - comutarea cheii electronice @n pozi\ia AZ
B2 _
B3
LATCH
DE 4 BI|I
PENTRU C~}TIGUL
ETAJULUI DE
RE|EA
REZISTIV{ A3 OUT (anularea tensiunii de intrare @n PGAinst). La ie]irea PGAinst
+
B4 INTRARE
apare tensiunea de offset, convertit[ numeric de ADC, ]i
REF
memorat[ de unitatea de prelucrare numeric[ sub forma unui
STROBE
_
num[r care va fi sc[zut algebric din toate valorile numerice
A2 ob\inute ulterior prin conversia numeric[ a m[surandului;
IN_ +
2 - comutarea cheii electronice @n pozi\ia CAL.
Intrarea PGAinst este conectat[ la sursa de tensiune de
Fig.26. Structura amplificatoarelor cu c`]tig programabil
referin\[ (etalon) foarte precis cunoscut[ ]i de @nalt[ stabilitate.
La ie]irea ADC apare imaginea numeric[ a valorii tensiunii de
Re\eaua rezistiv[ este dimensionat[, de obicei, pentru o calibrare care va fi @mp[r\it[ la valoarea cunoscut[ a tensiunii
progresie binar[ a factorilor de amplificare care pot fi etalonului, aflat[ @n memoria unit[\ii de prelucrare numeric[,
programa\i (1;2;4;8;...), av`nd @n vedere modul de reprezentare rezult`nd valoarea real[ a factorului de amplificare al PGAinst
numeric[ a valorilor m[surate. pe treapta de c`]tig selectat[ (factorul de scar[ al structurii).
Decodorul este prev[zut cu circuite "latch" (cu 3 - comutarea cheii electronice @n pozi\ia MAS ]i
memorare), astfel comanda de modificare a valorii c`]tigului prelucrarea tensiunilor de m[surat @n condi\iile @n care
poate fi dat[ pe o durat[ scurt[, simultan cu activarea influen\ele erorilor aditive ]i multiplicative (de offset ]i,
semnalului STROBE. respectiv, de c`]tig) vor fi anulate prin calcul numeric la
Datorit[ dispersiei tehnologice a valorilor nivelul unit[\ii de prelucrare (controlerul achizi\iei sau sisteme
rezistoarelor cu care se modific[ amplificarea PGAinst, de calcul).
valorile reale ale c`]tigurilor pe fiecare treapt[ se ob\in prin
calibrare soft. #n acest scop, structurile de m[surare trebuie s[ Observa\ie: Rezultatele m[sur[rilor vor fi afectate @n
includ[ ]i un calibrator intern (o surs[ de tensiune continu[ de continuare de neliniarit[\ile PGAinst ]i ADC. Prin
mare precizie ]i stabilitate). La @nceputul fiec[rei m[sur[ri se dimension[ri adecvate ]i alegerea unor componente cu
insereaz[ o secven\[ de calibrare, valorile reale ale amplific[rii performan\e corespunz[toare, aceste erori pot fi reduse la
corespunz[toare fiec[rei trepte fiind memorate @ntr-un circuit valori situate sub rezolu\ia de m[surare.
de memorie nevolatil[ de tip EEPROM.
Structurile de m[surare numerice controlate cu cheie
electronic[
microprocesor sau cu microcontroler av`nd configura\ia din Ui Circuit de MAS
fig.27 realizeaz[ simultan func\iile de autocalibrare ]i autozero protec\ie

prin metode software. CAL P G A ADC

AZ
Etalon
calibrare
Autocalibrarea se realizeaz[ prin @nlocuirea tensiunii ie]ire
numeric[
de intrare care reprezint[ semnalul util cu o surs[ de tensiune
Unitate de
foarte stabil[ ]i de @nalt[ precizie (etalon), conversia numeric[ Circuit de prelucrare
comand[
a tensiunii etalonului ]i calculul raportului real dintre valorile numeric[

numerice ale Uo ]i Ui.

Fig.27. Sisteme de m[surare cu autoscalare ]i autozero

4

3.2. Circuite de e]antionare (S/H)
3.2.1. Aspecte func\ionale
M[surãrile cu structuri automate (sistemele de
achizi\ie de date, instrumente inteligente de m[surare)
presupun o arhitectur[ intern[ corespunz[toare e]antion[rii
m[rimii de intrare.
E]antionul reprezint[ o valoare instantanee din
evolu\ia temporal[ a unui semnal oarecare. E]antionarea
reprezint[ tehnica de prelevare a e]antioanelor din evolu\ia
temporal[ a unei m[rimi ]i se face cu o rat[ determinat[ de
precizia ]i rezolu\ia necesare @n procesul de m[surare;
e]antionarea uniform[ va avea ca rezultat ob\inerea valorilor
instantanee ale amplitudinii semnalului @n puncte egal
distan\ate (@n timp) apar\in`nd formei de und[ a semnalului (de
regul[, o tensiune continu[ sau periodic[, sinusoidal[ sau
nesinusoidal[).
Semnalul original poate fi reconstituit din valorile
e]antioanelor prin interpolare, @n mod obi]nuit fiind utilizate
interpolarea de ordinul zero (metoda dreptunghiurilor) ]i de
ordinul 1 (metoda trapezelor).
}irul de valori m[surate (e]antioane prelevate din
evolu\ia @n timp a semnalului). Prelucr`nd numeric acest ]ir, se
pot calcula valori sintetice ale m[rimii de intrare: valoarea
medie, valoarea de v`rf, valoarea efectiv[, sau se pot
reconstitui forma de und[ ori structura spectral[ (con\inutul de
armonici) ale semnalului. Condi\iile @n care se pot reconstitui
formele de und[ ale semnalelor originale din valorile
e]antioanelor sunt reprezentate sintetic prin teorema
e]antion[rii, care fixeaz[ limita inferioar[ (Shannon) a ratei de
e]antionare: fmax < fS / 2 (3.1)
@n care f max reprezint[ frecven\a armonicii de cel mai @nalt
ordin a c[rei pondere trebuie luat[ @n considera\ie pentru
analiza semnalului de m[surat, iar f S - frecven\a de
e]antionare.
Prima restric\ie care se impune la stabilirea frecven\ei de
e]antionare const[ @n respectarea regulii ca, pentru fiecare
component[ sinusoidal[ din structura spectral[ a semnalului s[
dispunem de cel pu\in dou[ e]antioane pe perioad[. Aceast[
restric\ie reprezint[ o condi\ie primordial[ pentru
dimensionarea fS; condi\iile de precizie ]i rezolu\ie a m[sur[rii
impun o valoare f S superioar[ "limitei Shannon"
(oversampling).
Conversia numeric[ a unei m[rimi analogice are sens
doar dac[ pe durata conversiei (efectuat[ la nivelul
convertorului A/D), respectiva m[rime analogic[ @]i p[streaz[
valoarea constant[, sau, eventual, variaz[ cu mai pu\in de
jum[tate din rezolu\ia absolut[ a conversiei:
∆XinADC < 0,5 r (3.2)
M[surarea parametrilor energetici @n sisteme
alimentate la frecven\a industrial[ impune prezen\a unui circuit
S/H care s[ men\in[ la intrarea convertorului A/D (pe durata
conversiei) un nivel de tensiune constant egal cu valoarea
instantanee a semnalului.
Principiul func\ional al circuitelor S/H const[ @n
memorarea analogic[ a valorii semnalului de intrare cu ajutorul
unui condensator de memorare. Modelul func\ional simplificat
al unui circuit S/H este reprezentat @n fig.28. Amplificatorul
1
MAD curs 6
opera\ional A 1 func\ioneaz[ ca repetor, av`nd rolul de a
asigura o impedan\[ de intrare foarte mare ]i o impedan\[ de
ie]ire c`t mai redus[, care s[ asigure o durat[ minim[ de
@nc[rcare a condensatorului de memorare, indiferent de
impedan\a de ie]ire a sursei de semnal care controleaz[ borna
de intrare. Valoarea impedan\ei de ie]ire a amplificatorului A 1
determin[ performan\ele caracteristice st[rii SAMPLE a
circuitului S/H.
Amplificatorul opera\ional A 2 func\ioneaz[ tot @n
conexiune repetoare, oferind o impedan\[ de intrare foarte
mare, care reprezint[ impedan\a de sarcin[ a condensatorului
de memorare ]i care asigur[ acestuia o constant[ de timp de
desc[rcare foarte mare. Valoarea impedan\ei de intrare a
amplificatorului A 2 determin[ m[rimile caracteristice st[rii
HOLD a S/H.
_
K
Uin x1 Uo
cheie
+ electronic[ CM x1
A1 condensator A2
de memorare
Fig.28. Principiul circuitelor S/H
Regimurile de func\ionare caracteristice pentru circuitele S/H
sunt:
- regimul de e]antionare (S-sample) a tensiunii de
intrare, care const[ @n @nchiderea, pentru scurt timp, a cheii
electronice K, durata acestei st[ri trebuind s[ fie suficient[
@nc[rc[rii complete a condensatorului C M p`n[ la nivelul
corespunz[tor valorii instantanee a tensiunii de intrare. Dup[
timpul de r[spuns corespunz[tor, amplificatorul A 2 ofer[ la
ie]ire o tensiune care va urm[ri tensiunea de intrare. C`nd
tensiunea de intrare evolueaz[ @n timp, iar comanda S se
men\ine un timp nedefinit, circuitul S/H urm[re]te, prin
tensiunea sa de ie]ire, evolu\ia temporal[ a tensiunii de intrare
(semnalului util), la fel ca un etaj repetor uzual.
Acest regim de func\ionare se nume]te "de urm[rire"
(TRACK).
- regimul de memorare (H-hold) a valorii e]antionate,
prin deschiderea cheii electronice K ]i aplicarea tensiunii de la
bornele condensatorului de memorare la intrarea buffer-ului
A2, a c[rui ie]ire va r[m`ne la nivelul memorat o durat[ de
timp suficient de mare pentru a putea fi preluat[ ]i prelucrat[
de blocul func\ional urm[tor.
Condi\iile de dimensionare a duratelor st[rilor "S" ]i "H"
constau @n:
- asigurarea unei diminu[ri a tensiunii de ie]ire pe
durata st[rii "H" inferioare jum[t[\ii rezolu\iei de m[surare.
- asigurarea unei rate de e]antionare suficiente pentru
precizia impus[.
Exemplu: Pentru un ADC cu N=8 bi\i ]i un domeniu al
tensiunii de intrare (0...2,56V), rezolu\ia este 10mV iar varia\ia
admisibil[ a tensiunii sale de intrare pe durata conversiei este:
∆UinCAN max = 5mV.
Condensatorul de memorare va fi astfel dimensionat
@nc`t varia\ia tensiunii la bornele sale pe durata conversiei,
 MAD curs 6

datorat[ desc[rc[rii pe impedan\a de intrare a amplificatorului

Uout
A2, s[ nu dep[]easc[ 5mV. Uin 2r
actual
Dac[ @nchiderea cheii K este f[cut[ repetat, pe o
durat[ foarte scurt[, se ob\ine regimul de zona de lini]tire
e]antionare-memorare "S/H", @n care tensiunea de ie]ire va
∆Uin
avea o form[ de und[ sub forma unor trepte de valori egale cu t
valorile instantanee ale tensiunii de intrare corespunz[toare
tD
momentelor @n care s-a deschis cheia K (fig.29). Pe durata
fiec[rei trepte se face prelucrarea numeric[ a e]antionului t
AP
Uin
memorat. anterior
tach

Uo stare

SAMPLE
>Tconv
t HOLD
t

Fig.30. M[rimi caracteristice pentru circuitele SH

Fig.29. Semnalul de ie]ire al SH
Regimul de e]antionare propriu-zis "S" dureaz[, @n acest caz,
doar din momentul @nchiderii cheii p`n[ care aceasta se
blocheaz[. Acest timp este foarte scurt, corespunde timpului de
@nc[rcare a condensatorului de memorare (plus o marj[ de
siguran\[) ]i se alege astfel @nc`t, pe durata sa, tensiunea de
intrare s[ varieze at`t de pu\in @nc`t s[ poat[ fi considerat[
constant[.
3.2.2. M[rimi caracteristice
Pentru regimul de e]antionare se definesc m[rimile
caracteristice specificate @n fig.30. Se presupune c[ viteza de
varia\ie a semnalului util este suficient de mic[ astfel @nc`t, pe
durata e]antion[rii, semnalul se poate considera invariabil.
timpul de achizi\ie (tach) este m[rimea caracteristic[
esen\ial[ a circuitelor de e]antionare ]i se define]te ca fiind
intervalul de timp scurs @ntre momentul trecerii din starea
"hold" @n starea "sample" ]i momentul @n care tensiunea de
ie]ire intr[ @n banda erorii tolerate corespunz[toare valorii
finaleº
Atunci c`nd circuitul S/H se utilizeaz[ @n regim de
e]antionare-memorare se adopt[ o valoare a timpului de
achizi\ie stabilit[ prin rela\ia: tach < (0,5...1,0)
tconv (3.3)
@n care tconv reprezint[ timpul de conversie necesitat de ADC.
Dac[ circuitul S/H se utilizeaz[ @n regim T/H
(urm[rire-memorare), condi\ionarea de mai sus dispare.
timpul de @nt`rziere (tD) se define]te din momentul
@n care @ncepe starea "sample" p`n[ c`nd tensiunea de ie]ire
@ncepe s[-]i schimbe valoarea de la cea ini\ial[,
corespunz[toare valorii memorate anterior, c[tre cea final[,
corespunz[toare noii valori e]antionate.
timpul de achizi\ie propriu-zis[ (tAP) reprezint[
intervalul de timp @n care tensiunea de ie]ire @]i schimb[
valoarea @ntre cea ini\ial[ ]i cea final[: tAP =
tach- tD (3.4)
Timpul de achizi\ie depinde de diferen\a de nivel @ntre valorile
anterioar[ ]i actual[ ale tensiunii de intrare ( ∆Uin) ]i se
specific[ @n cataloage pentru situa\ia cea mai dezavantajoas[
(∆Uin max= 2Uin max), prin valoarea sa maxim[.
L[\imea "r" a benzii erorii tolerate din jurul valorii
teoretice (ideale) se alege @n func\ie de rezolu\ia de m[surare
(egal[, aici, cu rezolu\ia ADC care are la intrare tensiunea de
ie]ire a circuitului S/H) astfel @nc`t varia\iile tensiunii de ie]ire
a circuitului S/H s[ nu fie sesizate la nivelul convertorului A/D
de "n" bi\i:
U
ε ≤  1 ... 1  r =  1 ... 1  in (3.5)
5 2 5 2 2n
Observa\ie: Fiecare din aceste intervale de timp sunt afectate
de varia\ii aleatoare; incertitudinea valorilor lor se apreciaz[
prin varia\iile absolute, denumite jitter. #ntr-o prim[
aproximare, eroarea global[ care afecteaz[ durata trecerii din
HOLD @n SAMPLE va rezulta @n urma sum[rii p[tratice a
jitter-ului corespunz[tor fiec[rei componente a timpului de
achizi\ie:

∆ j t ach = ∆ 2j t D + ∆ 2j t AP (3.6)

Pentru regimul de memorare se definesc urm[toarele m[rimi

caracteristice:
timpul de memorare reprezint[ intervalul de timp
scurs @ntre momentul trecerii circuitului din starea SAMPLE @n
starea HOLD ]i momentul @n care abaterea tensiunii de ie]ire

2

scade fa\[ de valoarea ini\ial[ cu mai mult de r/2, datorit[
desc[rc[rii condensatorului de memorare. Timpul de memorare
trebuie s[ fie adecvat duratei conversiei analog-numerice,
acurate\ea conversiei impun`nd ca, pe durata sa, tensiunea de
intrare @n convertor s[ nu varieze cu mai mult de jum[tate din
valoarea rezolu\iei.
Uneori, documenta\ia de firm[ precizeaz[, @n locul timpului de
memorare, un alt parametru, denumit "vitez[ de sc[dere a
tensiunii de ie]ire" (DR- droop rate) exprimat @n µV/s, @n
func\ie de care durata conversiei se calculeaz[ astfel @nc`t s[
fie @ndeplinit[ condi\ia:
-(n +1)
DR tconv < 0,5 rADC = 2 Uin ADC max (3.7)
Sc[derea tensiunii de la bornele condensatorului de memorare
se datoreaz[ fenomenului de repolarizare a dielectricului dup[
o polarizare superficial[ foarte rapid[ pe durata e]antion[rii.
Redistribu\ia sarcinii electrice @n toat[ masa dielectricului
conduce la sc[derea diferen\ei de poten\ial la bornele
condensatorului, cre`nd impresia de diminuare sau "pierdere" a
tensiunii prin curen\i de scurgere. Din acest motiv, m[surile de
eliminare a curen\ilor de scurgere r[m`n ineficace ]i nu
reprezint[ un mijloc sigur de sporire a timpului de memorare.
timpul de apertur[ (de deschidere) este o m[sur[ a
erorii care @nso\e]te blocarea cheii de pe calea de semnal ]i se
m[soar[ din momentul apari\iei comenzii de intrare @n regimul
de memorare (HOLD) p`n[ @n momentul bloc[rii propriu-zise
a cheii electronice.
Pe durata timpului de apertur[ (10...100ns), tensiunea
la bornele condensatorului de memorare tinde s[ urm[reasc[,
de]i nu propor\ional, varia\ia tensiunii de intrare, deoarece
trecerea cheii din conduc\ie @n blocare se face printr-un proces
cu durat[ nenul[, @n cursul c[ruia conductan\a cheii are o
varia\ie continu[, de la o valoare foarte mare la una foarte
mic[. Ca urmare, valoarea tensiunii de ie]ire a circuitului S/H
nu va corespunde @ntru totul valorii tensiunii tensiunii de
intrare din momentul activ[rii comenzii HOLD, ci unei valori a
tensiunii de intrare u]or modificate @n sensul de varia\ie
respectiv.
saltul de tensiune (hold-step) U HS reprezint[
valoarea cu care se modific[ tensiunea de ie]ire a circuitului
S/H datorit[ cuplajului parazit cu tensiunea de comand[, fiind
m[sura erorii datorate curentului capacitiv parazit scurs prin
condensatorul echivalent dintre poart[ ]i dren[ CGD.
Valoarea condensatorului de memorare determin[
toate m[rimile caracteristice ale circuitelor S/H, dar
condi\ionarea sa este contradictorie:
pentru un timp de achizi\ie redus, C M trebuie s[ aib[ o
valoare c`t mai mic[;
pentru un timp de men\inere c`t mai mare, C M trebuie s[ fie
c`t mai mare;
pentru ca valoarea U HS s[ fie minim[, C M trebuie s[ fie c`t
mai mare.
Dimensionarea C M se face printr-un compromis @ntre
performan\ele circuitului S/H ]i performan\ele de ansamblu ale
structurii @n care acesta urmeaz[ s[ fie inclus.
3
MAD curs 6
3.3. Filtre analogice ]i numerice
3.3.1. Filtre analogice
Premerg[tor proceselor de e]antionare ]i conversie
analog-numeric[, semnalele care urmeaz[ a fi m[surate sunt
supuse unor restric\ii privind l[rgimea benzii de frecven\[.
Procedeu intrinsec oric[rei structuri numerice de
m[surare - e]antionarea semnalelor presupune limitarea benzii
de frecven\[ a acestora, @n func\ie de frecven\a de e]antionare
(fe). Astfel, dac[ se consider[ numai limita impus[ de condi\ia
Shannon: fsemnal < 2 fe (3.8)
rezult[ c[ spectrul semnalului de intrare @n e]antionator trebuie
limitat superior la valoarea f semnal. Ca urmare, @nainte de
e]antionare, semnalul analogic va parcurge un filtru trece-jos
destinat rejec\iei componentelor sale spectrale de frecven\[
superioar[ valorii fsemnal.
#n caz contrar, reconstituirea semnalului original din
valorile e]antionate va fi afectat de fenomenul "aliasing"
(componentele de frecven\[ mare, pentru care condi\ia
Shannon nu este @ndeplinit[, se reconstiutie @n domeniul
frecven\elor joase). Erorile de m[surare rezultante ar avea
efecte considerabile nu doar @n ceea ce prive]te analiza
spectral[, dar ]i asupra calculului valorilor sintetice ale
curentului ]i/sau tensiunii, ]i, implicit, asupra valorilor
m[surate ale puterii ]i energiei active ]i reactive.
Varianta de filtru analogic cu cea mai larg[ aplicare @n
structurile de m[surare actuale destinate evalu[rii parametrilor
energetici este filtrul activ Butterworth. Unul din avantajele
acestui tip de filtru, care-l impune fa\[ de celelalte variante
consacrate (Ceb@]ev, Bessel) este caracteristica sa maxim plat[
@n banda de trecere (fig.32).
Apropierea caracteristicii filtrului de cea ideal[ este cu
at`t mai pronun\at[ cu c`t ordinul "n" al filtrului este mai mare.
Celulele elementare ale unui filtru activ sunt
reprezentate @n fig.33. Grupul integrator pasiv din intrare R0-C0
(op\ional) genereaz[ un pol suplimentar necesar realiz[rii
celulelor de filtrare de ordin impar.
A
[dB] caracteristica ideal[
0
n=5
n=1
-1
n=2
-2
-3
f
0,2 0,4 0,6 0,8 1 fc
Fig.32. Caracteristicile filtrelor antialiasing
Raportul R f /R_ stabile]te valoarea necesar[ a
amplific[rii circuitului @n scopul controlului factorului de
transfer @n banda de trecere, astfel @nc`t filtrul s[ poat[ fi
considerat transparent pentru componentele spectrale utile ale
semnalului de intrare. #n majoritatea aplica\iilor rezistorul R _
lipse]te, AO fiind utilizat @n conexiune repetoare (cu impedan\a
 MAD curs 6

de intrare maxim[) astfel ca influen\a sa asupra componentelor #n sistemele de distribu\ie, componentele spectrale ale
pasive s[ poat[ fi neglijat[ @n calcule. semnalului util cu frecven\e mai mari dec`t f C au o pondere
#n acest caz, factorul de transfer unitar se ob\ine cu un neglijabil[, rejec\ia lor complet[ neafect`nd @n nici un fel
amplificator suplimentar cuplat la intrarea sau la ie]irea analiza m[rimilor de interes (armonicele semnificative sunt, de
filtrului. regul[, cele cu ordinul mai mic dec`t 13-15).
Valorile componentelor pasive ale filtrelor analogice
sunt disponibile, sub form[ normalizat[. Pentru un filtru
C2 Butterworth de ordinul 5:
Rf
C0 = 1,356/ωC R; C11 = 1,752/ωC R; C21 = 0,421/ωC R;
celula pasiv[ R_ _
de ordinul 1 AO
C12 = 0,309/ωC R; C22 = 3,236/ωC R, unde: ωC= 2πfC
Vin
+ Vo
Ro R R Valorile amplific[rilor necesare ale celor 3 celule de filtrare
C1
Co celula de ordinul 2 sunt, respectiv:
A1 = 1 (primul AO este @n conexiune repetoare);
Fig.33. Celule elementare pentru filtre active
R f1 R f2
A2 = 2,382 = 1 + ; A3 = 1,382 = 1 + rezult`nd
R− R−
valorile Rf1 , Rf2.
Condensatoarele C 1, C 2 ]i rezistoarele R genereaz[ polii Pentru analize spectrale corecte p`n[ la armonica a 20-a
principali ai func\iei de transfer, conform rela\iei (3.9) dedus[ (frecven\a industrial[, 50 Hz) se impune ca frecven\a de t[iere
pentru AO @n conexiune repetoare. f max
a filtrului (fig.32) s[ fie: ft = = 1666 Hz .
0, 6
V0 1 Aleg`nd rata de e]antionare din condi\ia Shannon,
= (3.9)
V in s 2 R 2 C 1 C 2 + 2sRC 1 + 1 fe=2fmax, doar componentele spectrale ale semnalului util a
c[ror frecven\[ dep[]e]te 8kHz vor avea pondere neglijabil[ @n
Valorile capacit[\ilor C 1,C2 determin[ forma reconstruc\ia semnalului original din e]antioanele
caracteristicii de transfer ]i tipul filtrului (Butterworth, achizi\ionate, cele din domeniul 2...8kHz suport`nd atenu[ri
Ceb@]ev, Bessel). Pentru realizarea filtrelor de ordin impar este variabile (de la -3 la -60dB) ]i gener`nd erori datorate
necesar ca minim una din celule s[ fie de ordinul 3, fiind fenomenului aliasing; aceste erori vor afecta valorile m[surate
completat[ cu filtrul pasiv R 0-C0. #n fig.33 sunt @nseriate o ]i pot fi rejectate utiliz`nd filtre cu capacit[\i comutate. #n
celul[ de ordinul 1 ]i una de ordinul 2, ob\in`ndu-se func\ia de practic[, rata de e]antionare este condi\ionat[ mult mai sever
transfer (3.10): de precizia ]i rezolu\ia impuse m[sur[rii.

V0 1 Filtrele analogice au avantaje legate de pre\ul sc[zut al

=
V in s 3 R 3 C 0 C 1 C 2 + 2s 2 R 2 C 1 (C 0 + C 2 ) + sR(C 0 + 3C 1 ) +
Variantele practice de filtre analogice utilizate @n structura
sistemelor de m[surare automat[ se limiteaz[, de regul[, la
ordinul 5, fiind alc[tuite din trei celule: o celul[ de ordinul 1 ]i
dou[ celule de ordinul 2.
O astfel de structur[ este reprezentat[ @n fig.34,
caracteriz`ndu-se printr-o atenuare A = - 60dB a frecven\elor
peste 5fC , unde fC este frecven\a de t[iere a filtrului.
componentelor, banda larg[ de frecven\[ ]i r[spunsul @n timp
real, dezavantajele viz`nd sensibilitatea la influen\ele varia\iei
valorilor componentelor. Zgomotul suplimentar introdus de
elementele filtrelor analogice are spectrul de frecven\[ mult
mai ridicat dec`t domeniul util, fiind redus @n practic[ de
caracterul integrator al ansamblului de prelucrare analogic[ a
semnalului util la valori nesemnificative relative la rezolu\ia
conversiei.

C22
C21 Rf2
R_ _
_ Rf1 A3
R_
A2 + Vo
+ R R
R A1 +
Vin _ R R C12
Co C11
R

Fig.34. Filtru analogic Butterworth de ordinul 5

4
 MAD curs 7

3.3.2. Filtre numerice Curba caracteristic[ a unui filtru numeric de ordinul 5 (fig.36)
este mult mai abrupt[ dec`t cea a unui filtru analogic.
O metod[ de filtrare specific[ structurilor de m[surare
cu DSP const[ @n filtrarea numeric[ a semnalelor utile prin A f
procesarea valorilor numerice ale e]antioanelor achizi\ionate. [dB] 0,1 0,2 0,3 fc
0
Rela\ia de defini\ie a r[spunsului filtrului digital de tip -25
nerecursiv (cu r[spuns finit la impuls-FIR) este: -50
-75
n−1 -100
Yn = Σ h k Xn−k
k=0
(3.11)
Fig.36. Caracteristica unui filtru numeric de ordinul 5
@n care:
Yn- reprezint[ m[rimea numeric[ de ie]ire la pasul "n"; Filtrele numerice au zgomot propriu neglijabil (dac[
Xn-k- valorile numerice prelevate anterior cu "k" pa]i; multiplicarea se face cu o rezolu\ie corespunz[toare) varianta
hk- reprezint[ coeficien\ii de ponderare corespunz[tori soft fiind deosebit de flexibil[, put`nd ob\ine, practic, un filtru
r[spunsului la impuls al filtrului ]i dependen\i de de orice ordin. Evident, timpul de r[spuns cre]te odat[ cu
ordinul filtrului. ordinul filtrului.
O structur[ simpl[ pentru filtrare digital[ este cea din fig.35.
Aplic`nd transformata Z m[rimii Yn din rela\ia (3.4) se ob\ine: Caracteristica puternic c[z[toare a unui filtru numeric
este aproape imposibil de realizat cu un filtru analogic stabil ]i
 n−1  de complexitate rezonabil[; se poate afirma c[ filtrele numerice
Y(Z) = H(Z) X(Z) = 
 k=0 
Σ
h k Z −k  X(Z) (3.12) nu au corespondent analogic. Dezavantajele sunt legate de
pre\ul de cost relativ ridicat (actual) dar evolu\ia sistemelor de
achizi\ie vizeaz[ integrarea pe scar[ larg[ a tuturor
#n domeniul frecven\[, rela\ia (3.12) devine: componentelor, sc[z`nd costurile.

 n−1 
Y(f) =  Σ h k e −2πjf kT s  X(f) = H(f)
 k=0
(3.13)
Filtrarea numeric[ se poate realiza ]i prin metode
software, aplic`nd diferi\i algoritmi de calcul. Una din
metodele utilizate curent pentru filtrare este calculul diferitelor
unde simbolul (*) reprezint[ produsul de convolu\ie. valori sintetice prin metoda ferestrei alunec[toare (fig.37).
n−1
Polinomul Σ
k=0
h k e −2πjf kT s reprezint[ transformata Fourier u(t)

discret[ a coeficien\ilor de ponderare ]i este o func\ie periodic[

de frecven\[, cu perioada 1/T. Reciproc, h k reprezint[
T t
coeficien\ii dezvolt[rii @n serie Fourier a func\iei X(f).
0
T+2 T
n
T+ T
n
Xn Z Xn-1 Z Xn-2 Z Xn-3 X1 X0
Z Z
a treia fereastr[ de e]antionare
a doua fereastr[ de e]antionare
selec\ii ]i adresare prima fereastr[ de e]antionare
MUX n x m : m
m - num[rul de bi\i pe care se (de la controlerul achiz.)
descriu valorile e]antioanelor
n - ordinul filtrului hk Fig.37. Achizi\ia cu fereastr[ alunec[toare
Multiplicator digital Memorie coeficien\i

Sumator
Yn
Fig.35 Structura unui filtru numeric de tip FIR
Filtrarea digital[ implic[ utilizarea unor blocuri de
@nt`rziere (Z) realizate fizic cu ajutorul unor registre de
deplasare (@n cazul utiliz[rii variantei cu circuite specializate
MAC), sau soft, prin citiri succesive din memoria de date
efectuate de controlerul sistemului.
A doua variant[ este mai lent[, dar are avantajul
elimin[rii unor componente fizice (registrele de deplasare),
fiind cea utilizat[ @n mod curent @n sistemele de m[surare
destinate evalu[rii parametrilor energetici.
Performan\ele atinse de filtrele numerice sunt sensibil
mai ridicate dec`t cele corespunz[toare variantelor analogice.
Tehnica de achizi\ie cu fereastr[ alunec[toare const[ @n
translatarea intervalului de e]antionare c[tre dreapta (pe axa
timpului) cu valoarea perioadei de e]antionare (TS) la fiecare
achizi\ie a unui e]antion.
#n calculul valorii efective, spre exemplu, valoarea noului
e]antion este ponderat[ cu factorul de ponderare (1/n) de
valorile e]antioanelor anterioare, unde n reprezint[ num[rul
SPP prelevate din semnalul analizat.
La sf`r]itul unei perioade a semnalului, suma par\ial[ (Sn-1) a
p[tratelor primelor (n-1) e]antioane devine disponibil[ @n
memoria sistemului. Dup[ ce ultimul e]antion din semnal este
prelevat, valoarea sa este ridicat[ la p[trat ]i adunat[ cu suma
calculat[ anterior:
2
Sn= Sn-1+x (tn) (3.14)
iar valoarea efectiv[ a semnalului rezult[ din formula:

1

1S
Ir 1 = n n (3.15)
La prelevarea e]antionului urm[tor, @n suma Sn se abandoneaz[
p[tratul primului e]antion ]i se adun[ p[tratul noului e]antion,
ceea ce este echivalent cu deplasarea c[tre dreapta (pe axa
timpului) a ferestrei de achizi\ie (de lungime constant[ egal[ cu
perioada semnalului) cu pasul de e]antionare. Suma p[tratelor
e]antioanelor va avea acela]i num[r de termeni, din care (n-1)
sunt "vechi" ]i unul singur (ultimul) nou:
2 2
Sn+1= Sn - x (t1) + x (tn+1) (3.16)
Valoarea efectiv[ actualizat[ este:
1S
Ir 2 = n n+1 (3.17)
Formulele generale pentru suma reactualizat[ ]i pentru
valoarea efectiv[ sunt:
2 2
Sn+t= Sn+t-1 - x (tt) + x (tn+t) (3.18)
Ir t = 1S (3.19)
n n+t
Momentul @n care se aplic[ fereastra de e]antionare nu trebuie
s[ fie sincronizat cu trecerea prin zero a semnalului, astfel c[
valorile actualizate p[streaz[ semnifica\ia clasic[ a valorii
efective.
Dac[ semnalul e]antionat are o varia\ie de nivel (cazul
curentului de linie la cuplarea sau decuplarea unui consumator)
valoarea efectiv[ adev[rat[ a semnalului va fi ob\inut[ abia
dup[ achizi\ionarea a "n" noi e]antioane prelevate @n noul
regim de func\ionare, deci cu o @nt`rziere de o perioad[.
Dac[ e]antionul prelevat face parte dintr-un proces tranzitoriu
de scurt[ durat[, atunci ponderea sa @n valoarea efectiv[ este
atenuat[ de celelalte e]antioane prelevate @n regim normal,
efectul fiind acela]i cu cel al unui filtru analogic trece-jos.
Pe l`ng[ efectul de filtrare, metoda ofer[ ]i avantajul
vitezei de calcul, av`nd @n vedere c[, la fiecare nou[ achizi\ie a
unui e]antion, valorile celor n-1 e]antioane precedente se afl[
deja @n memoria sistemului. Chiar suma p[tratelor
e]antioanelor precedente este disponibil[, pentru ob\inerea noii
valori efective fiind necesare doar o sc[dere, o ridicare la
p[trat, o adunare ]i o extragere de radical. Economia de timp
este spectaculoas[, viteza aparent[ de calcul cresc`nd cu circa
un ordin de m[rime.
3.4. Conversia analog-numeric[
3.4.1. Metode de conversie ]i tipuri de convertoare
analog-numerice
Convertoarele analog-numerice (ADC) - elemente
vitale @n sistemele de procesare a semnalelor - sunt circuite
electronice (@n variant[ integrat[ sau hibrid[) care, printr-un
algoritm intrinsec, asociaz[ oric[rei valori a tensiunii de intrare
un num[r binar (cuv`nt) descris pe un num[r finit "n" de bi\i.
#n acest mod, mul\imea continu[ a valorilor tensiunii de
intrare, {Ui} este pus[ @n coresponden\[ cu o mul\ime finit[ de
2
MAD curs 7
valori numerice succesive, dup[ o dependen\[ (ideal) liniar[.
Variantele constructiv-func\ionale @n care sunt realizate ADC
sunt foarte numeroase, fiecare prezent`nd avantaje care le
recomand[ unora sau altora din aplica\ii. De arhitectura intern[
a ADC depind rata ]i rezolu\ia conversiei (fig.34).
Metoda aproxima\iilor succesive a fost utilizat[
frecvent @n ultimii 20 de ani pentru rezolu\ii de 8...16 bi\i. #n
general, rata de conversie este invers propor\ional[ cu
rezolu\ia, deoarece metoda necesit[ c`te o perioad[ de ceas
pentru fiecare bit din cuv`ntul de ie]ire, limit`nd viteza
maxim[ de conversie. ADC cu aproxima\ii succesive pot
furniza datele sub form[ paralel[ sau sub form[ serial[.
Metoda Sigma-Delta ( Σ−∆) a c`]tigat popularitate @n
ultimii ani, @n special pentru rate de e]antionare sub 100kSPS,
fiind utilizat[ pentru conversia semnalelor audio. Metoda
presupune suprae]antionare intrinsec[ urmat[ de decimare ]i
filtrare numeric[ trece-jos, av`nd cea mai mare rezolu\ie.
Conversia paralel[ este utilizat[ pentru rate de
conversie mari, peste 15 MSPS. Convertoarele flash de n bi\i
n n
con\in 2 -1 comparatoare ]i un divizor cu 2 rezistoare
(suprafa\[ mare pe circuitul integrat), consum[ mult, au
capacitate de intrare mare ]i sunt scumpe.
Arhitecturile semi-flash ]i, @n general, cele pe
subdomenii, reprezint[ un compromis convenabil @ntre
consum/cost ]i rata mare de conversie. Arhitecturile recente
pipeline c`]tig[ popularitate deoarece sunt o combina\ie
potrivit[ @ntre rata mare de conversie, suprafa\a mic[ ocupat[ ]i
cost moderat, fiind utilizate @n aplica\iile cu e]antionare
continu[, unde @nt`rzierea inerent[ structurii pipeline nu
afecteaz[ performan\ele sistemului.
Convertoarele "flash" simple ]i cascadate sunt utilizate @n
aplica\iile de foarte mare vitez[, cu prec[dere pentru analiza
regimurilor tranzitorii ]i pentru conversia semnalelor de
frecven\[ foarte mare (aplica\ii video).
Fiecare din cele 4 tipuri de convertoare caracterizate
succint @n tabelul 2 are avantaje care @l fac propriu uneia sau
alteia din aplica\ii. Tabelul eviden\iaz[ ]i principalele
dezavantaje ale fiec[rui tip de convertor. Cele mai importante
sunt consumul ]i pre\ul.
22
20
SIGMA
Rezolu\ia (bi\i)
18
DELTA
16
14
12 APPROXIMA|II
SUCCESIVE
10 SEMIFLASH
CASCADATE FLASH
8
6
-4 -3 -2 -1 1 2 3
10 10 10 10 1 10 10 10
6
Rata de e]antionare (x10 SPS)
Fig.34. Compara\ia tehnicilor de conversie A/D
dup[ rezolu\ie ]i rata de e]antionare
Tabelul 2. Topologia convertoarelor analog-numerice
 MAD curs 7

Tip Descriere Caracteristici Func\ia de transfer a unui ADC ideal unipolar este o func\ie
Flash Conversie paralel[ Vitez[ foarte mare scar[, m[rimea unei trepte fiind caracterizat[ printr-o l[\ime
n Rezolu\ie sc[zut[ egal[ cu rezolu\ia absolut[ ]i o @n[l\ime egal[ cu un bit. Scara
2 -1 comparatoare
Consum mare are trepte egale dup[ cele dou[ axe, cu excep\ia vecin[t[\ii
Semi-flash Conversie iterativ[ Vitez[ mare de originii, fa\[ de care deschiderea "r" este simetric[ (fig.38).
cascadate paralel[ conversie
Tipic 2 celule Rezolu\ie mic[/medie
Consum ]i pre\ mai Timpul de conversie, t conv - intervalul de timp dintre
sc[zute momentul lans[rii conversiei ]i momentul ob\inerii
Aproxima\ii Compara\ii secven\iale Vitez[ medie valorii finale a m[rimii de ie]ire n, sau inversul s[u,
succesive de 1 bit Rezolu\ie medie rata de conversie: f conv= 1/tconv [ conversii/s] este
Pre\ minim principala m[rime caracteristic[ de transfer @n regim
Sigma-Delta Cuantizare ]i Vitez[ medie dinamic.
suprae]antionare de 1 Rezolu\ie maxim[
Convertoarele analog-numerice optime pentru
bit Pre\ mediu
Filtrare numeric[ sistemele de m[surare ]i protec\ie @n circuite alimentate
la frecven\[ industrial[ sunt cele cu aproxima\ii
succesive. Viteza ]i rezolu\ia acestora sunt suficiente
pentru majoritatea aplica\iilor de acest tip iar pre\ul
3.4.2. M[rimi caracteristice sc[zut permite realizarea sistemelor de m[surare ]i
protec\ie @n serie mare.
Domeniul de varia\ie al tensiunii de intrare Ui, precizat prin
valoarea nominal[ (cap[t de scal[) U iN ]i semnul s[u mo
(unipolar[ sau bipolar[). N

Rezolu\ia este m[sura num[rului de valori distincte ale N -1

mul\imii de valori ale m[rimii de ie]ire; acest num[r
4
poate fi explicit, sub forma N max- num[rul maxim de
3
valori distincte ale m[rimii de ie]ire, sau implicit "n" -
num[rul de ranguri ale cuv`ntului de ie]ire. 2
Codul folosit pentru descrierea valorii numerice a m[rimii 1
Ui
de ie]ire poate fi o variant[ de cod binar, ce poate s[ fie
de tip continuu (cod binar complement fa\[ de 2 r/2 3r/2 5r/2 7r/2 Ui-3r/2 Ui-r/2 Ui+r/2
(CBC2), cu bitul cel mai semnificativ (MSB) asignat ca
Fig.38. Caracteristica static[ a ADC ideal
bit de semn, cod binar complement fa\[ de 1, cod binar
deplasat, etc.) sau un cod zecimal @n reprezentare binar[
(BCD). Avantajul codurilor binare const[ @n faptul c[
sunt coduri economice, care utilizeaz[ toate 3.4.3. Variante de convertoare A/D utilizate @n
combina\iile posibile ale unui cuv`nt binar descris pe prelucrarea semnalelor
"n" bi\i. Codul zecimal @n reprezentare binar[ este, din
acest punct de vedere, mai pu\in eficient, din cele 16 Convertoarele Σ−∆ sunt, @n principiu, convertoare de
combina\ii posibile corespunz[toare unui cuv`nt binar 1 bit @n bucl[ @nchis[, care moduleaz[ ie]irea DAC @ntre V ref +
de 4 bi\i utiliz`nd doar 10, @n schimb permite o
and V ref_ p`n[ c`nd eroarea buclei descre]te p`n[ aproape de
decodificare simpl[ (din binar @n zecimal), prin opera\ii
zero. Ie]irea ADC este apoi filtrat[ ]i decimat[ p`n[ la rata de
separate pentru fiecare rang zecimal @n parte.
e]antionare nominal[ (fig.39).
Caracteristica static[ de transfer Tensiunea de intrare
Convertoarele Σ−∆ sunt destinate @n special sistemelor audio ]i
are o varia\ie continu[ @n domeniul: Di = [0, U iN] iar
instrumenta\iei de @nalt[ precizie pentru semnale cu frecven\e
m[rimea de ie]ire are doar N max valori distincte. de ordinul x1kHz. I mproprii asocierii cu multiplexoare, nu se
Domeniul Di se @mparte @n Nmax subintervale pentru pot utiliza direct @n sistemele de m[surare multicanal.
care se define]te o modalitate de coresponden\[ cu c`te
o valoare a m[rimii de ie]ire Ni <=> [Ui -r /2, Ui+ r /2],
ADC FTJ
unde r reprezint[ rezolu\ia absolut[ a convertorului: Σ integrator
1 bit
numeric
intrare (decimator) ie]ire
semnal date
UN U
r= = N (3.20) analogic Vref +
N max 2 n
DAC
Pentru descrierea caracteristicii statice de transfer se consider[ 1 bit

valoarea m[rimii de ie]ire corespunz`nd tensiunii de intrare de Vref _

valoare egal[ cu media limitelor intervalului:
1  U + r  + U − r  
Ui=  
2  i 2   i 2  
Fig.39. Structura convertoarelor sigma-delta
(3.21)
Arhitectura ADC cu aproxima\ii succesive permite
restr`ngerea dimensiunilor fizice ]i minimizarea consumului,

3
 MAD curs 7

necesit`nd un singur comparator. Un ADC de n bi\i realizeaz[

VREF+
secven\ial n compara\ii ale c[ror rezultate sunt memorate n
2 -1 comparatoare Clock Decodor
@ntr-un registru (fig.40). V iteza de conversie este limitat[ la R/2
Q 2n
maxim 1 MSPS. VIN R Latch n bi\i
Cele mai noi ADC cu aproxima\ii succesive sunt realizate R
R
R D
utiliz`nd tehnologia capacit[\ilor comutate ponderate binar. Q2 n -3 n ie]ire
Variantele comerciale au rezolu\ii de 8...12 bi\i ]i rate de date
conversie sub 150 kSPS. R Q26
R

R D
Q21
Comparator unic Clock Start R/2
VREF -
V IN +
Logica de Fig.41. ADC Flash - schema principial[
control
_
n compara\ii
secven\iale primul etaj al doilea etaj EOC
Intrare SH SH SH

Σ
+ +
Vref analogic[ DAC _ DAC _ Σ ADC
DAC Registru -
ADC ADC
REGISTRU REGISTRU

Ie]ire date

Fig.40. ADC cu aproxima\ii succesive

Ie]ire
paralel[

ADC tip flash sunt convertoare simultane (cu ie]ire paralel[).

n Fig.42. ADC semiflash cu dou[ etaje cascadate
Tensiunea de intrare este comparat[ simultan cu 2 -1 tensiuni
n
de referin\[ prin 2 -1 comparatoare.
Prima genera\ie de convertoare flash a avut structura tipic[ din
fig.41, care asigur[ cea mai mare vitez[ de conversie.
Variantele actuale au rate de conversie de circa 90 MSPS. Cele
n
2 -1 comparatoare ocup[ o suprafa\[ mare pe pastila de siliciu,
cresc`nd pre\ul ]i consumul. Capacitatea de intrare este mare,
constituit[ de suma tuturor capacit[\ilor de intrare ale
comparatoarelor (necesit[ un buffer pe intrare).
Genera\ia urm[toare de astfel de convertoare este
realizat[ @n tehnica semi-flash. Pentru un convertor de 8 bi\i,
principiul presupune ob\inerea prealabil[ a primilor 4 bi\i mai
semnificativi, care sunt imuni la zgomot. Ace]ti primi bi\i
reprezint[ m[rimea de intrare @ntr-un DAC de 4 bi\i. Tensiunea
de ie]ire corespunz[toare este sc[zut[ din tensiunea de intrare,
rezult`nd o tensiune rezidual[ care este convertit[ numeric. Se
ob\in astfel ultimii 4 bi\i (fig.42).
Pentru un convertor de 8 bi\i, acest tip de arhitectur[ presupune
utilizarea a numai 31 comparatoare, reprezent`nd o reducere de
8 ori a num[rului acestora fa\[ de varianta tipic[. Rezultatul
este reducerea important[ a capacit[\ii de intrare ]i a
consumului ]i sc[derea pre\ului de cost.
Arhitectura semi-flash este abordat[ frecvent pentru
realizarea convertoarelor de 8 bi\i cu rate de conversie de 20
MSPS (TLC0820, TLC5510, TLC5733 ]i TLC5540 fabricate
de Texas Instruments). Pentru rezolu\ii egale, ob\inerea unor
rate de e]antionare superioare celor ale ADC cu aproxima\ii
succesive este posibil[ dac[ se abordeaz[ structurile de
conversie cu mai multe ADC flash cascadate. Metoda de
conversie presupune cascadarea a 2 sau 4 etaje de conversie de
n bi\i, fiecare etaj con\in`nd c`te un ADC flash de n bi\i, un
DAC de n bi\i, un SH ]i un registru de date de n bi\i. Toate
circuitele SH trebuie s[ corespund[ rezolu\iei de n bi\i.
Semnalul analogic de intrare este e]antionat ]i
memorat. Primul etaj efectueaz[ conversia brut[ ]i produce cei
mai semnificativi m bi\i din cuv`ntul de ie]ire. Ace]ti m bi\i
sunt reconverti\i @n form[ analogic[ prin DAC iar rezultatul
este sc[zut analogic din semnalul de intrare memorat de SH.
Semnalul de la ie]irea sumatorului este e]antionat ]i convertit
@n form[ numeric[, ob\in`nd urm[torii n bi\i din cuv`ntul de
ie]ire. Procesul se repet[ pentru toate etajele de conversie.
#n momentul @n care rezultatul primei sc[deri
analogice este e]antionat ]i memorat, primul SH poate
achizi\iona urm[torul e]antion din semnalul de intrare,
permi\`nd func\ionarea @n regim pipeline (serial). Rata global[
de conversie este crescut[ semnificativ @n condi\iile @n care
suprafa\a chip-ului este redus[ mult fa\[ de cea
corespunz[toare unei arhitecturi flash veritabile.
#n func\ionare normal[, structura pipeline furnizeaz[ c`te un
cuv`nt de ie]ire la fiecare impuls de ceas. Num[rul de perioade
de ceas necesare umplerii structurii cascadate formeaz[ timpul
de laten\[. De exemplu, variantele semiflash fabricate de TI au
laten\[ de 2,5 perioade de ceas. #n fig.43 este reprezentat[
structura convertorului semi-flash TLC0820A (TI).
Convertoarele analog numerice pot fi interconectate
cu procesoarele prin porturi. #ntre interfe\ele paralele ale
microprocesoarelor ]i circuitelor DSP nu sunt diferen\e
notabile, am`ndou[ necesit`nd o hart[ a memoriei cu
decodarea adresei ]i conexiunile uzuale ale pinilor RD, WR,
EOC @ntre µP sau DSP ]i ADC.

4
 MAD curs 7

Tabelul anterior pune @n eviden\[ cele mai importante

Intrare ADC flash
4 bi\i 4 4 deosebiri @ntre porturile seriale ale circuitelor DSP de tip
analogic[ SH (4 MSB) TMS320CXXX ]i SPI (Serial Peripheral Interface) fabricate de
4
Latch TI. La procesoarele fabricate @n serie mic[ de al\i produc[tori
de ie]ire
+
DAC +
pot exista ]i alte diferen\e.
- 4 bi\i Buffere Circuitele DSP de fabrica\ie recent[ au porturi seriale
tri-state date
@mbun[t[\ite, cu diferite lungimi ale registrelor de date:
- port serial de tip sincron, registru de date de 8 sau 16 bi\i;
ADC flash
4 bi\i 4 - port serial cu registru tampon de 8, 10, 12 sau 16 bi\i;
SH
Ref+
(4 LSB) - port serial @mbun[t[\it cu suport T1 / E1.
Ref_
ADC care au intrare de fereastr[ de sincronizare trec @n modul
Fig.40. Schema bloc a ADC semi-flash de 8 bi\i TLC 0820A "master" pe durata transferului datelor c[tre DSP, put`ndu-se
sincroniza cu un semnal de comand[ primit de la acesta.
Semnalul de comand[ este echivalent unui handshaking pentru
3.4.4. Interfa\area convertoarelor A/D cu circuite comunica\ia ADC-DSP.
DSP ]i microprocesoare

Interfa\a serial[
Port serial la TMS320 Interfa\[ de periferic serial cu 3 fire
Datele sunt memorate pe frontul Datele sunt memorate pe frontul
c[z[tor cresc[tor
Semnale: DI, DO, CLK
Transfer sincron (f )
sinc Registru de date cu lungime variabil[
Semnale: FS, DI, DO, CLK Semnalul de ceas poate fi oprit pe
Timp de transfer: 16 perioade de durata transferului serial/paralel al
ceas datelor
Registru de date de 16 bi\i
Interfa\a paralel[
ADC sunt adreste ca memorie, necesit`nd decodor extern de adres[
Semnale: - de la procesor la ADC: RD, WR;
- de la ADC la procesor: EOC;
- WAIT (eventual) pentru evitarea conflictelor pe magistral[;
Ie]irea de date a ADC trebuie s[ fie de tip tri-state

5

Cap.4. Algoritmi de achizi\ia datelor
Sistemele de achizi\ie sunt controlate de microprocesor
sau de microcontroler conform unui program @n care sunt
respectate toate etapele necesare unei achizi\ii complete
(e]antionare, conversie ]i transferul datelor @n memorie).
Pentru achizi\ia unui semnal analogic pe unul din
canalele sistemului de achizi\ie este necesar[ cunoa]terea
domeniului de varia\ie a semnalului, a vitezei maxime de
varia\ie ]i a erorii admisibile. #n func\ie de ace]ti factori se
stabilesc: c`]tigul pe canalul respectiv, rata minim[ de
e]antionare ]i num[rul de bi\i pe care se face conversia.
Dac[ este necesar[ achizi\ia mai multor m[rimi utiliz`nd un
DAS multicanal, atunci num[rul de bi\i pe care se face
conversia corespunde celei mai mici erori admisibile iar viteza
de conversie caracteristic[ ADC trebuie s[ permit[ achizi\ia
semnalului celui mai rapid cu rata de conversie impus[ de
eroarea maxim[ admisibil[.
4.1. Achizi\ia monocanal a unui semnal unipolar
Semnalele unipolare sunt caracteristice traductoarelor
rezistive ]i traductoarelor generatoare. De obicei, aceste
semnale sunt convertite @n tensiune @nainte de achizi\ia
propriu-zis[, fiind cunoscute domeniul de existen\[ @n regim
normal ]i de avarie, ca ]i viteza maxim[ de varia\ie. Vom
considera achizi\ia @n regim permanent.
Ini\ializarea sistemului presupune @nc[rcarea (din
memoria nevolatil[) a ratei de achizi\ie (num[rul de e]antioane
pe perioad[ - nSPS) ]i a adresei primei loca\ii libere @n memoria
de date alocat[ semnalului vizat.
Consider`nd c[ achizi\ia se realizeaz[ cu un DAS multicanal,
prima opera\ie dup[ ini\ializarea sistemului este selec\ia
canalului pe care apare semnalul vizat.
Pentru reglarea automat[ a amplific[rii, se lanseaz[ @nt`i o
m[surare preliminar[ pe treapta de amplificare minim[ pentru
stabilirea treptei optime de c`]tig la PGA. Dac[ @n num[rul
binar - imagine a valorii m[surate a semnalului - cel mai
semnificativ bit (MSB) ]i cel pu\in unul din ceilal\i bi\i sunt 0,
semnalul are amplitudinea sub jum[tate din domeniul de
m[surare ]i trebuie amplificat cu 2, astfel @nc`t s[ se situeze @n
cea de-a doua jum[tate a scalei, unde eroarea relativ[ de
m[surare este minim[. Dac[ primii 2 MSB sunt 0, atunci
amplificarea optim[ este 4, ].a.m.d..
La ie]irea ADC, dep[]irea domeniului de m[surare se
manifest[ printr-un cuv`nt @n care to\i bi\ii sunt 1 (exist[ ADC
care semnaleaz[ dep[]irea domeniului printr-un semnal
separat).
Dup[ ce se stabile]te c`]tigul optim al PGA, se @ncarc[
rata de achizi\ie - valoare impus[ sub forma n SPS conform
condi\iilor de precizie ]i formei de und[ a semnalului m[surat.
Corespunz[tor ratei de e]antionare se stabile]te perioada de
e]antionare (valoare prestabilit[ @n func\ie de natura
semnalului). Perioada de achizi\ie este reprezentat[ @n
memoria sistemului prin num[rul n S - multiplul perioadei
semnalului de ceas (constant[ constructiv[ a sistemului de
achizi\ie), cu care se @ncarc[ un num[r[tor reversibil. Acest
num[r[tor este decrementat la fiecare impuls de ceas. De
1
MAD curs 8
fiecare dat[ c`nd ajunge la 0, num[r[torul emite o @ntrerupere
care declan]eaz[ o nou[ achizi\ie, apoi se re@ncarc[ imediat cu
valoarea ini\ial[. Acest num[r[tor este reprezentat de unul din
timer-ele (temporizatoarele) microprocesorului sau
microcontrolerului ]i poart[ numele de registru pacer (de la
cuvintele din limba englez[ pacemaker sau pacesetter cu
semnifica\ia "cel ce impune ritmul") deoarece sintetizeaz[ un
interval de timp.
#n pacer se memoreaz[ frecven\a de e]antionare f S sub forma
nS. La valori f S mari corespund valori n S mici ]i reciproc.
Perioada de e]antionare este a doua m[rime discret[ specific[
procesului de achizi\ie, deoarece valoarea sa nu poate fi dec`t
un multiplu al perioadei ceasului sistemului:
TS= nS x Tclock (4.1)
Opera\ia urm[toare este lansarea rutinei de m[surare,
care presupune:
generarea semnalului HOLD pentru circuitul de e]antionare
]i SC (start conversie) pentru convertorul
analog-numeric;
testarea st[rii convertorului AD @n a]teptarea semnalului
EOC (sf`r]it de conversie);
testarea MSB @n cuv`ntul de ie]ire al ADC pentru decizia
asupra c`]tigului la achizi\ia urm[toare;
transferul cuv`ntului de ie]ire al ADC @n memoria
sistemului.
Schema logic[ asociat[ unei achizi\ii este prezentat[ @n fig.41.
4.2. Achizi\ia monocanal a unui semnal bipolar
Pentru semnale provenind de la traductoare pentru
m[rimi cu varia\ie relativ lent[ pot fi utilizate microcontrolere
cu sisteme de achizi\ie incluse. De]i performan\ele de vitez[
ale acestor DAS nu sunt cele mai ridicate, configura\ia lor este
optimizat[ pentru achizi\ia acestor m[rimi care, @n general,
provin de la traductoare.
Convertoarele analog-numerice incluse @n achizitoarele interne
ale microcontrolerelor sunt, @n majoritatera cazurilor, unipolare
iar domeniul lor de intrare nu dep[]e]te tensiunea de
alimentare (maxim +5V pentru microcontrolerele "clasice" cu
arhitectur[ Von Newman). #n aceast[ situa\ie, condi\ionarea
semnalului bipolar, caracterizat prin valoare ]i semn,
presupune ]i transformarea sa @ntr-unul unipolar, prin redresare
sau prin decalarea nivelului.
Redresarea semnalului este o metod[ utilizat[ mai
frecvent @n cazul semnalelor alternative periodice cu form[ de
und[ cel pu\in cvasisinusoidal[. Pentru determinarea semnului
se include @n calea de prelucrare a semnalului un comparator cu
una din intr[ri conectat[ la masa analogic[. Rezolu\ia de
m[surare se p[streaz[ (N bi\i ai ADC) iar valorile numerice
corespunz[toare evolu\iilor pozitive ]i negative se stocheaz[ @n
zone diferite de memorie, pentru a putea reconstitui semnalul
original bipolar. Bitul de semn va fi auxiliar (bitul N+1) ]i va fi
determinat de starea comparatorului (de exemplu "0" pentru
valori negative ]i "1" pentru valori pozitive (fig.42).
 MAD curs 8

Ini\ializare
semnal infinit c[ruia i se aplic[ o fereastr[ de l[\ime (T/2, T/2).
Definind func\ia " fereastr[ dreptunghiular[ simetric[", F T/2,
Selec\ie canal
CH=CHx corespunz[- toare unei perioade T a semnalului e]antionat,
conform rela\iei:
#nc[rcare pacer
ns=Ts/Tclock  1 ∀ t ∈ [−T/2, T/2] 
FT =   (4.1)
Start ADC 2  0 ∀ t ∉ [−T/2, T/2] 
da nu
Expresia semnalului pe intervalul corespunz[tor e]antion[rii
EOC=0
este:
da  x(t) ∀ t ∈ [−T/2, T/2] 
N<Nmax/2 -1 xT(t) = x(t) FT/2 =   (4.2)
nu G=2G  0 ∀ t ∉ [−T/2, T/2] 
nu
N>Nmax
da Ini\ializare
G=G/2 transfer D1
Selec\ie canal
CH=CHx
Fig.41. Achizi\ia unui semnal unipolar
#nc[rcare pacer
ns=Ts/Tclock

Decalarea nivelului este o metod[ mai simplu de aplicat Start ADC

practic, deoarece presupune circuite mai pu\in preten\ioase
(redresarea este afectat[ de erori @n mai mare m[sur[ dec`t EOC=0 nu
da
offset-area).
da
Semnalul se sumeaz[ cu o tensiune continu[ egal[ cu cea mai nu
N<Nmax/2 -1
mare valoare negativ[ din evolu\ia sa posibil[ @n regim normal. G=2G
N=Nmax
#n acest fel se translateaz[ @ntregul domeniu de evolu\ie al da nu
semnalului deasupra axei timpului iar la intrarea ADC vor G=G/2
N>Nref
nu
ap[rea numai tensiuni pozitive. Pentru determinarea semnului, da
fiecare valoare numeric[ rezultat[ din conversie va fi transfer N @n zona -- transfer N @n zona +

comparat[ cu valoarea numeric[ a tensiunii de offset (constant[ ns=ns-1 ns=ns-1

memorat[ @n program, dup[ o m[surare preliminar[ efectuat[ ns=0
cu intrarea de semnal scurtcircuitat[ la masa analogic[).

Fig.43. Achizi\ia unui semnal bipolar

u(t)

t Observa\ie: Dac[ x(t) are transformata Fourier m[rginit[:

X(ω)=0, atunci xT(t) va avea transformata Fourier nem[rginit[:
XT(ω) = X(ω) * T sinc ωπT (4.3)
Uo comp
sin ωπT
func\ia sinus cardinal sinc ωπT= fiind definit[ pentru
1
+
_
+
_
+
_
+
ωπT
t
0 ω ∈ (−∞, ∞) , cu semnifica\ia c[ spectrul ferestrei este infinit.

Ca urmare, pentru a e]antiona semnalul trunchiat x T(t) (trecut

Fig.42. Determinarea bitului de semn cu comparator auxiliar
Dac[ rezultatul compara\iei eviden\iaz[ superioritatea valorii
numerice rezultate din conversia semnalului, atunci semnul
este pozitiv iar valoarea numeric[ respectiv[ va fi stocat[ @n
zona de memorie alocat[ valorilor pozitive. Ordinea
e]antioanelor este memorat[ @ntr-un registru special (DP - Data
Pointer). Schema logic[ a achizi\iei este reprezentat[ @n fig.43.
4.3. Ajustarea automat[ a frecven\ei de e]antionare
Aplica\iile practice presupun e]antionarea semnalelor
pe durat[ limitat[ (corespunz[toare, de obicei, uneia sau a
c`âtorva perioade), ceea ce este echivalent cu e]antionarea unui
prin fereastra temporal[), din punct de vedere teoretic ar fi
necesar[ o frecven\[ infinit[ de e]antionare.
E]antionarea semnalelor pe durat[ limitat[, impus[ de
necesit[\ile practice, admite întotdeauna c[ X T(ω) ]i X (ω) au
acela]i suport, adic[ spectrul semnalului infinit, x(t), este
acela]i cu spectrul semnalului x T(t) trecut prin fereastra
temporal[ F T/2. Aceast[ aproximare ini\ial[ este, de multe ori,
acceptabil[ pentru condi\iile de precizie uzuale.
În afara domeniului (-Bf, B f ), modulul transformatei
Fourier a semnalului trunchiat (trecut prin fereastra temporal[)
este limitat:
X T (ω) ≅ 1 ∀ω ∉  −B f , B f  (4.4)
Bf T

2
 MAD curs 8

f e ≥ 2, 2 w
E]antion`ând corect un semnal infinit, cu spectrul
γ f (4.11)
netrunchiat de l[\ime [-Bf, B f ] ]i re\in`ând doar "n" e]antioane,
în care "w" reprezint[ ponderea (procentual[) a componentei
se define]te semnalul netrunchiat:
n spectrale cu frecven\a f M în puterea semnalului original.
2
Σn x  Tke  sin c πf e t − fke 
Rela\ia este valabil[ pentru w > γ.
x n (t) = (4.5)
Pentru w = γ = 1%, rela\ia (4.11) conduce la ob\inerea unei
k=−
2 valori a frecven\ei de e]antionare foarte apropiate de limita
din care se ob\ine semnalul trunchiat x'T(t) prin trecerea Shannon.
semnalului xn(t) prin fereastra temporal[ FT/2: Câ`nd condi\ia Shannon este respectat[ pentru toate
n componentele spectrale ale semnalului analogic, în semnalul
2
x'T(t) = FT/2xn(t) =F T (t)
2
Σn x  Tke  sin c πf e t − fke  (4.6)
e]antionat se reg[se]te toat[ informa\ia din semnalul original.
În tabelul 4.1 sunt calculate, utiliz`ând rela\ia (4.11),
k=−
2 ratele de e]antionare exprimate în num[r de e]antioane pe
Eroarea medie p[tratic[ introdus[ de trunchierea perioad[ (SPP) pentru un semnal sinusoidal cu frecven\a de
semnalului real prin e]antionarea cu durat[ limitat[ are 50Hz corespunz[toare diferitelor valori ale erorii tolerate.
majoranta:
1 Tabelul 4.1
γ BT = (4.7) Dimensionarea ratei de e]antionare în func\ie de
Bf T eroarea admisibil[
γBT este o m[rime global[, nu ofer[ informa\ii asupra m[rimii
γ (%) 2 1 0,5 0,2 0,1 0,05 0,02 0,01 0,005 0,002 0,001
erorilor punctuale definite ca diferen\e între x'T(t) ]i xT(t). n (SPP) 16 22 32 50 70 99 156 220 311 492 696

Dac[ semnalul se e]antioneaz[ cu frecven\a impus[ de Ajustarea automat[ a frecven\ei de e]antionare se

limita Shannon: f Sh=2Bf , este necesar ca num[rul
e]antioanelor prelevate din semnalul x(t) s[ fie:
n = T fSh = 2 BfT (4.8)
În aplica\ii e]antionarea se face cu o frecven\[ f e mult mai
mare dec`ât limita Shannon: f e >> f Sh, impus[ de condi\iile de
precizie.
Considerâ`nd c[ spectrul semnalului trunchiat este acela]i cu
spectrul semnalului real, alegerea frecven\ei de e]antionare va
avea în vedere men\inerea produsului: B f T = n/fe la o valoare
c`ât mai mare, astfel înc`ât eroarea definit[ de rela\ia (4.7) s[
aib[ valoarea minim[ posibil[.
Formula utilizat[ în practic[ pentru dimensionarea
frecven\ei de e]antionare a semnalelor sinusoidale de frecven\[
"f" este:
2, 2
fe ≥ f (4.9)
γ dintre dou[ treceri prin zero ale semnalului analogic în acela]i
Dac[ semnalul real care trebuie e]antionat este
nesinusoidal, din spectrul s[u re\in`ându-se doar zona
frecven\elor inferioare (cu un filtru trece-jos a c[rui frecven\[
de t[iere este f T), atunci frecven\a corect[ de e]antionare va fi
dimensionat[ conform rela\iei:
2, 2
fe ≥ f (4.10)
γ T
În rela\iile (4.9) ]i (4.10), " γ" reprezint[ valoarea tolerat[ a
erorii relative care afecteaz[ semnalul reconstituit din valorile
e]antioanelor, prin raportare la semnalul original.
Frecven\a de e]antionare a unui semnal nesinusoidal
pentru care f M reprezint[ frecven\a armonicii de ordinul
maxim cu pondere considerabil[ (se consider[ c[ toate
componentele spectrale de frecven\[ mai mare decât f M au
pondere neglijabil[) se dimensioneaz[ dup[ rela\ia:
realizeaz[ în structurile de m[surare de precizie pentru
adaptarea ratei de e]antionare la perioada semnalelor de
intrare. Calculele care utilizeaz[ valorile e]antioanelor r[m`ân
corecte numai dac[ semnifica\ia datelor de intrare este cea
atribuit[ apriori, prin prelevarea acestor e]antioane în
momentele de timp predeterminate.
Algoritmul ajust[rii automate a frecven\ei de e]antionare
Pentru a m[sura un semnal prin e]antionare, se
stabile]te prin calcul rata teoretic[ de e]antionare
corespunz[toare erorii admisibile. Aceast[ valoare, exprimat[
în SPP, este introdus[ în memoria program a controlerului
achizi\iei.
Se realizeaz[ o m[surare a perioadei semnalului de intrare, prin
contorizarea impulsurilor de la ceasul sistemului în intervalul
sens de varia\ie. Num[rul con\inut în contor reprezint[
echivalentul numeric al perioadei semnalului de intrare. Acest
num[r se raporteaz[ la rata de e]antionare impus[. Se ob\ine
echivalentul numeric al intervalului de e]antionare (intervalul
dintre dou[ semnale "HOLD" succesive transmise c[tre
e]antionator). Forma numeric[ a intervalului de e]antionare
este un num[r de impulsuri de ceas cu care se încarc[ registrul
special (pacer) care declan]eaz[ e]antionarea. Registrul pacer
este un num[r[tor programabil în inel decrementat de ceasul
sistemului, care genereaz[ o întrerupere cu semnifica\ia de
comand[ HOLD la fiecare trecere prin zero. Algoritmul de
ajustare automat[ a frecven\ei de e]antionare pe un singur
canal este reprezentat în fig.44.
Observa\ie: În aplica\iile practice, m[surarea perioadei
nu precede fiecare prelevare a unui set de e]antioane de pe un
canal, cu at`ât mai mult cu c`ât, în sistemele de achizi\ie
multicanal, semnalele sunt e]antionate succesiv pe durata unei

3
 MAD curs 8

perioade. Prezumâ`nd c[ frecven\a sistemului energetic nu se

modific[ semnificativ pe durata a una sau dou[ perioade (c`ât Pulsul de validare astfel ob\inut permite trecerea impulsurilor
dureaz[ achizi\ia), m[surarea perioadei se realizeaz[ doar de ceas c[tre num[r[torul procesorului. Num[rul de pulsuri
odat[, la începutul fiec[rei secven\e de împrosp[tare a datelor contorizate este propor\ional cu perioada semnalului:
pe toate canalele de intrare. Frecven\a de e]antionare este T = Ncounter x Tclock (4.12)
comun[ pentru toate semnalele.
Cunosc`nd rata de e]antionare (@n SPP) impus[ din
considerente de precizie sau de algoritmii de calcul care
Start
urmeaz[ a fi aplica\i pachetelor de date, se determin[ perioada
Rata (SPP) de e]antionare sub forma num[rului care urmeaz[ s[ fie
@nc[rcat @n registrul pacer.
Detecþie zero
Ts = T / rach ; Npacer = Ts / Tclock (4.13)
Mãsurare perioadã
Una din condi\iile de dimensionare a perioadei de e]antionare
Pacer = N(T) / SPP
este acoperirea intervalului total de timp necesitat de
stabilizarea circuitului de e]antionare ]i de conversia
Pacer = Pacer - 1 analog-numeric[ (plus o marj[ de siguran\[).
Nu Da Convertoarele analog-numerice incluse @n
Pacer = 0
microcontrolerele cu achizitor @ncorporat sunt de tipul cu
TRACK SH HOLD SH
aproxima\ii succesive. Compatibilizarea domeniului de varia\ie
Samples = Samples - 1 al semnalului de achizi\ionat cu domeniul de intrare al ADC
unipolar se realizeaz[ printr-una din cele dou[ metode expuse
Nu
Samples = 0 anterior: redresarea semnalului cu un circuit redresor f[r[ prag
Da
(cu dou[ amplificatoare opera\ionale alimentate bipolar sau
Stop unipolar), sau prin decalarea nivelului.
Schema logic[ dup[ care se desf[]oar[ achizi\ia unui
Fig.44. Mãsurarea semnalelor de frecvenþã necunoscutã
semnal alternativ pe unul din canalele de intrare este
reprezentat[ @n fig.46.

4.4. Achizi\ia unui semnal alternativ de

frecven\[ industrial[ Ini\ializare

Selec\ie canal
CH=CHx
#n regim stabilizat, semnalele de frecven\[ industrial[
sunt periodice. Achizi\ia se face pe durata a una p`n[ la 4 M[surare
perioade ale semnalului, deci @n cel mult 80ms. Pe acest perioad[ T

interval se poate considera c[ perioada semnalului este #nc[rcare rach

constant[. Este suficient[ o m[surare de perioad[ la @nceputul
e]antion[rii propriu-zise a semnalului, pentru a stabili Ts = T / rach
frecven\a de e]antionare pentru @ntreaga achizi\ie.
Npacer = Ts / Tclock
M[surarea perioadei semnalului se realizeaz[ utiliz`nd
unul din timer-counter-ele microprocesorului sau #nc[rcare pacer
microcontrolerului pe func\ia de num[r[tor declan]at hardware
de un detector de trecere prin zero (fig.45). Start ADC
#n lipsa componentei continue, semnalul nu este offset-at iar
semialternan\ele sale sunt egale ca durat[, fiind suficient[ EOC=0 nu
da
m[surarea semiperioadei (@ntre dou[ treceri prin zero). Pentru
semnale care con\in ]i componenta de curent continuu este da
N<Nmax/2 -1
nu
necesar[ m[surarea @ntregii perioade (@ntre dou[ treceri prin G=2G
N=Nmax
zero @n acela]i sens de varia\ie. Pentru aceasta ie]irea da nu
detectorului de trecere prin zero va controla intrarea unui G=G/2 transfer N @n memorie

circuit bistabil de tip T (divizor de frecven\[ cu 2).

Fig. 46. Achizi\ia unui semnal alternativ

Detector Divizor de
de trecere frecven\[
semnal prin zero semnal (:2) puls cu l[\imea
dreptunghiular egal[ cu perioada 4.5. Achizi\ia multicanal a semnalelor alternative
semnalului

Fig.45. Generarea pulsului de validare Aplica\ia tipic[ pentru sistemele de m[surare ]i

pentru m[surarea perioadei semnalelor alternative protec\ie cu aplica\ii @n sistemele electrice trifazate este

4
 MAD curs 8

m[surarea curen\ilor ]i tensiunilor pe cele 3 faze, ceea ce

ocup[ 6 canale de intrare @n sistemul de achizi\ie (nCH =6).
Semnalele provin din re\ele de joas[ sau medie tensiune. Ca ]i
@n cazul anterior, m[surarea semnalelor propriu-zise este
precedat[ de o m[surare preliminar[ a perioadei comune a
celor 6 semnale (3 curen\i ]i 3 tensiuni). De obicei, m[surarea
perioadei se realizeaz[ pe canalul de tensiune alocat fazei R,
deoarece tensiunea este m[rimea cea mai pu\in distorsionat[ @n
sistemele energetice.
Consider`nd c[ viteza de achizi\ie a ansamblului
DAS-procesor este precizat[ sub forma num[rului de Datele ob\inute @n urma conversiei vor fi depuse @n
e]antioane pe secund[ - n SPS, viteza de achizi\ie pe un singur memorie @n 6 grupe de loca\ii, cu dimensiunea corespunz[toare
num[rului de e]antioane prelevate de pe fiecare canal.
canal va fi n SPS / n CH = n SPS/6 (banda de frecven\[ se
Schema logic[ pentru achizi\ia multicanal a semnalelor
mic]oreaz[ de un num[r de ori egal cu num[rul canalelor pe
alternative este reprezentat[ @n fig.47.
care se face achizi\ia).
Condi\ia dimensional[ este ca num[rul de e]antioane pe
perioad[ posibil de prelevat pe fiecare canal s[ fie superior Ini\ializare
celui impus de precizia m[sur[rii. Selec\ie canal
CH=CH1
Exemplu: Microcontrolerul 80C552 cu achizitor @ncorporat
M[surare
include un convertor analog-numeric cu aproxima\ii succesive perioad[ T
cu timpul de conversie de 50 cicluri-ma]in[. Un ciclu-ma]in[
#nc[rcare rach
se desf[]oar[ pe durata a 12 perioade ale semnalului de ceas.
Dac[ se alege frecven\a ceasului sistemului de 12 MHz, atunci Ts = T / rach
un ciclu-ma]in[ are 1µs iar durata conversiei analog-numerice
Npacer = Ts / Tclock
este de 50µs (pentru rezolu\ia maxim[ de 10 bi\i). Consider`nd
]i timpul de preg[tire al ADC pentru o conversie (schimbarea #nc[rcare pacer
canalului, ini\ializarea ADC) se ajunge la o durat[ total[ de
Ini\ializare
aproximativ 60µs. registru canal
O salv[ de m[surare (opera\ie prin care se preleveaz[ c`te un CH=CH1
e]antion pe fiecare canal) se va desf[]ura pe durata: Selec\ie
canal
Tach1= nCH x Tconv= 6x60 =360µs = 0,36ms
Start ADC
ceea ce @nseamn[ c[ pe durata unei perioade a semnalelor vor
fi prelevate un num[r de: EOC=0 nu
da
T/Tach1=[20ms/0,36ms] =55 e]antioane.
da
N<Nmax/2 -1
nu
Pentru o rezolu\ie de 10 bi\i fizici (9 bi\i valoare + 1 bit de G=2G
N=Nmax
semn) deci 8 bi\i reali (LSB este acoperit de eroarea de da nu
discretizare), precizia maxim[ este de circa 0,5% (valoare G=G/2 transfer N @n memorie
teoretic[ imposibil de realizat deoarece precizia depinde ]i de
Incrementare registru canal
al\i factori, @ntre care lungimea registrului pacer, frecven\a de
tact, etc.). nu
CH>CH6
Canalele sunt alocate @n ordinea fireasc[: U1→ CH1; I1 da
→ CH2; U2→ CH3; I2→ CH4; U3→ CH5; I3→ CH6.
M[surarea se realizeaz[ prin multiplexare @n timp, cele 6 Fig. 47. Achizi\ia multicanal a semnalelor alternative
canale de intrare fiind e]antionate succesiv, @n ordinea
indicilor.

5
 MAD curs 9

Cap.5. Erori de m[surare specifice sistemelor Dac[ semnalul analogic este nesinusoidal, descompunerea @n
serie conduce la o eroare de m[surare corespunz[toare
numerice
armonicii de ordinul "p", cu valoarea:
sin 2pπ
5.1. Erori la m[surarea valorilor efective γ Xp ef = 1− cos  n − 1 
n 2pπ + 2ϕ  − 1 (5.11)
2pπ
sin n
Valoarea efectiv[ a unui semnal analogic este definit[
prin rela\ia: care se anuleaz[ pentru: n ≥ 2p + 1. Acest fapt, @n acord cu
teorema Shannon, permite dou[ concluzii:
t 0 +T
- determinarea numeric[ a valorii efective nu necesit[
X ef = 1
T ∫ x 2 (t)dt (5.1) suprae]antionare;
t0 - faza ini\ial[ a semnalului (momentul @nceputului e]antion[rii)
nu are importan\[ pentru calculul valorii efective.
@n care x(t) reprezint[ valoarea instantanee a semnalului
analogic de perioad[ T. Pentru un semnal analogic sinusoidal
cu valoarea maxim[ X : 5.1.2. Eroarea datorat[ varia\iei "@n mic" a perioadei
semnalului
x(t) = X sin(ωt+ϕ) (5.2)
rela\ia (5.1) conduce la expresia binecunoscut[:
Discretizarea semnalului analogic prin e]antionare
Xef = X (5.3) uniform[ presupune divizarea intervalului de timp
2 corespunz[tor unei perioade a semnalului @n "n" subintervale
M[surarea numeric[ presupune discretizarea (egale).
semnalului analogic prin procedeul de e]antionare; de regul[, Comanda "start conversie" (SC) pentru convertorul
e]antionarea este uniform[, valorile e]antioanelor fiind analog-numeric se realizeaz[ prin impulsuri ob\inute la ie]irea
prelevate la momentele de timp echidistante t k, pe durata unei unui num[r[tor invers (pacer) modulo (T/n). Stabilirea
perioade. Valorile e]antioanelor sunt date de expresia: num[rului @nc[rcat ini\ial @n pacer presupune cunoa]terea
apriori a valorii perioadei semnalului e]antionat. Pentru
x(tk) ≡ x[k] = X sin  2π 
n k + ϕ (5.4) aceasta, m[surarea propriu-zis[ a valorii efective a semnalului
este precedat[ de o m[surare a perioadei sale; aceast[ m[surare
Valoarea efectiv[ m[surat[ pe cale numeric[, rezultat[ presupune conversia timp-num[r ]i se finalizeaz[ prin
din valorile celor "n" e]antioane achizi\ionate pe durata unei ob\inerea unui num[r reprezent`nd echivalentul numeric al
perioade este: perioadei m[surate; acest num[r este @mp[r\it la num[rul
e]antioanelor care trebuie prelevate din semnalul de m[surat pe
n−1
X efm = 1
n Σ
k=0
x 2 [k] (5.5) durata unei perioade, ob\in`ndu-se num[rul care va fi @nc[rcat
@n pacer.
Dac[, pe durata prelev[rii e]antioanelor, perioada
semnalului (T) se schimb[ fa\[ de valoarea (T0) m[surat[
5.1.1. Eroarea datorat[ algoritmului de calcul anterior, e]antioanele nu vor mai fi uniform distribuite pe
durata noii perioade a semnalului de m[surat (semnalul va fi
Exprim`nd eroarea de m[surare sub form[ relativ[: e]antionat pe mai mult sau mai pu\in de o perioad[), rezult`nd
o eroare care afecteaz[ valoarea efectiv[ m[surat[, av`nd
X efm exprimarea relativ[:
γ X ef = −1 (5.6)
X ef
valoarea efectiv[ m[surat[ a unui semnal sinusoidal n−1
 T 
determinat[ conform rela\iei (5.5) scris[ sub forma dezvoltat[: γ X ef(T) = 2
n Σ
k=0
sin 2 2π

0
n T k + ϕ −1 (5.12)
n−1
X efm = 1
n Σ
k=0
X 2 sin 2  2π 
n k + ϕ (5.7)
T
sin 2π T0  1 2π T 0 + 2ϕ  − 1 (5.13)
presupune acceptarea unei erori de calcul cu valoarea: γ X ef(T) = 1 − 2
n cos n −n
T  T 
n−1 sin 2π
n T
0

γ X ef = 2
n Σ sin 2  2πn k + ϕ 
k=0
−1 (5.8) #n sistemele de distribu\ie, frecven\a nu poate avea dec`t
Efectu`nd calculul @n detaliu se ob\ine expresia: varia\ii foarte lente, (T ≅ T0) iar rela\ia (5.13) poate fi adus[ la
forma simplificat[:
γ X ef = 1 − sin 2π cos  n − 1 
n 2π + 2ϕ  − 1 (5.9) sin 2π T0
T
sin 2π
n γ X ef(T) ≅ − 1

cos n − 1 2π T 0 + 2ϕ  (5.14)
n 2π T 0  n T 
care conduce la: sin n T
γXef = 0 pentru n ≥ 3. (5.10) #n tabelul T4 sunt calculate, utiliz`nd rela\ia (5.14),
c`teva valori reprezentative ale erorii, consider`nd o m[surare
la factor de putere unitar.

1
 MAD curs 9

C`nd factorul de putere este subunitar (circuite dou[ m[rimi (tensiune ]i curent) fiind prelucrate succesiv, la
inductive) cre]terea defazajului m[re]te substan\ial eroarea de interval de o perioad[ a conversiei.
m[surare a valorii efective ]i, @n plus, determin[ ca valoarea Algoritmul de calcul presupune sumarea, pe durata cel
erorii s[ aib[ o evolu\ie dificil de controlat (@n scopul corec\iei pu\in a unei perioade a semnalului, a termenilor de forma u[k]
prin calcul). i[k+1], @n care u [k] reprezint[ valoarea e]antionului "k" de
Tabelul T5 ilustreaz[ cele afirmate mai sus, valorile tensiune iar i [k+1] reprezint[ valoarea e]antionului de curent
corespunz[toare ale erorii fiind calculate pentru e]antionarea preluat la momentul "k+1". Evident, metoda de calcul
cu 128 SPP. presupune varia\ia lent[ a semnalelor de curent ]i de tensiune,
astfel @nc`t, la o frecven\[ de e]antionare suficient de mare,
Tabelul T4 γXef(T) [%] pentru ϕ = 0 diferen\a dintre valorile e]antioanelor curentului la momentele
To
"k" (ideal) ]i "k+1" (real) s[ fie suficient de mic[, astfel @nc`t
n T 0.90 0.95 0.99 0.995 0.999 1.00 1.001 1.005 1.01 1.05 1.1 s[ conduc[ la o eroare inferioar[ celei impuse.
8 2.64 2.78 0.75 0.38 0.078 0 0.079 0.40 0.82 4.6 9.4 Consider`nd c[ num[rul total de e]antioane pe o
32 7.24 4.60 0.98 0.49 0.099 0 0.099 0.49 0.99 4.7 7.9 perioad[ a semnalului de tensiune este "2n" ("n" e]antioane de
128 8.10 4.90 1.00 0.50 0.099 0 0.099 0.50 0.99 4.5 7.1 tensiune ]i "n" e]antioane de curent, preluate alternat) valoarea
512 8.30 4.90 1.00 0.50 0.10 0 0.099 0.50 0.99 4.5 6.9 m[surat[ a puterii active va avea expresia:

n−1
Tabelul T5 γXef(T) [%] pentru n = 128 SPP Pm = 1
2n k=0 Σ
u[2k] i[2k + 1] (5.17)
To
ϕT 0.90 0.95 0.99 0.995 0.999 1.00 1.001 1.005 1.01 1.05 1.1
Observa\ie: #n regim de m[surare a puterii, acela]i bloc de
π/6 9.7 4.0 0.6 0.29 0.055 0 0.054 0.26 0.48 1.2 0.43
e]antionare-conversie analog-numeric[ va avea o band[ de
π/4 - 6.5 1.8 0.11 0.04 0.006 0 0.004 0.009 -0.013 - 1.2 - 4.6
1.5 0.84 0.4 0.22 0.045 0 0.046 - 0.24 - 0.51 - 3.3 - 7.6
frecven\[ de dou[ ori mai mic[ fa\[ de situa\ia m[sur[rii valorii
π/3
efective a tensiunii sau curentului.
π/2 8.1 4.9 1.0 0.50 0.099 0 -0.099 - 0.50 - 0.99 - 4.5 - 7.1
Evident, @n regim de m[surare a puterilor @n circuite
trifazate, banda de frecven\[ a blocului SH-ADC va fi (@n cazul
general, @n care se evalueaz[ 3 curen\i ]i 3 tensiuni) de 6 ori
5.2. Erori la m[surarea numeric[ a puterii @n regim mai redus[ (pentru aceea]i valoare a erorilor de m[surare
sinusoidal acceptate) fa\[ de cazul m[sur[rii valorii efective a unui singur
semnal. Rela\ia (5.17) poate fi scris[ ]i sub forma simbolic[:
n−1
Pentru m[surarea numeric[ a puterii active, principiul
de larg[ r[sp`ndire, aplicat la realizarea echipamentelor
Pm = 1
n Σ
k=0
u[k] i[k + 1 ]
2
(5.18)

numerice de m[surare, presupune transpunerea formulei prin

care se define]te puterea activ[: permi\`nd simplific[ri @n calcule; @n acest caz, "n" reprezint[
T
num[rul cuplurilor (u,i) e]antionate, termenul 1/2 reprezent`nd
formal defazajul momentelor @n care se preiau e]antioanele de
P= 1
T ∫ u(t) i(t) dt (5.15)
curent fa\[ de cele de tensiune.
0
Exprim`nd eroarea sistematic[ de metod[ @n forma
@n care u(t) ]i i(t) reprezint[ valorile instantanee ale tensiunii ]i relativ[ procentual[:
curentului la consumator, @n varianta discret[: P −P P
n−1 γP% = m 100 =  m − 1  100 (5.19)
P P
P= 1
n Σ u[k] i[k]
k=0
(5.16) unde P reprezint[ valoarea real[ a puterii active, calculate cu
u[k] ]i i [k] reprezent`nd valorile e]antioanelor prelevate din formula (5.15), ]i consider`nd valorile e]antioanelor de curent
evolu\ia @n timp a tensiunii ]i curentului la consumator, @n ]i de tensiune prelevate, @n regim sinusoidal, prin e]antionare
momentele de timp "k", uniform repartizate pe durata uniform[:
e]antion[rii (e]antionare uniform[).
 u[k] U
"n" reprezint[ num[rul e]antioanelor prelevate din fiecare din
 = sin  2π 
n k + ϕ
cele dou[ m[rimi de mai sus, pe durata unei perioade, exprimat 
@n SPP.  (5.20)

 i[k] = I sin  2π 
  n k

se poate deduce expresia erorii relative procentuale sub forma:

(5.21)
 1 n−1  
5.2.1. Eroarea datorat[ algoritmului de calcul la sistemele Σ  U sin  n k + ϕ  I sin n  k + 2   
 n k=0
2π 2π 1

de m[surare cu un singur circuit de e]antionare 

γ P % sin =  − 1  100 (%)
 P 
#n cazul sistemelor de m[surare simple, cu pre\ de  
cost sc[zut, e]antionarea se realizeaz[ cu un singur SH, cele Prin prelucr[ri succesive, pentru n≥ 2 se ob\ine expresia:

2
 MAD curs 9

γ P % sin =  cos π π 
n + tgϕ sin n − 1  100 (%) (5.22)
este dependent de factorul de putere. Aceast[ dependen\[ este
relativ lent[, ceea ce impune ca, pentru erori acceptabile,
#n situa\iile practice, num[rul e]antioanelor pe num[rul e]antioanelor s[ fie mult superior celui impus de
perioad[ este suficient de mare (n>50) astfel @nc`t expresia teorema Shannon.
(5.22) cap[t[ o form[ aproximativ[ care conduce la ob\inerea
unor rezultate suficient de corecte pentru calculele curente:
5.2.2. Corec\ia erorii de calcul la m[surarea numeric[ a
 2 
γ P % sin ≈ − 1 π + π
n tgϕ  100 (%) (5.23) puterii cu sisteme cu un singur circuit de e]antionare
 2 n 2 
Expresia (5.23) pune @n eviden\[ dou[ componente ale Consider`nd c[ e]antionarea este uniform[, valoarea
erorii, dintre care doar una este dependent[ de factorul de curentului corespunz[toare momentului prelev[rii unui
putere. e]antion de tensiune poate fi aproximat[ cu media aritmetic[ a
valorilor e]antioanelor de curent adiacente respectivului
Pentru m[surarea puterii reactive, @n lipsa unei e]antion de tensiune:
formule integrale, calculul presupune aplicarea rela\iei: i  k − 12  + i  k + 12 
i[k] ≈ (5.30)
Q= S2 − P2 (5.24) 2

@n care S reprezint[ puterea aparent[ calculat[ ca produs @ntre Aplicarea interpol[rii liniare (5.30) va conduce la
valorile efective ale tensiunii ]i curentului: rezultate cu at`t mai bune cu c`t rata de e]antionare va fi mai
mare.
S = Uef Ief (5.25)
Efectu`nd calculele @n detaliu se ob\ine expresia final[ pentru
e]antionate prin acela]i procedeu ca ]i @n cazul anterior. eroarea asupra puterii active (reactive) datorat[ metodei
Valorile efective m[surate ale tensiunii ]i curentului numerice de m[surare:
vor fi calculate utiliz`nd e]antioanele prelevate din evolu\ia γ P = γ Q =  cos π 
n − 1  100 (%) (5.31)
sin sin
acestor m[rimi pe durata minim[ a unei perioade, conform
expresiilor: Rela\ia (5.31) eviden\iaz[ anularea termenului
n−1 n−1 dependent de factorul de putere din expresia erorii de metod[,
U 2efm =1
n Σ
k=0
u 2 [k] = U 2 1
n Σ
k=0
sin 2  2π 
n k + ϕ ceea ce are ca efect cre]terea substan\ial[ a performan\elor. Din
(5.26) tabelul T3 rezult[ c[ o rat[ mic[ de e]antionare (32 SPP/canal)
n−1 n−1 va conduce la o eroare mai mic[ de 0,5%, iar rata de 128
I 2efm = 1
n Σ
k=0
n Σ sin  n  k + 2  
i 2 [k + 1 ] = I 2 1
2 k=0
2  2π  1 
SPP/canal - la o eroare de m[surare a puterii de 0,03% !

conduc`nd la valoarea m[surat[ (calculat[ numeric) a puterii Tabelul T6

active: γXef max n=8 n=32 n=128
0,05 7,06 5,06 3,06
n−1 0,01 11,70 9,70 7,70
1   2 (5.27)
P 2m = 1 U 2 I 2
n 2 Σ
k=0
sin  2π   2π 
n k + ϕ  sin  n  k + 2  
0,005
0,001
13,71
18,35
11,70
16,35
9,70
14,35

Puterea aparent[ m[surat[ (calculat[) va fi ob\inut[ ca

produs @ntre valorile efective calculate ale tensiunii ]i 5.2.3. Eroarea datorat[ nesincroniz[rii
curentului: cu trecerea prin zero
(5.28)
2
 n−1 n−1
 2π  k + 1   
S 2m = 1 U 2 I 2 
n2  k=0
Σsin  2π
n k + ϕ 

k=0
Σ
sin 
 n 

2  

Calculele anterioare sunt valabile consider`nd
achizi\ia sincronizat[ cu trecerea prin zero ]i e]antionarea
uniform[. Sincronizarea se face, de regul[, cu momentul
iar puterea reactiv[ m[surat[ va fi ob\inut[ aplic`nd rela\ia trecerii prin zero a semnalului de tensiune. Atunci c`nd
(5.24): condi\ia de sincronizare nu este respectat[ strict, apare o eroare
datorat[ nesincroniz[rii, care poate fi calculat[ asimil`nd
Q m = S 2m − P 2m
nesincronizarea cu un defazaj " ∆α" (variabil aleator) @ntre
Consider`nd valoarea real[ a puterii reactive momentul real al trecerii prin zero a undei de tensiune ]i
exprimat[ prin rela\iile de defini\ie (5.24) ]i (5.25), se poate momentul prelev[rii primului e]antion. Valoarea m[surat[ a
estima eroarea (de metod[) datorat[ algoritmului de calcul, puterii active va fi: (5.32)
printr-o expresie de forma (5.23). n−1
Efectu`nd calculele @n detaliu, se ob\ine expresia final[ pentru P m,α = 1n Σ U sin  2π   2π  1 
n k + ϕ + ∆α  I sin  n  k + 2  + ∆α  =
k=0
eroarea relativ[ procentual[ @n cazul @n care n≥ 2:
= 12 U I cos ( πn + ϕ)
γ Q % sin =  cos π π 
n − ctgϕ sin n − 1  100 (%) (5.29)
Un rezultat similar se ob\ine pentru eroarea asupra
Observa\ie: Ca ]i @n cazul m[sur[rii puterii active, @n expresia puterii rective. Rela\ia (5.32) eviden\iaz[ faptul c[ eroarea de
erorii datorate metodei de m[surare, numai unul din termeni nesincronizare nu aduce prejudicii algoritmului de calcul, at`ta

3
 MAD curs 9

timp c`t p[streaz[ o valoare constant[ (condi\ia ∆α = const. Valoarea puterii active m[surate @n aceste condi\ii va fi:
este @ntotdeauna respectat[ @n practic[).
n−1
Σ U sin  2π   2π  1
T T0 
P m,f = 1n 0
n k T + ϕ  I sin  n  k + 2  T 
=
5.2.4. Eroarea datorat[ varia\iei "@n mic" k=0 (5.33)
U I cos  T0 πn + ϕ 
a frecven\ei re\elei 1 T
= 2

#n calculele de mai sus s-a presupus rata achizi\iei

perfect corelat[ cu perioada semnalelor de curent ]i de conduc`nd la o eroare corespunz[toare cu valoarea relativ[
tensiune. Corelarea ratei de achizi\ie cu perioada semnalelor procentual[:
T  T 
primare se realizeaz[, @n sistemele de m[surare numeric[, prin γ P % sin,f = cos 0 πn − 1 + sin 0 π tgϕ (5.34)
software, @n urma unei m[sur[ri preliminare.  T   T n
#n practic[ pot ap[rea situa\ii @n care, pe durate scurte, valoarea
Eroarea de m[surare a puterii datorat[ modific[rii "@n
instantanee a frecven\ei re\elei suport[ mici varia\ii fa\[ de
mic" a frecven\ei re\elei con\ine un termen dependent de
valoarea curent[, ceea ce face ca perioada "T" a semnalelor
factorul de putere. Corec\ia prin calcul a acestei erori este,
e]antionate, pe durata achizi\iei, s[ fie u]or diferit[ fa\[ de
practic, imposibil[, deoarece varia\ia "@n mic" a frecven\ei
valoarea sa "T0" estimat[ anterior prin m[surarea preliminar[. re\elei este impredictibil[.

4

Cap.6. Transmisia datelor
Transferul datelor dintr-un loc @n altul presupune
existen\a unei c[i de comunica\ie printr-un mediu de
comunica\ie, a unui echipament de transmisie care s[
condi\ioneze semnalul ]i s[-l codifice dup[ anumi\i algoritmi,
]i a unui echipament de recep\ie care s[ preia mesajul din
mediul de comunica\ie ]i s[-l decodifice.
ISO (International Standard Organisation) a elaborat modelul
OSI ( Open Systems Interconnection), const`nd @n 7 nivele
func\ionale care alc[tuiesc un sistem deschis (@ncep`nd de la
mediul de comunica\ie: 1-fizic; 2-linkerul de date; 3-re\ea;
4-transport; 5-sesiune; 6-prezentare; 7-program), func\ii astfel
definite @nc`t, cu un suport minim necesar, s[ poat[ fi stabilit[
comunica\ia @ntre dou[ sisteme. Nu toate blocurile enun\ate
anterior au suport fizic.
6.1. Protocoale de comunica\ie
Protocolul se define]te ca un set de reguli (cod) prin
care se stabile]te semnifica\ia unui pachet de cuvinte binare, ]i
a fiec[rui bit @n parte. #n fig.48 este reprezentat un protocol
bazat pe IEEE C37.1, @n care lungimea total[ a mesajului este
suma dintre bi\ii de informa\ie ]i num[rul celor din fereastra de
modificare.
SINCRO ADRESA FUNC|IA INT.ADR MODIF. PROTOCOL DATE CRC
8 8 8 8 8 8 0...192 16
Fig.48. Protocol bazat pe standardul IEEE C37.1
Fereastra de adresare define]te RTU de destina\ie. Un octet
poate identifica 256 RTU. Fereastra "func\ie" define]te p`n[ la
256 tipuri de mesaje asociate unui octet de mesaj. Fereastra
"adres[ intern[ descrie seturile de registre c[rora le este
destinat mesajul @n receptor. Fereastra de modificare modific[
adresa intern[ preciz`nd c`te cuvinte de date sunt incluse @n
mesaj. Protocolul con\ine mesaje prescurtate despre MTU ]i
RTU. Sec\iunea de date are lungime diferit[, cuprins[ @ntre 0 ]i
192 bi\i. CRC este un cod de redundan\[ ciclic[ de 16 bi\i
(bazat pe formula Bose-Chaudhuri-Hocquenghem) pentru
detectarea erorilor de transmisie. Acela]i CRC trebuie s[ fie
prezent ]i la recep\ie, pentru corectarea eventualelor erori
aferente transmiterii unui mesaj.
CRC utilizat @n protocolul din figura anterioar[ se nume]te
BCH (255,239). BCH reprezint[ ini\ialele inventatorilor
codului, primul num[r este num[rul maxim de bi\i pe care @l
poate gestiona codul CRC, iar al doilea num[r reprezint[
num[rul de bi\i de informa\ie (f[r[ CRC). Alte coduri utilizate
@n comunica\iile industriale sunt CRC-16 ]i CRC-CCITT.
Pe durata unei comunica\ii, at`t RTU c`t ]i MTU @]i
activeaz[ driver-ele de protocol care con\in procedurile de
codare-decodare a mesajului. Dac[ leg[tura este liber[, se
transmite cererea de transmisie (RTS) c[tre modem.
Protocoalele de comunica\ie pot fi sincrone sau
asincrone, dup[ cum simultan cu datele se transmite semnalul
de ceas. Ceasul de la emisie sincronizeaz[ ceasul de la recep\ie,
alteori semnalul de ceas al emi\[torului este folosit ca semnal
de ceas @n receptor. #n modul sincron, emi\[torul ]i receptorul
1
MAD curs 10
func\ioneaz[ cu aceea]i rat[. Modemurile asincrone
vehiculeaz[ datele @n pachete precedate de semnalele "start of
message" ]i "end of message", utiliz`nd codurile corectoare.
Protocolul bazat pe ANSI/IEEE C37.1-1979 are strucutura:
ini\iere mesaj informa\ii / date sf`r]it de mesaj
C`mpul "ini\iere mesaj" are dou[ subc`mpuri:
sincronizare ]i adres[, fiecare ocup`nd c`te un octet. Primul
subc`mp are semnifica\ia emisiei unui mesaj de la MTU c[tre
un RTU ]i este folosit pentru sincronizarea ceasului RTU cu
ceasul MTU. Subc`mpul de adres[ identific[ RTU c[ruia @i
este dedicat mesajul emis de MTU; ocup`nd un octet,
subc`mpul poate identifica 254 RTU (0 ]i 255 sunt adrese
rezervate). Toate RTU recep\ioneaz[ c`mpul de ini\iere,
r[m`n`nd @n regim "de ascultare" doar RTU adresat; celelalte
RTU @]i reseteaz[ registrul de ini\iere ]i trec @n a]teptare.
C`mpul de informa\ii are 5 subc`mpuri: un octet
"func\ie" care desemneaz[ tipul de r[spuns pe care trebuie s[-l
formuleze RTU sau tipul mesajului de control transmis de
MTU. Octetul "adres[ intern[" identific[ loca\ia din RTU unde
@ncepe stiva de date cerute de MTU; de exemplu: @n registrul
124 se g[se]te identificatorul primului senzor care trebuie
accesat. Octetul "modificator" define]te num[rul de registre al
c[ror con\inut trebuie transmis; exemplu: 7 @nseamn[ c[ RTU
trebuie s[ trimit[ MTU informa\ii de la 7 senzori care @l succed
pe cel specificat @n adresa intern[ (con\inutul registrelor
124...130). Octetul "protocol" con\ine instruc\iuni speciale
pentru RTU, cum sunt: restarea flag-urilor de defect, de eroare
de comunica\ie, prevenind CPU sau interfa\a de comunica\ie c[
urmeaz[ un mesaj lung. Majoritatea RTU din sistemele
SCADA func\ioneaz[ mult mai mult timp @n regim de
monitorizare dec`t @n regim de control, mesajele de la MTU
c[tre RTU fiind @n general mai scurte dec`t cele de la RTU la
MTU; de aceea MTU avertizeaz[ RTU c[ e vorba de un mesaj
lung, specific func\iei de control al proceselor ]i nu achizi\iei
de date.
Subc`mpul "date" are lungime variabil[ (0...24 octe\i) fiind
rezervat datelor generalizate de la MTU c[tre RTU.
C`mpul "sf`r]it de mesaj" este definit pe 2 octe\i ]i
constituit din subc`mpul unic "cod de securitate"; acesta este
calculat de MTU pe baza informa\iei transmise. La recep\ie,
RTU calculeaz[ codul de securitate pe baza aceluia]i algoritm
]i a datelor recep\ionate. RTU compar[ codul de securitate
primit de la MTU cu cel calculat de el; c`nd codurile coincid,
se consider[ c[ mesajul a fost recep\ionat corect.
Dup[ confirmarea corectitudinii mesajului primit
RTU trece la @ndeplinirea comenzilor transmise de MTU: caut[
informa\iile @n registrele proprii, le asambleaz[ conform
aceluia]i protocol ]i le transmite MTU (imediat sau la
solicitarea explicit[ a acestuia).
Obiectul fizic care asigur[ transferul datelor la distan\e
mari este modem-ul - sistem de modulare-demodulare care
schimb[ suportul fizic al informa\iilor transferate. Leg[tura
@ntre procesor ]i modem se realizeaz[ prin intermediul
interfe\elor numerice de tip serial. Exist[ mai multe standarde
pentru interfe\ele de comunica\ie (ANSI, IEEE, etc.), cele mai
utilizate fiind descrise @n fig.49.
Deosebirile fundamentale @ntre interfe\ele de comunica\ie
vizeaz[ viteza de transmisie ]i distan\a pe care asigur[ leg[tura.
 MAD curs 10

O clasificare din punct de vedere al polarit[\ii semnalelor circuite gestioneaz[ transferul de informa\ii prin interfa\a
@mparte interfe\ele @n simetrice ]i asimetrice. Cele simetrice RS-232.
asigur[ rate de transfer mai ridicate pe distan\e mai lungi, nu ACE sunt controlere asincrone dedicate degrev[rii CPU
necesit[ cabluri de construc\ie special[, pot rejecta semnale de la func\iile de comunica\ie, permi\`nd acestuia efectuarea
perturbatoare de mod comun de valori apreciabile, dar sunt, de opera\iilor curente f[r[ @ntreruperi. ACE pot s[ adauge sau s[
regul[, mai scumpe. elimine bi\i de start ]i de stop, s[ genereze ]i s[ detecteze cod
de paritate (fig.52).

1000
Fibr[ optic[ Cablu optic +5...15V '0'
+12 V +5 V
+3 V
100 LVDS 0V
Rata de transfer, Mbps

RS
-3 V
CL '1'
10 -15...-5V
-12 V
max.1 µ s
RS485/422
1 Conexiune nesimetric[
µ s (EMI!)
Tensiune de ie]ire emi\[tor Viteza maxim[ de varia\ie a tensiunii de ie]ire: 30 V/
"0" logic = +5...+15V Rata maxim[ de transfer: 20kb/s standard (tipic 120 kb/s de facto)
0.1 "1" logic = -15...-5V
Capacitatea maxim[ a liniei: <2500 pF, inclusiv intrarea
RS232 RS423 Nivele de recep\ie receptorului pentru lungimea cablului de 15...20m
logic "1" < -3V
0.01 logic "0" > +3V
1 10 100 1000 10000
Lungimea cablului (m) Fig.51. Interfa\a serial[ RS 232

Fig.49. Interfe\e fizice ANSI

Componentele actuale au buffer emi\[tor/receptor de 16 sau 64
bi\i tip FIFO (primul intrat primul ie]it).
Transmisia datelor pe linii asimetrice presupune utilizarea
cablurilor coaxiale, cu protec\ie implicit[ la c`mpuri electrice
Convertor
perturbatoare, dar ratele de transfer sunt mai reduse iar Intrare RXFIFO
serie-
Bus
serial[ 16 Bytes Elementele comunica\iei asincrone
distan\ele - mai mici. Alegerea tipului de interfa\[ presupune -paralel
Conversia serie - paralel
DSR
un compromis favorabil @ntre pre\ ]i performan\e (fig.49). CTS Buffer
Convertor RI Generarea ratei baud
Ie]ire TXFIFO Handshaking
paralel- DCD
serial[ 16 Bytes -serie Generarea bi\ilor Start/Stop
RTS Generarea bitului de paritate
6.2. Interfe\e asimetrice Ceas
Timing & Control
DTR
intern OUT1
OUT2
}Control MODEM
Fig.52. UART - configura\ia standard
Interferen\e electromagnetice
(EMI)

6.3. Interfe\e simetrice (RS-485)

Curen\i de bucl[

Transmisia datelor pe linii simetrice presupune

Exemple: Interfe\ele RS-232 (ITU V.28), RS-423 (ITU V.10)
Avantaje
Pre\ redus
Implementare simpl[
Fig.50 Transmisia asimetric[
RS-232 este una din cele mai simple interfe\e seriale ]i
are nivelele logice definite @n domeniul bipolar (fig.51). De]i
circuitele logice sunt capabile de viteze mari de varia\ie a
tensiunii de ie]ire, acestea sunt limitate la valori relativ mici
(30V/µs) din considerente de minimizare a interferen\ei
electromagnetice (EMI). Viteza de transfer caracteristic[ este
redus[ (20kb/s standard, practic 120kb/s).
Pentru lungimi de 15...20m, capacitatea liniei este limitat[ la
2500pF, aceast[ valoare incluz`nd ]i capacitatea de intrare a
receptorului (restric\ie calitativ[ pentru cablul de transmisie).
Controlere UART Sistemele RS-232 utilizeaz[
controlere dedicate pentru comunica\ie. Denumite ACE
(Asynchronous Communication Elements) sau UART
(Universal Asynchronous Receiver Transmitter), aceste
Dezavantaje
Zgomot ]i diafonie crescute
Deplasarea poten\ialului masei
Rate reduse de transfer
Lungime redus[ a liniei
transpunerea semnalului din domeniul unipolar @n cel bipolar
(fig.53). Avantajul esen\ial este cre]terea semnificativ[ a ratei
de transfer @n condi\iile rejec\iei puternice a semnalelor
perturbatoare de mod comun ]i reducerii diafoniei. Liniile
simetrice implic[ utilizarea cablurilor bifilare ecranate (mai
scumpe) ]i circuite mai complicate pentru controlul liniilor.
Avantaje:
- senzitivitate redus[ fa\[ de semnalele provenite prin diafonie
de pe alte lini;
- rejec\ia mare a semnalelor perturbatoare din surse externe;
- rejec\ia convenabil[ a semnalelor de mod comun;
- rate mari de transfer (peste 10Mb/s);
- lungimi mari ale liniilor (p`n[ la 1000m);
Vcm
Exemple : ITU -T V.11 (RS -422); ISO 8482 (RS -485)
Fig.53. Transmisia datelor pe linii simetrice

2
 MAD curs 10

Dezavantaj: necesitatea unor circuite ]i tehnici mai complicate zgomotul diferen\ial reprezint[ cel mult c`teva procente din
(c`te dou[ fire pentru fiecare semnal) deci cost ridicat. tensiunea sursei de zgomot (fig.56).

linie asimetric[
V1
6.4. Probleme practice @n proiectarea ]i utilizarea
interfe\elor de comunica\ie V1 100Ω
interferen\e
V2
Perturba\iile pot proveni at`t din mediul de 50 Ω
V2 V3 100Ω
comunica\ie (semnale de mod comun sau de mod normal) c`t
50 Ω linie simetric[
]i din liniile de comunica\ie @nvecinate (diafonie).
Protec\ia la suprasarcini Semnalele de mod normal Condi\ii de m[surare:
- cablu bifilar torsadat pe linia simetric[;
sunt supratensiunile ]i supracuren\ii implica\i de acestea. - timp de cre]tere << timp de propagare;
Circuitele de protec\ie sunt compuse din dispozitive de limitare
a tensiunilor (diode stabilizatoare rapide) ]i rezisten\e de
limitare a curen\ilor. grupurile RD se conecteaz[ @n fiecare
punct terminal al unei linii de comunica\ie multipunct (fig.55).

V1
-
V2
Rt Rt Rt
100 100 100 V3
V
2-3
RS 422 RS-485
1 generator 1 generator
p`n[ la 10 receptoare p`n[ la 32 receptoare Ch1: 1 V/div; Ch2: 500 mV/div; Ch3: 500 mV/div
mod de operare simplex mod de operare half-duplex Ch2-Ch3: 100mV 100ns

-7V ... +7V Tensiunea de mod comun
4 kΩ Impedan\a de intrare a receptorului
100Ω Sarcina minim[ a generatorului
< 150mA c[tre GND Crt. de scurtcirc. al generatorului < 250mA c[tre -7V / +12V
Fig.54. Compara\ie @ntre interfe\ele RS 422 ]i RS 485
M[surile suplimentare de protec\ie sunt impuse de
supratensiunile ]i supracuren\ii care apar la cuplarea /
decuplarea "la cald" a conectorilor.
10 Ω
10 Ω
10 Ω 10 Ω
Rt
Emi\[tor 12 V
100 Ω
6.2 V
Fig.55. Protec\ia interfe\elor multipunct echilibrate (RS-485)
Diafonia #ntr-un sistem simetric, semnalul de ie]ire V OUT
este definit ca diferen\[ @ntre dou[ poten\iale, VA ]i VB, referite
la masa conductoarelor individuale de la intr[rile receptoarelor:
VOUT = VA - VB.
#n principiu, V OUT n-ar trebui s[ fie afectat[ de diafonie
deoarece tensiunea indus[ de c`mpurile electromagnetice
exterioare ar trebui s[ fie aceea]i @n ambele conductoare,
semnalul diferen\ial parazit fiind nul. Practic, conductoarele nu
au pozi\ii perfect simetrice fa\[ de sursele de zgomot. Se
produc decalaje @n duratele de propagare a semnalelor
perturbatoare induse @n cele dou[ conductoare ale liniei,
tensiunile de zgomot nu se compenseaz[ total, rezult`nd un
semnal perturbator diferen\ial de aceea]i natur[ cu cel util.
Avantajul liniilor simetrice este @ns[ remarcabil, deoarece
-7V...+12V Fig.56 Diafonia pe linii simetrice
12 k Ω
60 Ω
Legarea la mas[ a ecranului cablului simetric C`nd
punctele @ntre care se realizeaz[ transmisia datelor sunt
@ndep[rtate sau c`nd echipamentele de comunica\ie sunt
alimentate din surse diferite, @ntre punctele de mas[ ale
emi\[torului ]i receptorului apare diferen\[ de poten\ial.
Dac[ ecranul cablului de transmisie s-ar lega la p[m`nt la
ambele extremit[\i, prin el s-ar @nchide o bucl[ de mas[
parcurs[ de curentul generat de diferen\a de poten\ial. Ecranul
s-ar comporta ca o surs[ de zgomot fa\[ de conductoarele
ecranate.
Receptor
Pe de alt[ parte, dac[ ecranul s-ar lega la p[m`nt @ntr-un singur
12 V punct, la una din extremit[\i (fig.a), el s-ar comporta ca o
6,2 V anten[, capt`nd capacitiv perturba\iile de @nalt[ frecven\[ ]i
transmi\`ndu-le c[tre linia simetric[.
Solu\ia este legarea ecranului la p[m`nt la ambele
extremit[\i, direct - la una, prin cuplaj capacitiv - la cealalt[
(fig.57). #n acest fel, bucla de mas[ este deschis[ pentru
perturba\iile de joas[ frecven\[, iar fa\[ de perturba\iile de
@nalt[ frecven\[ ecranul apare conectat la p[m`nt la ambele
extremit[\i, @ndeplinind ambele condi\ii pentru reducerea
maxim[ a interferen\elor.
a
b C
Fig.57. Conectarea la mas[ a ecranului cablului

3

Cap.7. Sisteme SCADA
SCADA (Supervisory Control And Data Acquisition)
este o tehnologie care permite utilizatorului s[ preleveze date
de la diferite terminale ]i s[ trimit[ instruc\iuni acelor
terminale. Un sistem SCADA permite utilizatorului, situat
@ntr-un post central, s[ supervizeze ]i s[ comande un num[r
mare de controlere de sistem aflate la distan\e mari.
Controlul la distan\[ @nseamn[ elaborarea deciziilor
pentru controlul evolu\iei unui proces fizic @ntr-un loc aflat la
distan\[ (mare) de procesul respectiv.
Controlul automat @nseamn[ corec\ia proceselor fizice
f[r[ interven\ia uman[. Nu toate sistemele SCADA sunt
sisteme de control automat; primele variante ca ]i multe din
cele actuale @ndeplinesc doar func\iile de achizi\ie automat[ de
date ]i de control la distan\[. Finalizarea achizi\iei de date
printr-o decizie de control se face doar @n urma op\iunii
operatorului. SCADA achizi\ioneaz[ date de pe arii foarte
extinse sau din puncte foarte numeroase, integr`ndu-le @ntr-o
form[ interpretabil[ de operatorul uman, ]i ofer[, uneori,
solu\ii posibile (prestabilite prin program), l[s`nd la latitudinea
operatorului alegerea solu\iei optime sau a modului de
ac\ionare (decizia final[). Operatorul uman ia decizii @n baza
mai multor considerente, nu @ntotdeauna posibil de programat
sau de reactualizat @n timp util @n memoria MTU. Sistemele
SCADA au doar rolul de consiliere.
Cre]terea calit[\ii ]i siguran\ei @n func\ionare a
re\elelor de comunica\ie ca ]i m[rirea vitezei ]i puterii de
calcul a computerelor @n jurul c[rora se realizeaz[ MTU au
@ncurajat evolu\ia func\iilor sistemelor SCADA c[tre controlul
automat, inclusiv @n domenii complexe precum generarea
energiei electrice, sisteme de distribu\ie ]i dispecerizare, etc.
Controlul sistemelor electrice de distribu\ie se realizeaz[ prin
@nchiderea sau deschiderea unor @ntreruptoare iar viteza de
r[spuns la modific[rile de sarcin[ pe linii trebuie s[ fie
maxim[. Semnale uzuale: alarme, indicatori de stare, m[rimi
analogice ]i cumulative.
7.1. Elementele sistemelor SCADA
Un sistem SCADA are 3 componente: operatorul
uman, MTU (Master Terminal Unit) ]i RTU (Remote Terminal
Unit).
Operatorul ocup[ pozi\ia central[ ]i acceseaz[
sistemul prin intermediul unei interfe\e operator de tip display
cu un set minimal de ferestre de anun\ ]i un avertizor sonor.
Interfa\a operator este interpus[ @ntre acesta ]i MTU
(controlerul sistemului). MTU include ]i perifericele grafice
(imprimanta, plotter, etc.) ]i cele care asigur[ interfa\a-operator
(display, tastatura, mouse, ie]ire de sunet, etc.).
Comunica\ia @ntre MTU ]i RTU se face prin cablu
electric, optic, linie telefonic[ sau radio, sau combina\ii @ntre
acestea. Un MTU poate controla sute de RTU. Ratele de
transfer dep[]esc 2400 bps numai pentru sistemele SCADA
dedicate controlului sistemelor electrice de distribu\ie. MTU
poate comunica ]i prin re\ea local[ (LAN), cu alte MTU.
1
\MAD curs 11
RTU reprezint[ de fapt partea complicat[ a sistemului
SCADA, deoarece la nivelul s[u sunt analizate st[rile
circuitelor ]i dispozitivelor supervizate, sunt luate decizii
logice ]i sunt activate servomecanismele sau comenzile
elementelor de execu\ie, apoi sunt elaborate mesaje c[tre MTU
pentru informarea acestuia despre @ndeplinirea comenzii
primite. De aceea, majoritatea RTU au structura ]i tehnologia
foarte asem[n[toare calculatoarelor.
Leg[turile @ntre RTU ]i dispozitivele periferice
(senzori, servomecanisme, dispozitive de ac\ionare,
contacte-martor, etc.) se fac de obicei cu cabluri. RTU include,
de regul[, sursa de alimentare a dispozitivelor comandate, de
regul[ un UPS (surs[ independent[). MTU scaneaz[ relativ rar
fiecare RTU; RTU scaneaz[ mult mai des fiecare din
dispozitivele periferice pe care le controleaz[.
Elementul distinctiv al SCADA fa\[ telemetrie este
bidirec\ionalitatea: se pot monitoriza procesele fizice
supravegheate (RTU → MTU) ]i se poate ac\iona asupra
evolu\iei acestora (MTU → RTU) prin supervizare.
Sisteme de timp real No\iunea de "sistem de
timp real" are semnifica\ia unui sistem de control care poate
elabora decizii ]i ac\iona asupra sistemului controlat cu o
@nt`rziere ale c[rei efecte nu sunt m[surabile sau nu afecteaz[
func\ionarea acestuia. Nu @ntotdeauna este necesar ca
semnalele de alarm[ s[ apar[ imediat (pe o linie de @ntreruperi,
de exemplu); sunt situa\ii @n care timpul de r[spuns al SCADA
este insignifiant fa\[ de timpul de r[spuns al echipelor de
interven\ie. #n aceast[ situa\ie, rata de scanare a RTU de c[tre
MTU nu trebuie s[ fie prea mare (odat[ pe minut sau la 10
minute este suficient).
Comunica\ia @ntre elementele sistemelor SCADA se
face dup[ metoda master-slave, @n care una din unit[\i este
master, fiind singura care poate ini\ia comunica\ia. Alte unit[\i
slave pot ini\ia comunica\ia doar dac[ master-ul le permite sau
le d[ instruc\iuni @n acest sens. Chestionarea succesiv[ a RTU
de c[tre MTU se nume]te scanare. Determinarea intervalului
de scanare se face @n func\ie de num[rul RTU, de cantitatea de
date care trebuie transmise pe durata unei conversa\ii ]i de
viteza de varia\ie a semnalelor de intrare specifice proceselor
controlate. Uneori succesiunea de scanare se modific[, astfel
@nc`t RTU care supervizeaz[ semnale rapide s[ fie scanate mai
des dec`t celelalte.
Viteza de transmisie a datelor este un alt factor determinant al
ratei de scanare, dar eficien\a comunica\iei este o func\ie
neliniar[ de rata de transfer a datelor. Dublarea ratei de transfer
nu conduce la dublarea eficien\ei, deoarece transmiterea unui
mesaj include timpul de adresare, timpul necesar detec\iei ]i
corec\iei erorilor (]i alte elemente ale protocolului de
comunica\ie) care nu pot fi excluse de]i nu fac parte din
mesajul propriu-zis. De aceea eficien\a comunica\iei pe linii
telefonice dedicate nu dep[]e]te 70%, prin radio 40%.
Controlul la distan\[. Restric\ii #n virtutea legilor
lui Murphy, niciodat[ nu se controleaz[ de la distan\[ func\iile
vitale ale sistemelor supervizate. Func\iile care pot fi controlate
de sistemele SCADA sunt: protec\ia ]i m[surarea.
Protec\ia Toate procesele care prin defecte locale pot
conduce la deranjamentul unui beneficiar, defectarea
echipamentelor sau poluarea mediului trebuie echipate cu
 MAD curs 11

sisteme de protec\ie. Aceste sisteme pot fi manuale (monitor ]i

operator) sau automate - pentru sisteme cu evolu\ie rapid[; DTE mediu DTE
DCE DCE
nefiind perfecte, pot suporta ele @nsele diferite defecte.
MTU MODEM MODEM RTU
Proiectarea sistemelor de protec\ie se face @n spiritul a trei
axiome:
acces prioritar la dispozitivele de execu\ie fa\[ de sistemul de Fig.58. Comunica\ia MTU - RTU
control permanent;
absen\a elementelor comune cu sistemul de control normal;
FM @nseamn[ amplitudine constant[ ]i frecven\[ variabil[
simplitate maxim[.
(liniar sau nu) @n func\ie de nivelul logic transmis. FM este mai
Includerea SCADA @n sistemele de distribu\ie \ine seama de
pu\in influen\at[ de condi\iile atmosferice dec`t AM. PM sau
ultimele dou[ considerente. Paralelismul sistemelor de
PSK (phase shift keying) presupune modificarea fazei
protec\ie cu sistemele SCADA nu este @ns[ foarte sever, cele
purt[toarei @n func\ie de amplitudinea datelor. Pe m[sur[ ce
dou[ put`nd avea @n comun sezorii ]i elementele de execu\ie,
frecven\a datelor se apropie de frecven\a purt[toarei, PM
ca ]i MTU ]i RTU. Rezolvarea situa\iilor complexe nu impune
seam[n[ tot mai mult cu FM. Modula\ia @n cuadratur[ de faz[
neap[rat interven\ia unor sisteme complicate.
]i alte modul[ri @n faz[ mai complexe permit ca frecven\a
Ideea simplit[\ii nu vine @n contradic\ie cu proiectele
modulatoare s[ dep[]easc[ frecven\a purt[toare (un modem cu
SCADA deoarece acestea sunt @n general suficient de simple
2400 bauds func\ion`nd pe o linie de 1200 baud).
pentru a putea fi utilizate pe func\ii de protec\ie.
Demodulatoarele extrag purt[toarea din semnalul recep\ionat,
Generatoarele ]i sistemele de distribu\ie pot fi
paseaz[ datele driverului de protocol care extrage masajul
protejate, maximiz`nd @n acela]i timp continuitatea serviciilor,
dirij`ndu-l c[tre registrele potrivite ale unit[\ii receptoare.
prin monitorizarea @ntregii re\ele ]i telecomanda dispozitivelor
de ac\ionare. O restric\ie se impune totu]i: sezorii, logica ]i
Mediul de comunica\ie utilizat de sistemele SCADA
ac\ionarea proprii sistemelor de distribu\ie locale nu trebuie s[
este determinat de rata de transfer necesar[ ]i de cost. Pentru
depind[ de sistemele SCADA. Defectele cu risc mare se evit[
rate mari de transfer se utilizez[ cabluri cu fibre optice,
prin instalarea sistemelor de protec\ie locale, prioritare fa\[ de
sistemele SCADA. microunde sau sisteme UHF mai sofisticate. Se pot @nchiria
M[sur[rile pentru tarifare sunt f[cute prin linii telefonice, mai ales pentru rate de 300...4800 bauds, dar ]i
intermediul sistemelor SCADA la nivelul MTU, dar valorile transceiver-ele radio UHF ieftine pot @ndeplini aceast[ func\ie.
locale se memoreaz[ ]i la nivelul RTU un interval de timp Transmisiile @n cablu pot fi afectate de perturba\ii
oarecare (zile, luni) @n func\ie de memoria disponibil[ ]i electromagnetice din liniile de distribu\ie de mare/medie putere
nivelul de defalcare (pe ore sau zile). situate @n paralel, sau de activitatea solar[. Cablurile cu fibre
optice devin competitive cu cele din Cu, av`nd aceea]i
tehnologie de instalare. Comunica\ia prin radio @n sistem
7.2. Comunica\ia
duplex este cea mai complex[ ]i cea mai utilizat[ @n sistemele
SCADA.
#n sistemele SCADA comunica\ia are un rol vital. #n
Sistemele simplex sunt unidirec\ionale ]i utilizeaz[ un
locurile @n care nu se poate realiza un canal de comunica\ie,
singur canal. Dac[ nu este necesar transferul bidirec\ional
sistemele SCADA nu pot fi utilizate. Toate datele transferate
simultan, tot pe un singur canal pot lucra dou[ sisteme simplex
@ntre MTU ]i RTU sunt @n form[ numeric[ (binar[). De aceea,
@n sensuri diferite, alc[tuind un sistem half-duplex. Un sistem
transmiterea unor comenzi de ajustare presupune conversia
full-duplex are dou[ canale, permi\`nd vehicularea simultan[ a
analog-numeric[ a m[rimilor de control, transmiterea lor @n
informa\iilor @n ambele sensuri.
form[ numeric[ ]i reconstituirea nivelelor de comand[ prin
Un cuplet de comunica\ie (MTU + RTU) lucr`nd pe o
conversie numeric-analogic[ la nivelul RTU. Comunica\ia
linie half-duplex func\ioneaz[ dup[ un protocol elementar:
MTU-RTU se face pe linii seriale, deoarece c[ile de
MTU emite c[tre un anume RTU, apoi @]i opre]te emi\[torul ]i
comunica\ie sunt lungi sau foarte lungi (fig.58).
porne]te receptorul. RTU recep\ioneaz[, opre]te receptorul ]i
Ordinea de transmisie este MSB...LSB sau LSB...MSB
@]i porne]te emi\[torul, semnal`nd c[tre MTU c[ este gata de
@n func\ie de protocolul de comunica\ie adoptat. #n termeni de
primirea mesajelor, ].a.m.d.. Timpii de comutare a
comunica\ii, MTU ]i RTU sunt DTE (Data Terminal
emi\[toarelor ]i receptoarelor pot fi chiar mai lungi dec`t
Equipment), fiecare av`nd posibilitatea de a genera un semnal
duratele mesajelor propriu-zise; ameliorarea vitezei de
con\in`nd informa\ia care trebuie transmis[ ]i de a decodifica
comunica\ie nu necesit[ neap[rat m[rirea ratei de transfer ci
informa\ia din semnalul recep\ionat. #n fig.58 este reprezentat
@mbun[t[\irea performan\elor temporale ale echipamentelor de
principiul de comunica\ie. Modem-urile sunt DCE (Data
comunica\ie. De aceea sistemele full-duplex sunt mult mai
Communication Equipment) ]i au rol de interfa\[ @n- tre
avantajoase: MTU transmite continuu pe un canal, direc\ion`nd
echipamentul terminal de date (DTE) care le include ]i mediul
mesajele c[tre un anume RTU precedate de codul de
de comunica\ie.
identificare al RTU destinatar. Pe canalul cel[lalt, RTU adresat
Modem-ul este elementul hard esen\ial. Ca purt[toare se
transmite r[spunsul, dup[ care elibereaz[ canalul (prin oprirea
folose]te unda sinusoidal[, care nu este afectat[ de distorsiuni
emi\[torului propriu) permi\`nd ]i altui RTU s[ r[spund[.
de faz[. Modularea se poate face @n frecven\[, @n amplitudine
Bine@n\eles c[ varianta cea mai convenabil[ ar fi utilizarea c`te
sau @n faz[. AM presupune @nmul\irea amplitudinii purt[toarei
unui canal full-duplex @ntre MTU ]i fiecare RTU, dar ar costa
cu amplitudinea datelor.
prea mult ]i ar ocupa o band[ prea larg[.

2
 MAD curs 11

Utilizarea unei frecven\e implic[ alocarea unei benzi centrate
pe acea frecven\[, de l[\ime corespunz[toare ratei de transfer
(frecven\ei modulatoare): l[\imea benzii este circa 1 x rata de
transfer - pentru AM, 2 x rata - pentru FSK ]i 3 x rata - pentru
FM, la care se mai adaug[ cam 1 kHz pentru separarea net[ a
canalelor. Exemplu: transmiterea mesajelor cu rata de 1200
baud necesit[ cca. 3kHz l[\ime de band[.
UHF (300...3000MHz) se pot ob\ine relativ u]or ]i au
o propagare cvasirectilinie, de aceea majoritatea sistemelor
SCADA le utilizeaz[. Alocarea canalelor radio se face prin
reglement[ri interna\ionale ]i este destul de restrictiv[.
Cu c`t frecven\a este mai mare, cu at`t undele
Monitorizarea semnalelor analogice presupune
utilizarea ADC ]i analizarea cuv`ntului binar asociat valorii
m[rimii continue convertite.
RTU moderne sunt de fapt microcomputere echipate cu
interfe\e adecvate (A/D, D/A pentru interfa\are cu procesele
fizice supervizate ]i modem pentru interfa\a cu linia de
comunica\ie). Schema bloc a unui RTU este reprezentat[ @n
fig.60.
Circuite de
M CPU dispozitive

comunica\ie
interfa\a de
condi\ionare
de execu\ie

electromagnetice au un comportament mai apropiat de cel al
luminii, de aceea @ntre unit[\ile SCADA care comunic[ prin
UHF sau microunde trebuie s[ existe o linie de vizibilitate
direct[. Zgomotul solar poate interfera cu semnalele transmise
prin UHF sau microunde. Alte influen\e care trebuie
compensate: temperatura, varia\iile tensiunii de alimentare,
intemperiile, etc. Cele mai potrivite pentru sisteme SCADA de
mari dimensiuni sunt transmisiile prin sateli\i geosincroni.
7.3. RTU
RTU este elementul sistemului SCADA care
gestioneaz[ achizi\ia datelor ]i memoreaz[ valorile m[surate
(sau valori sintetice) p`n[ c`nd este chestionat asupra lor de
MTU. #n plus, RTU transmite comenzi de la MTU c[tre
elementele de execu\ie (prelucrate sau nu; de exemplu MTU d[
comanda de modificare a pozi\iei unui element mobil cu o
valoare oarecare, iar RTU elaboreaz[ semnalele necesare
comenzii motorului pas-cu-pas care efectueaz[ acea deplasare).
Formatul uzual de comunica\ie este RS-232, iar semnalele
asociate unui RTU sunt prezentate @n fig.59.
Monitorizarea semnalelor discrete, corespunz[toare
unor st[ri logice asociate unor elemente ale sistemelor
controlate (de exemplu atingerea unor praguri) sau ale
protec\iilor (pentru semnalizarea alarmelor) presupune
asignarea corespunz[toare a bi\ilor dintr-unul sau mai mul\i
octe\i, analiza fiind f[cut[ practic instantaneu, prin compararea
con\inutului registrelor respective cu valorile standard, la
nivelul unit[\ii centrale (CPU) din RTU.
comenzi de control
comenzi 0-24V
reglaje analogice control 4...20mA
pulsuri pentru MPP tren impulsuri MPP
comenzi de r[spuns mesaje seriale RS232
M R
T T
U valori m[surate U semnale 4...20mA
alarme semnale alarme
stare echipament semnale de stare
semnale totalizoare
impulsuri m[surare
mesaje seriale RS232
mesaje echipament
Fig.59. Semnale caracteristice pentru RTU
de control
interfa\a
O pe ie]ire
D
E memoria memoria de memoria Circuite de
program configurare de date condi\ionare senzori
M
pe intrare
Fig.60. Arhitectura intern[ a RTU
Decodificarea mesajelor se face dup[ un protocol de
comunica\ie chiar de microprocesorul sistemului, prin rularea
unui program denumit "driver de protocol". Starea obi]nuit[ a
RTU este cea de "ascultare".
Controlul discret presupune comenzi de tip "@nchis/deschis" ]i
poate fi f[cut prin mesaje mai scurte, un octet put`nd controla
starea a 8 elemente de tip releu (pornit/oprit).
Controlul analogic este dedicat elementelor cu mai
multe st[ri intermediare (valve, regulatoare de diferite tipuri) ]i
necesit[ cel pu\in un octet de control (max.256 st[ri, inclusiv
capetele de scal[). Rareori se utilizeaz[ 2 octe\i de control
(max. 65536 st[ri). Con\inutul octe\ilor de control este transpus
@ntr-o m[rime analogic[ prin conversie D/A cu DAC asociat
sau nu cu regulatoare PID.
Controlul @n impulsuri este folosit mai rar, pentru
comanda motoarelor pas-cu-pas. Doi octe\i dedica\i sunt testa\i
succesiv bit cu bit (primul este bit de sens), rezultatul fiind
trimis direct al motor.
7.4. MTU
MTU ]i RTU schimb[ informa\ii prin acela]i mediu ]i
cu acela]i protocol. Ca urmare, interfa\a de comunica\ie din
MTU are aceea]i structur[, p`n[ la identitate, cu cea din RTU.
S Diferen\a notabil[ este c[ RTU nu poate (prin program) s[
E
ini\ieze conversa\ia. Programele interne de comunica\ie pot fi
N
Z apelate ]i de operator, dar mai mult de 99% sunt apelate
O automat, de programul principal. Comunica\ia MTU cu
R operatorul se face prin monitor video ]i imprimant[, cu
I
]i interfe\e ]i dup[ protocoale identice celor utilizate la
A computere.
C
#n sistemele foarte extinse, MTU are rol de slave fa\[ de
T
U computerele centrale, transfer`nd date care urmeaz[ s[ fie
A
prelucrate la nivelul superior.
T
O
Proiectarea MTU @ncepe cu introducerea tuturor
R datelor caracteristice ale tuturor sezorilor ]i actuatoarelor, ]i
I descrierea ierarhic[ a procesului, pe baza c[rora MTU s[ poat[
lua decizii logice ]i informa operatorul uman @n orice moment
asupra st[rii tuturor elementelor sistemului. Procedeul se
nume]te configurare. La majoritatea MTU programele de

3
 MAD curs 11

configurare cer introducerea datelor @n tabele sau ferestre

corespunz[toare (mult mai multe dec`t la configurarea unui
PC). MTU trebuie ini\iat cu adresele tuturor RTU pe care le are
@n subordine, modul de comunica\ie cu fiecare din acestea,
terminalele fiec[rui RTU (I/O, etc.).
MTU stocheaz[ datele achizi\ionate pe clase ]i
categorii. La proiectare, se definesc dimensiunile spa\iilor de
memorie necesare pentru "istoria" tuturor evenimentelor care
urmeaz[ s[ fie memorate @n vederea detect[rii cauzelor ]i
localiz[rii defectelor. Studiul evolu\iei unui sistem pe o
perioad[ mai mare de timp (zile, s[pt[m`ni, luni) poate fi f[cut
prin apelarea bazelor de date (prin re\ele locale - LAN), f[r[ a
supradimensiona memoria MTU. Sistemele SCADA nu au @ns[
rol statistic, ci de @ntre\inere a func\iilor vitale ale unui proces,
cu facilit[\i de ajustare, protec\ie ]i monitorizare a acestuia.
Datele sunt memorate la nivelul MTU pentru o "istorie scurt[",
necesar[ unor decizii, dup[ care sunt ]terse ]i @nlocuite cu
altele noi. Modelul frecvent utilizat @n sistemele moderne este
cel "cu fereastr[ temporal[ itinerant[", @n care memoria de date
este accesat[ @n tehnica FIFO.

Utiliz[ri

Viteza mare cu care RTU scaneaz[ senzorii face ca

@nt`rzierile specifice comunica\iei RTU - senzori s[ fie
neglijabile; principala @nt`rziere se produce datorit[ ratelor
reduse de comunica\ie ]i protocoalelor extinse @ntre RTU ]i
MTU. Uneori @nt`rzierea este acceptabil[, alteori nu.
Aplica\iile care vizeaz[ sistemele de generare ]i distribu\ie a
energiei electrice nu pot func\iona cu viteze de scanare mai
mici de 1 scanare la 1...5 secunde.
Utilizarea proiectelor SCADA pentru m[surarea @n
scop tarifar ridic[ dou[ probleme: precizia ]i securitatea
m[sur[rilor. Prima cade de regul[ pe planul doi. Marea
majoritate a m[sur[rilor se fac cu traductoare simple c[rora li
se aplic[ formule simple de corec\ie.
Dac[ algoritmul care include toate aceste corec\ii se
implementeaz[ @n punctele de m[surare, toate acestea trebuie
s[ aib[ o putere de calcul crescut[. Un paleativ este utilizarea
unui calculator mai puternic @n MTU. Solu\ia este efectuarea
calculelor @n afara MTU.
Multe m[rimi m[surate trebuie integrate @n timp
pentru a c[p[ta o semnifica\ie util[ (de exemplu puterea activ[
sau reactiv[). Pentru a ob\ine m[rimile cu semnifica\ie valoric[
(energii) puterea trebuie integrat[ @n timp.
Cu c`t rata de e]antionare a puterilor este mai mare, cu at`t
integrarea va fi mai precis[. Ratele de scanare specifice MTU
nu satisfac @n nici un caz necesit[\ile de precizie pentru tarifare.
M[sur[rile cu acest scop se fac la nivelul RTU, care au
capacitate de calcul suficient[ pentru calcule complexe aferente
c`torva puncte de m[surare. Dezavantajul efectu[rii calculelor
@n RTU fa\[ de utilizarea unui totalizor const[ @n modalitatea
diferit[ de schimbare a valorilor constantelor (coeficien\ilor):
prin programare soft - la totalizor, sau prin arderea unui
EPROM - la RTU.
Ordinea de scanare a RTU de c[tre MTU este
precizat[ printr-un program simplu ]i u]or de modificat @n
urma configur[rii ini\iale. #n func\ie de procesul fizic
supervizat, se pot efectua diferite tipuri de scan[ri. #n regim
normal, MTU chestioneaz[ fiecare RTU, a]tept`nd r[spunsul
fiec[ruia. Pentru un control concertat ]i riguros al mai multor
puncte, MTU trimite comenzi ]i a]teapt[ doar confirmarea de
primire de la fiecare RTU, urm`nd c[ acestea s[ ac\ioneze
independent.
Dac[ viteza de r[spuns este critic[, MTU scaneaz[ toate
RTU @ntr-o succesiune rapid[, transmi\`nd comenzile f[r[ s[
mai a]tepte confirm[ri de primire sau r[spunsuri de la RTU, pe
care le va recep\iona la o scanare ulterioar[. E]ecul repetat de
stabilire a liniei de comunica\ie @ntre MTU ]i un RTU este
semnalat de obicei ca situa\ie de alarm[.

4
 MAD curs 12

Cap.8. Compatibilitatea electromagnetic[ În continuare sunt abordate c[ile principale prin care zgomotul
p[trunde în AMS ]i metode imediate de reducere a efectelor
a sistemelor de achizi\ie
sale.
În aplica\iile industriale, sistemele de achizi\ie
8.1. Erori generate de zgomotul provenit prin cuplaj
func\ioneaz[ într-o ambian\[ ostil[ opera\iei de m[surare, în
imediata vecin[tate a conductoarelor cu poten\iale ridicate, capacitiv
parcurse de curen\i inten]i (preponderent nesinusoidali)
generatoare de c`mpuri electrice ]i magnetice de valori Modelarea cuplajului capacitiv între dou[ conductoare
importante. Perturba\iile electrice ]i electromagnetice c[rora este reprezentat[ în fig.61, în care "1" reprezint[ conductorul
trebuie s[ le fac[ fa\[ sistemele de achizi\ie au nivel generator de zgomot iar "2" reprezint[ un circuit afectat de
comparabil cu semnalele utile, impun`nd strict m[suri de zgomotul produs de "1".
asigurare a compatibilit[\ii electromagnetice (EMC). Tensiunea de zgomot produs[ de "1" în "2" prin cuplaj
Metoda elementar[ de mic]orare a perturba\iilor care capacitiv este descris[ de rela\ia:
afecteaz[ direct sistemele numerice de monitorizare ]i protec\ie X C 2m Rs
V 2 (V 1 ) = V 1 (8.1)
montate în celulele de medie tensiune este ecranarea X Rs  +X
electromagnetic[. Aceast[ metod[ este aplicat[ implicit,  m2
C  C 12

carcasele sistemelor de achizi\ie fiind realizate din tabl[ de o\el în care s = jω reprezint[ variabila complex[.
cu bune propriet[\i electrice ]i magnetice, de grosime
apreciabil[ (2...5mm), compartimentarea rezerv`nd Exprim`nd: XCm2 = 1 ]i XC12 = 1 se ob\ine rela\ia:
sC m2 sC 12
echipamentelor de m[surare un spa\iu separat, în care
C 12
perturba\iile au nivele mult mai sc[zute dec`t în afara spa\iului V 2  V 1  = 1 (8.1')
ecranat. C 12 + C 2m 1 + 1
sR S (C 12 +C 2m )
Zgomotul este constituit de totalitatea semnalelor Analiz`nd rela\ia (8.1') se deduce c[ V 2(V1) este maxim
electrice care afecteaz[ func\ionarea unui DAS, altele dec`t pentru ω > ω0, unde:
semnalele utile, ]i are dou[ componente: ω0 = 1 (8.1'')
componenta intern[, corespunz[toare zgomotului propriu al R S (C 12 + C 2m )
subsistemelor electronice constitutive ale DAS; În situa\iile practice, R S<< (XC12+XC2m) iar rela\ia
componenta extern[, corespunz[toare radia\iei (8.1') se poate aproxima prin:
electromagnetice a diferitelor surse (bare, _ 2(V
V _ 1) = s RSC12 V _1 (8.2)
transformatoare de m[surare, întreruptoare, motoare,
etc.). Exemplu: Pentru V 1=1000V; C 12=10pF; C 2m=100pF;
RS=10kΩ, la frecven\a f=50Hz, rezult[: V 2(V1) =31,4mV.
Interferen\a este un efect al zgomotului care const[ în Raport`nd aceast[ valoare la domeniul uzual al m[rimilor de
afectarea unor semnale utile de celelalte semnale (utile sau nu) intrare într-un AMS (0...5Vrms), se ob\ine eroarea relativ[:
av`nd ca efect m[surarea eronat[ a celor dint`i. De]i zgomotul
εzg%= 0,63% (inacceptabil).
nu poate fi eliminat, asigurarea EMC impune ca efectele sale s[
fie atenuate p`n[ la valori incapabile s[ produc[ interferen\e, Deoarece sursa de zgomot ]i rezisten\a de sarcin[ R S
parcurg`nd urm[toarele etape: nu pot fi modificate, singura cale de reducere a zgomotului este
identificarea sursei de zgomot; reducerea capacit[\ii de cuplaj C 12, prin m[rirea distan\ei
identificarea cuplajului prin care zgomotul p[trunde dintre conductoarele "1" ]i "2" ]i/sau prin ecranarea
în echipamentul de m[surare; conductorului "2".
deteminarea circuitului de m[surare cu
susceptibilitate maxim[ la zgomot.
1 2
Sistemele electrice de distribu\ie con\in surse de C12
zgomot care nu pot fi eliminate; ca urmare, pentru asigurarea
EMC, trebuie eliminate c[ile de cuplaj prin care zgomotul V1 Rs V2
p[trunde în DAS. În plus, modulele DAS trebuie C1m C2m
desensibilizate la zgomot. De]i nu exist[ metode generale,
pentru reducerea zgomotului sunt abordate urm[toarele tehnici
uzuale: Fig.61. Modelarea cuplajului capacitiv
ecranarea;
legarea la p[m`nt; În fig.62 este reprezentat[ schema echivalent[ în situa\ia
echilibrarea c[ilor de semnal; ecran[rii conductorului "2" (semnalul util este transmis prin
filtrarea; cablu coaxial).
izolarea galvanic[;
C12 va fi constituit doar de capacitatea format[ de
decuplarea (la înalt[ frecven\[) a sursei de
conductorul "1" ]i por\iunea neecranat[ a conductorului "2",
alimentare.
valorile sale put`nd fi neglijate (ecran`nd complet conductorul
"2").

1

Legarea ecranului la mas[ scurtcircuiteaz[ capacitatea
C12 ]i creaz[ o cale de închidere a curentului de zgomot care
nu afecteaz[ calea de semnal. C 2e va avea doar un efect de
filtrare suplimentar[ a semnalului.
C1e
C2e
1 2
C12
Rs
V1
V2
C1g
Fig.62. Diminuarea cuplajului capacitiv
prin ecranarea unuia din conductoare
Exemplu: Pentru C 12 diminuat p`n[ la valoarea de 0,1pF,
p[str`nd condi\iile din exemplul anterior, zgomotul va fi redus
la valoarea absolut[: V 2(V1)=0,314mV, produc`nd eroarea
relativ[: εzg%=0,0063%, nivel acceptabil în majoritatea
aplica\iilor industriale.
8.2. Erori generate de zgomotul provenit prin cuplaj
inductiv
Analiza interferen\ei datorate cuplajului inductiv
poate fi f[cut[ utiliz`nd modelul simplificat din fig.63.
Conductorul "1" poten\ializat cu tensiunea V _ 1 ]i
parcurs de curentul I_1 genereaz[ un c`mp electromagnetic cu
induc\ia B, care va induce în bucla de suprafa\[ A format[ de
conductorul "2" (parcurs de semnalul util) tensiunea de
zgomot: _2 =sB
V _ A cosα.
unde s = jω iar α reprezint[ unghiul pe care îl fac liniile de
c`mp magnetic cu planul buclei formate de conductorul "2".
_ 2 = s MI_1 ⇒ V 2 (V 1 ) = sM
V 1 _1
V (8.3)
R 21 + s 2 L 21
Analiza rela\iei (8.3) conduce la modalit[\ile de
reducere a zgomotului provenit prin cuplaj inductiv:
m[rirea distan\ei fizice dintre conductoarele "1" ]i
"2" ;
orientarea adecvat[ a planului buclei formate de
conductorul "2" ;
minimizarea suprafe\ei A a buclei formate de
conductorul "2" prin lipirea acestuia de planul de mas[ (dac[
acesta exist[);
transmisia semnalului util prin conductoare bifilare
torsadate: un fir "cald" ]i unul "de întoarcere" (ARET) - calea
de închidere a curentului generat de semnalul util prin RS.
2
MAD curs 12
M
I1
L1 V2
V1
R1 R Rs
A
Fig.63. Modelarea cuplajului inductiv
Situa\iile în care conductorul ARET este legat la
p[m`nt la ambele capete trebuie intotdeauna evitate, pentru a
nu genera zgomot suplimentar datorat cuplajului parazit prin
bucla de p[m`ntare (fig.64).
+
Re Vin Rin
Es Uo
Ie _
M2
M1
Fig.64. Cuplajul prin bucla de masã
Curentul I e poate fi generat de diferen\a de poten\ial
dintre punctele de p[m`ntare (mas[), M 1, M 2, sau de cuplajul
magnetic al buclei formate de ecran ]i mas[ (p[m`nt),
produc`nd o tensiune de zgomot care se va suprapune peste
semnalul util:
Vin = ES + Re Ie (8.4)
Dac[ unul din terminalele ecranului nu va fi niciodat[ legat la
mas[, cuplajul M 2 din fig.64 dispare iar bucla de mas[ nu se
mai formeaz[.
Aceast[ tehnic[ de reducere a zgomotului provenit pe
cale inductiv[ este des utilizat[ în DAS pentru m[surarea
m[rimilor de frecven\[ joas[, cum este cazul celor utilizate în
monitorizarea sistemelor de distribu\ie.
8.3. Erori generate de zgomotul provenit prin cuplaj
direct
Cuplajul direct poate produce erori prin c[derile de
tensiune parazite care apar pe liniile de mas[ datorit[
parcurgerii lor de curen\i de alimentare sau de curen\i de
semnal. Deoarece legarea la mas[ reprezint[ un mijloc de
reducere a interferen\elor, modalit[\ile practice de realizare a
masei sunt restrictive.
Masa este definit[ ca plan echipoten\ial fa\[ de care
sunt referite semnalele utile. Planul echipoten\ial este un
concept pur teoretic, deoarece nu exist[ conductoare ideale; în
practic[ se definesc doar puncte de referin\[.
Realizarea masei într-un sistem de m[surare
presupune întotdeauna definirea, pe schema electric[ de
ansamblu, a unui punct de referin\[ (fig.65) ]i separarea masei
 MAD curs 12

de alimentare (GND) de masa de semnal (ARET). C[derile de posibil[ reconstituirea sa la nivelul amplificatorului de
tensiune produse de curen\ii de alimentare pe traseele de mas[, instrumenta\ie prin tehnica descris[ în fig.67.
r1, r2, nu vor mai afecta semnalele utile. Dac[ tresa care ecraneaz[ cablul ar fi conectat[ la
masa sursei de alimentare, dezechilibrul inerent al
impedan\elor de ie]ire a sursei de semnal diferen\ial ca ]i al
rezisten\elor celor dou[ conductoare (fig.68) ]i al capacit[\ilor
I1 I2 I1+I2 acestora fa\[ de tres[ (mai ales în cazul cablurilor lungi) ar
avea ca efect apari\ia unei tensiuni de intrare diferen\iale de
SC1 SC2 Sursa
mod normal, V zg, datorat[ distribu\iei inegale a tensiunii de
Uin Uo1 Uo2 de
alimentare mod comun V cm, pe capacit[\ile dintre firele "calde" ]i tresa
cablului, cu valoarea corespunz[toare rela\iei (8.5).
ARET ARET
I1 r1 r2 I2

I1+I2 fire centrale torsadate

IN_
Fig.65. Separarea masei de semnal de masa alimentãrii Ug1
G
r
+ Rg
Punctele în care se poate conecta ecranul sunt (fig.66):
ecran AO r
referin\a sursei de semnal (1): curentul de zgomot _
G
parcurge conductorul "2", produc`nd pe acesta o c[dere de Ug2 IN+
tensiune parazit[ de mod normal (în serie cu semnalul util ES);
p[m`ntarea sursei de semnal (2): la intrarea Fig.67. Reconstituirea tensiunii de mod comun
amplificatorului apare tensiunea de zgomot cu valoarea:

C 1e Poten\ializarea tresei cablului ecranat cu tensiunea de

V zg = (V + V m2 ) (8.5) mod comun minimizeaz[ acest efect, anul`nd practic tensiunile
C 1e + C 12 m1
cu care se încarc[ C1e ]i C2e, ]i tensiunea perturbatoare de mod
referin\a intr[rii amplificatorului (3): normal.
Vzg = 0 (8.6) Analiza func\ional[ a amplificatorului de
p[m`ntarea amplificatorului (4); în acest caz instrumenta\ie relev[ faptul c[ tensiunea de mod comun Vcm se
tensiunea de zgomot are valoarea: reg[se]te dublat[ la bornele rezistentei R G (de ajustare a
c`]tigului). Reconstituirea sa poate fi realizat[ prelu`nd
C 1e
V zg = V (8.7) diferen\a de poten\ial (Ug1-Ug2) prin intermediul unui divizor
C 1e + C 12 m2
format din dou[ rezisten\e egale (fig.67). Tensiunea rezultant[
va reprezenta semnalul de intrare într-un etaj repetor realizat cu
un AO uzual care, av`nd o impedan\[ mic[ de ie]ire, va putea
poten\ializa tresa cablului ecranat (care reprezint[ o sarcin[
C1e capacitiv[ a c[rei m[rime depinde de lungimea ]i capacitatea
(1) + specific[ a cablului).
Uo
Es C12 Vzg A Un alt avantaj (de ordin practic) este c[ ecranul se
(2) _ conecteaz[ într-un punct u]or accesibil (în vecin[tatea
C2e (3) amplificatorului de instrumenta\ie).
(1)
Vm2
(2) (4) Preluarea semnalelor utile prin intermediul
Vm1
transformatoarelor de m[surare cu compensare electronic[ a
M1 M2
erorilor permite întreruperea buclelor de mas[ care pot ap[rea
între p[m`ntarea local[ a transformatoarelor de m[surare
Fig.66. Conectarea corectã a cablului de semnal primare ]i p[m`ntarea AMS.
În plus, transformatoarele compensate electronic
permit izolarea galvanic[ total[, circuitele primar ]i secundar
Concluzie: Dac[ amplificatorul este asimetric, ecranul
neav`nd puncte comune nici cu amplificatorul de eroare sau cu
trebuie conectat la referin\a intr[rii amplificatorului din blocul
sursa lui de alimentare.
de condi\ionare a semnalului .
Dac[ amplificatorul este diferen\ial, atunci
ecranul trebuie poten\ializat cu tensiunea de mod comun
(fig.67), cu poten\ialul referin\ei sursei de semnal (punctul (1) 8.4. Reducerea perturba\iilor utiliz`nd
din fig.66), ori al referin\ei amplificatorului de instrumenta\ie structuri echilibrate
(punctul (3) din fig.66).
A doua variant[ este preferabil[, deoarece tensiunea Consider`nd amplificatorul diferen\ial ca un sistem
de mod comun, V cm, nu este întotdeauna accesibil[, fiind echilibrat (principial), se define]te o surs[ de semnal

3
 MAD curs 12

diferen\ial[ (ES1, E S2) în raport cu tensiunea de mod comun Vin p Amp= 0.

Vcm (fig.68). Perturba\iile produse prin cuplaj inductiv sunt
Zgomotul datorat cuplajului direct, produs de
reprezentate de sursele E ind1, E ind2, iar cele generate prin
diferen\a de poten\ial V cm dintre masa sursei de semnal ]i
cuplaj capacitiv sunt reprezentate de sursa Ep.
masa amplificatorului (punctul comun al sursei bipolare de
Z1 ]i Z 2 reprezint[ impedan\ele sursei de semnal iar Z in1 ]i alimentare) va afecta intr[rile A ]i B conform rela\iilor:
Zin2 reprezint[ impedan\ele de intrare corespunz[toare VA=Vcm+ ES1; VB=Vcm+ ES2 (8.12)
intr[rilor amplificatorului. C31 ]i C32 modeleaz[ capacit[\ile de
cuplaj (parazite) prin care conductorul (3), purt[tor de zgomot, rezult`nd, în condi\iile simetriei sursei de semnal (ES1= ES2), o
poten\ializat de sursa E p, produce perturba\ii în conductoarele influen\[ (teoretic) nul[ asupra amplificatorului:
(1) ]i (2).
Vin Amp =VA-VB =Vcm + ES1- (Vcm- ES2) =
= ES1+ ES2 = ES (8.13)

(1) A Concluzie: În sistemele echilibrate, intrarea amplificatorului

Eind1
Z1 C31 Amp este afectat[ doar de semnalul util (diferen\ial); erorile care
Es1 Ep Zin1
apar în practic[ sunt datorate imperfectei egalit[\i a
(3) parametrilor structurii.
Vcm Sistemele echilibrate pot suferi datorit[ nesimetriei
Es2 C32 Zin2 surselor de semnal (Rs1 ≠ Rs2) sau a cablurilor ecranate (tip,
Z2 (2) B calitate sau lungime diferit[) prin care se aduce semnalul util la
Eind2 intr[rile amplificatorului. Schema echivalent[ prin care se
sursa de modeleaz[ aceast[ situa\ie este cea din fig.69.
semnal
Fig.68. Schema de modelare a structurilor echilibrate
Rs1
Es1 +
În conductoarele (1) ]i (2), prin cuplaj capacitiv cu E p, apar C1e Vin A
Amp
tensiunile: _
Z in1 Es2
VA = Ep (8.8) Rs2 C2e
Z in1 + sC1
31

Z in2
VB = Ep (8.9) Fig.69. Modelarea nesimetriei cablurilor de semnal
Z in2 + sC1
32

Consider`nd tensiunea de intrare diferen\ial[ în Diferen\a calitativ[ a cablurilor se reflect[ în

amplificator: Vin Amp=VA-VB inegalitatea capacit[\ilor dintre firul central ]i tresa cablului
chiar atunci c`nd rezisten\ele firelor centrale sunt egale (RS1 =
semnalul perturbator E p va suprapune peste tensiunea de
RS2 = R S), caz în care tensiunea diferen\ial[ de intrare va avea
intrare în amplificator gener`nd o component[ cu valoarea:
valoarea:
  1 1
 Z in1 Z in2  sC 1e sC 2e
V in p Amp =  −  E p (8.10) V inAmp = E S1 − E S2 =
Z + 1 1 
 in1 sC 31 Z in2 + sC 32  R S + sC1 R S + sC1
1e 2e (8.14)
Presupun`nd circuitul echilibrat, pentru care: Z in1=Zin2 ]i
C31=C32 rezult[: = sC 1 R E S1 − sC 1 R E S2
1e S 1e S
Vin p Amp = 0.
Pentru o surs[ de semnal perfect echilibrat[ (ES1 = E S2) se
Cuplajul inductiv, modelat de sursele de zgomot ob\ine expresia (8.15) care reprezint[ eroarea produs[ la
Eind1, E ind2, produce perturba\ii de mod normal (înseriate cu intrarea amplificatorului datorit[ nesimetriei cablurilor ecranate
semnalele utile ES1, ES2), rezult`nd: prin care este adus semnalul util:

VinAmp = ES1 +Eind1- (-ES2+ Eind2) =

= (ES1+ ES2) + (Eind1- Eind2) (8.11)

Pentru un sistem echilibrat, E ind1= E ind2 (ambele

semnale care transmit semnalul util sunt afectate în mod identic
de zgomotul produs prin cuplaj inductiv) astfel c[:

4

sC 2e R S +1−sC 1e R S −1
V inAmp =
 sC R +1   sC R +1 
 1e S   2e S 
sR S  C 2e −C 1e 
= ES
 sC R +1   sC R +1 
 1e S   2e S 
Concluzie: Un dezechilibru de 10% între capacit[\ile proprii
ale cablurilor nu produce erori semnificative asupra semnalelor
utile de frecven\a fundamental[, dar va avea efecte sensibile
asupra armonicelor care compun spectrul acestor semnale.
Armonica a 20-a va fi afectat[ de eroarea εzg%=0,12%
datorat[ nesimetriei cablurilor, valoare sensibil mai mare dec`t
eroarea asupra fundamentalei. Aceste erori sunt importante
deoarece se manifest[ asupra semnalului util chiar la intrare, ca
semnale parazite de mod normal.
8.5. Tehnici de evitare a interferen\elor
produse prin cuplaj direct între blocurile
analogice ]i numerice din structura DAS
Majoritatea structurilor de m[surare numeric[ aflate
în exploatare utilizeaz[ mai multe tensiuni de alimentare:
Pentru procesarea analogic[ a semnalului la nivelul
blocurilor de condi\ionare se utilizeaz[ un sistem de alimentare
cu tensiune bipolar[ (de obicei +15 ]i -15V) av`nd ca referin\[
masa analogic[ AGND;
Pentru conversia ]i procesarea numeric[ a datelor, ca ]i
pentru circuitele de comand[ este utilizat[ de regul[ o tensiune
unipolar[ (+5 sau +12V) av`nd ca referin\[ masa numeric[
NGND.
În sursele de alimentare prefabricate, masa analogic[ nu este
cuplat[ galvanic cu masa numeric[ tocmai din considerentul de
a l[sa la îndem`na proiectantului alegerea locului de cuplaj
galvanic al celor dou[ trasee (fire) de mas[.
La majoritatea AMS, punctul comun al AGND ]i
NGND este reprezentat de pinul NGND al convertorului
analog-numeric (fig.70).
Proiectarea cablajului trebuie s[ evite interferen\a dintre
circuitele de procesare analogic[ ]i cele de procesare numeric[.
De obicei, sursa de zgomot este reprezentat[ de circuitele
numerice, a c[ror func\ionare presupune comuta\ii foarte
rapide (cu fronturi foarte scurte). Transmiterea acestui zgomot
pe cale capacitiv[ sau inductiv[ poate fi minimizat[, ca efect,
prin metodele expuse în paragrafele anterioare.
Vs+ Vs- Vs- Vs+ Vcc
+15V -15V
PROCESOR PROCESOR
SURSA
BIPOLARÃ ANALOGIC
ADC
NUMERIC
AGND NGND
NGND
ARET
AGND
AGND
b
Fig70. Configurarea corectã a traseului de masã
@n sisteme cu alimentare multipl[
Traian }ERBAN - MAD curs 12
Cuplajul dintre blocurile analogice ]i cele numerice
ES = poate avea loc ]i prin intermediul sursei de alimentare: prin
firele "calde" sau prin trasee de mas[ (firele "reci") proiectate
(8.15) necorespunz[tor, care pot conduce la apari\ia unor semnale
parazite de mod normal cu amplitudini relativ mari.
Comuta\iile circuitelor numerice presupun v`rfuri de curent în
traseele de mas[ c[rora le corespund v`rfuri de tensiune care se
pot suprapune nivelelor semnalelor utile, conduc`nd la apari\ia
unor erori uneori greu de identificat ]i de eliminat.
Eliminarea cuplajelor prin firele "calde" de alimentare
a blocurilor de condi\ionare a semnalelor analogice se bucur[
de o solu\ie salutar[ cu larg[ utilizare: decuplarea local[ (a
sursei de alimentare) cu grupuri de filtrare R-C dispuse pe
liniile V S+ ]i V S_ care alimenteaz[ fiecare AO în parte, ca ]i
decuplarea local[ a convertorului A/D pe liniile VS+,VS_,VCC.
Pentru circuitele de prelucrare numeric[, decuplarea
se face la nivel global, prin condensatoare de calitate cu
capacitate adecvat[ (de obicei 1...10µF tantal, în paralel cu
0,01...0,1µF ceramic) montate la intrarea tensiunii unipolare în
modulul respectiv, ]i la nivel local, la bornele oric[rui circuit
numeric susceptibil a produce perturba\ii prin viteza sa mare de
comuta\ie.
Cuplajul prin firele "reci" (de mas[) poate fi o surs[
puternic[ de zgomot deoarece liniile de mas[ corespunz[toare
circuitelor numerice sunt, în general, foarte zgomotoase,
datorit[ v`rfurilor mari de curent caracteristice comuta\iilor
rapide. Din acest motiv, minimizarea interferen\elor se poate
realiza prin separarea fizic[ a AGND ]i NGND printr-o
distan\[ maxim[ posibil[. În unele situa\ii, amplificatoarele de
instrumenta\ie pot rejecta zgomotele de pe linia NGND, atunci
c`nd acestea apar ca tensiuni de mod comun suprapuse
semnalelor utile. Circuitele de interfa\[ analogic[ ale sistemelor
de achizi\ie de fabrica\ie recent[ permit alimentarea unipolar[
cu tensiuni care coboar[ p`n[ la 2...4V, ceea ce simplific[ mult
problematica aferent[ zgomotului prin cuplaj direct.
8.6. Minimizarea efectelor zgomotelor prin gardarea
etajelor de intrare
Tehnicile de gardare presupun ]untarea, prin diferite
artificii constructive, a curen\ilor de mod comun care produc
tensiuni parazite la intr[rile DAS.
Gardarea conduce la ob\inerea unor valori foarte mari ale
impedan\ei de mod comun. În fig.71 este reprezentat un circuit
de amplificare cu ecran suplimentar de gardare. Ecranul
principal este conectat la p[m`nt în punctul A; între ecranul de
Vcc
gardare ]i ecranul principal se define]te impedan\a
SURSA
UNIPOLARÃ corespunz[toare curen\ilor de scurgere, Z iz, iar R g reprezint[
+5V sau +12V
rezisten\a conductorului de gard[. În aceste condi\ii, pentru
a
NGND
]untarea curentului generat de V cm prin rezisten\a R S2, este
necesar s[ fie îndeplinit[ condi\ia:
Rg<< RS2 (8.16)
În circuitul echivalent reprezentat în fig.72, tensiunea de
zgomot datorat[ V cm, ap[rut[ la intrarea amplificatorului ca
perturba\ie de mod normal, are valoarea:
5
 MAD curs 12

trebuie luate în considera\ie toate capacit[\ile proprii ]i parazite

R g  Z chi Z clo  (de cuplaj) din sistem. Pentru tensiuni de mod comun de 50Hz,
V zg =  −  V cm (8.17) CMRR nu dep[]e]te, de obicei, 80dB (la sistemele de m[surare
R g + Z iz  R S1 + Z chi R S2 + Z clo 
performante).

Concluzie: Gardarea îmbun[t[\e]te considerabil performan\ele

Rs1 ecran de privind rejec\ia tensiunilor perturbatoare de mod comun. Dac[
HI + gardã
Uo
blocul intr[rilor analogice din DAS este prev[zut cu ecran de
Es Zd gard[, atunci tresele cablurilor bifilare torsadate prin care sunt
Rs2 LO
_
aduse semnalele utile la bornele de intrare ale blocurilor
intr[rilor analogice trebuie conectate la terminalul de gard[ al
Zclo Zchi
blocului de intrare.
Rg Ziz
G
Vcm
ecran principal A
8.7. Minimizarea efectelor zgomotelor
datorate sistemului de alimentare
Fig.71. Gardarea amplificatorului de intrare
Alimentarea sistemelor de m[surare se face, de regul[,
prin transformator cobor`tor, de la re\eaua monofazat[. În
În situa\ia dezechilibrului rezisten\elor sursei de semnal (RS1≠ cazul AMS dedicate m[sur[rilor în sisteme trifazate, energia de
RS2) ]i egalit[\ii impedan\elor de mod comun corespunz[toare alimentare va proveni de pe una din fazele care con\in ]i
semnalele utile. Acest fapt permite ca, pe calea blocului de
celor dou[ intr[ri (HI ]i LO), Z chi=Zclo= Z c se ob\ine expresia
alimentare al AMS, s[ se poat[ produce interferen\e a c[ror
tensiunii de zgomot:
eliminare s[ impun[ extinderea ecranului ]i la nivelul
R g  Zc Zc 
V zg = R +Z  R +Z − R +Z  = transformatorului de alimentare.
g iz S1 c S2 c Indiferent dac[ sursa de alimentare presupune
(8.18) utilizarea unor stabilizatoare analogice sau a celor în comuta\ie,
Rg Z c  R S2 −R S1  transformatorul reprezint[ o component[ indispensabil[. Pe de
= R +Z alt[ parte, el reprezint[ ]i o cale prin care semnalele
g iz  Z +R   Z +R 
 c S1   c S2  perturbatoare pot influen\a func\ionarea structurii de m[surare.
Transformatoarele din blocurile de alimentare ale AMS trebuie
s[ aib[ o construc\ie special[, care s[ permit[ extinderea
ecranului la nivelul aliment[rii.
În fig.73 este reprezentat[ schema tipic[ pentru
Rs1 Zchi
Zd Vzg
ecranarea complet[ a unui AMS (cu un singur canal de intrare)
Vcm Rg la care BIAT este cuplat prin transformator de tensiune cu
Ziz Rs2 compensare electronic[. Se remarc[ sec\ionarea ecranului la
Zclo
nivelul intr[rii BIAT al AMS ]i la nivelul sursei de alimentare.

Fig.72. Schema echivalentã pentru intrarea gardatã

6kV
cablu
bifilar
ecranat HI
BLOC BLOC
Þin`nd seama c[ R g<< R iz, ]i R S1, R S2<< Z c, rela\ia (8.18) PROCESARE PROCESARE date
ANALOGICÃ NUMERICÃ
cap[t[ forma aproximativ[: AGND
NGND
R g R S2 − R S1 ARET
ecranul
V zg ≅ V cm (8.19) TT LO magistralei
de date
Z iz Zc +15V -15V AGND +Vcc NGND
SURSA DE ALIMENTARE

Raportul factorului de rejec\ie a tensiunii de mod comun va

ecranul
avea expresia: principal
al AMS

V zg R g R S2 − R S1 Transformator
CMRR = 20 lg = 20 lg (dB) (8.20) alimentare 220 Vca

V cm Z iz Zc
Fig.73. Ecranarea completã a DAS

Exemplu: Pentru: R g=10Ω; ∆RS= R S2-RS1=1kΩ (valoare

tipic[); Z c=100MΩ; Z iz=1GΩ; V cm=100V; E S=5V, rezult[
-11 -5
succesiv: Vzg=10 V; εzg=2x10 ppm; CMRR(c.c.)= - 260dB.
Eficacitatea ecranului de gard[ la tensiuni continue de
mod comun nu este aceea]i în situa\ia în care Vcm este sau are
o component[ alternativ[ de frecven\[ ridicat[. În acest caz

6
 MAD curs 12

Cap.9. Calitatea componentei software în ale produsului. Statisticile demonstreaz[ c[ erorile din software
sunt cauza a circa 20% din totalul disfunc\iilor sistemelor
achizi\ia datelor
numerice.

9.1. Tendin\e actuale în evolu\ia DAS

100
90 H H
În perioada actual[, evolu\ia tehnologic[ a permis 80
70 H
extinderea ]i diversificarea func\iilor componentei hardware a 60
DAS în condi\iile unei considerabile reduceri dimensionale. Pe 50 H
m[sura restr`ngerii dimensiunilor ansamblului hardware, în 40 S S
str`ns[ leg[tur[ cu generalizarea sistemelor numerice, un rol 30
tot mai însemnat îl are componenta software. 20
S
10

Evolu\ia rapid[ a releelor electronice ]i în special a 1970 1980 1990 2000

celor numerice ridic[ dou[ probleme importante:
1 reducerea continu[ a perioadei de exploatare
datorate uzurii morale; dac[ tradi\ionalele relee
electromecanice au fost proiectate pentru circa 30 de ani,
"speran\a de exploatare" a releelor numerice actuale este de
numai 5 ani (fig.74). În condi\iile evolu\iei foarte rapide a
tehnologiei electronice, dar mai ales al varia\iilor imprevizibile
în orientarea pie\ei mondiale, proiectan\ii nu mai pot estima
durata de exploatare a echipamentelor de achizi\ie chiar dac[
MTBF are valori foarte mari. Proiectele noi nu mai dispun nici
de timp suficient pentru test[ri sau instal[ri de prob[ înaintea
aplic[rii pe scar[ larg[.
perioada de uzurã moralã (ani)
Fig.75.Ponderea efortului în execuþia DMPS
Încep`nd din 1980 s-au elaborat o serie de standarde
ANSI/IEEE privind calitatea software, incluz`nd planuri de
asigurarea calit[\ii, proiecte de verificare a programelor ]i
criterii de testare a produselor software. Cele mai bune metode
de asigurare a calit[\ii software constituie standarde pilot.Un
asemenea standard este procedura de inspectare, prin care sunt
rev[zute documenta\ia de proiectare a soft-ului în cauz[, codul
]i testele elaborate. Aceast[ procedur[ elimin[ p`n[ la 90% din
erorile posibile, erorile care r[m`n neeviden\iate fiind p`n[ la 3
la 1000 linii de cod.

9.2. Etapele proiect[rii software pentru

5 10 15 20 25 30 35

sisteme de achizi\ie

DAS integrate au partea de hardware redus[ la mai

pu\in de jum[tate fa\[ de predecesoarele lor hibride cu
componente discrete, ceea ce are ca rezultat cre]terea
fiabilit[\ii structurii fizice. Buna func\ionare a acestor sisteme
depinde îns[ în foarte mare m[sur[ de calitatea componentei
software, ridic`nd dou[ probleme evidente: nivelul de
1970

1990
2000
1955
1960
1940
1950

1980

încredere în software ]i implica\iile practice pe care le pot avea

defectele din software asupra func\ion[rii sistemului în
Fig.74. Uzura moralã a sistemelor numerice ansamblu.
Conform programului de asigurare a calit[\ii software pentru
2 buna func\ionare a software-ului asociat sisteme de achizi\ie, ponderea activit[\ilor de proiectare ]i
electronicii programabile con\inute în echipamentele numerice; implementare a programelor este ilustrat[ în fig.76.
în DAS de concep\ie ]i fabrica\ie recent[, efortul de proiectare
a p[r\ii hardware (H) reprezint[ doar 20% din totalul activit[\ii
integrare testarea codului ºi modulelor
de proiectare, restul de 80% revenind proiectan\ilor de
software (S) (fig.75). 9% precizarea specificaþiilor
proiectarea 10% 10% funcþionale
propriu-zisã 4%
9%
În prezent, analiza ]i predic\ia bunei func\ion[ri a componentei 15% 2% formularea
4% problemei
software este o disciplin[ mai pu\in pus[ la punct dec`t 2%
fiabilitatea produselor hardware.
dezvoltãri ulterioare testarea
sistemului
- modificãri funcþionale 50%
Nivelul de încredere în software poate fi definit prin - îmbunãtãþirea performanþelor
probabilitatea îndeplinirii cu succes a func\iilor esen\iale pe o - creºterea siguranþei
- reactualizarea hardware
durat[ de timp determinat[.
Fig.76. Ponderea activitãþilor în realizarea software
Calitatea software se refer[ la toate caracteristicile
programelor componente raportate la specifica\iile tehnice ]i
presupune ca erorile (inerente) s[ nu afecteze func\iile vitale

1
 MAD curs 12

Cerin\ele implement[rii practice a produselor software
dedicate sistemelor numerice de achizi\ie vizeaz[ o durat[
minim[ de proiectare, realizarea compromisului între costul
relativ ridicat al inteligen\ei necesitate de programele de înalt[
calitate ]i pre\ul rezonabil al produsului pe pia\[. În fig.77 sunt
reprezentate etapele în care este abordat[ realizarea
componentei software a DAS. Ansamblul software se
parti\ioneaz[ pe subsisteme independente în vederea elabor[rii
lor simultane.
Fiec[reia din cele 7 etape îi corespunde o parte separat[ din
proiectare ]i realizare.
Prima etap[ este formularea corect[ a problemei, prin
definirea obiectivelor. Aceast[ etap[ presupune participarea
nemijlocit[ a beneficiarilor ]i are caracter iterativ, fiind reluat[
pe parcursul elabor[rii programelor propriu-zise, în vederea
optimiz[rii performan\elor.
Testele se realizeaz[ mai înt`i pe simulatoare profesionale sau
pe circuite improvizate care s[ întruneasc[ toate condi\iile
impuse de simularea situa\iilor reale posibile.
Atunci c`nd sunt disponibile simulatoare profesionale,
se testeaz[ performan\ele întregului ansamblu de achizi\ie,
încep`nd cu transformatoarele de curent ]i de tensiune ]i
termin`nd cu elementele de comand[ a întreruptorului, în cele
mai defavorabile condi\ii (defazajul din momentul defectului,
satura\ia transformatoarelor de curent, regimul tranzitoriu al
transformatoarelor capacitive de tensiune, cuplajele mutuale ]i
defectele evolutive).
Etape Documente Activitãþi de asigurare a calitãþii
Definirea Specificaþii Revizuirea
cerinþelor generale specificaþiilor

Etapa a doua const[ în definirea func\ional[;

arhitectura de ansamblu a produsului este determinat[ cu Definirea Specificaþii Revizuirea
participarea at`t a proiectan\ilor de software c`t ]i a celor de funcþionalã funcþionale specificaþiilor
hardware, deoarece presupune parti\ionarea hard/soft ]i
elaborarea programelor de autotestare. Definirea func\ional[
Proiectarea Specificaþii Plan de Analiza
include realizarea prototipurilor pentru unele subsisteme software de proiectare testãri proiectãrii
software, cum sunt interfa\a utilizator ]i comunica\ia la
distan\[, dar ]i evaluarea poten\ialului algoritmilor utiliza\i.
Aceast[ etap[ are pondere maxim[ în durata total[ de elaborare Testarea Codul Analiza Teste
codului ºi sursã codului sintetice
a produsului final, de p`n[ la 12 ori mai mare dec`t definirea modulelor
func\ional[ a sec\iunii hardware.

A treia etap[ este proiectarea propriu-zis[ a Integrare ºi Testãri Teste

teste parþiale subsisteme sintetice
componentei software. Se definesc interconexiunile dintre
p[r\ile principale ale programului, preciz`nd modul în care
sunt procesate vehiculate datele în interiorul sistemului.
Testarea Recepþia
Programul principal este împ[r\it în 5...10 p[r\i separate, Raportul
finalã a DAS la utilizatorului
fiecare parte fiind alc[tuit[ din 5...50 module func\ionale, DAS beneficiar

înaintate simultan inginerilor programatori pentru scurtarea la

maxim a timpului de ob\inere a codului.
A patra etap[ const[ în testarea separat[ a codului
pentru fiecare modul func\ional. Testele se fac chiar pe
componentele hardware (daca exist[ disponibile în momentul
respectiv), sau pe sisteme de emulare (programe speciale sau
emulatoare hardware).
A cincea etap[ este flexibil[, extinderea sa depinz`nd
de rezultatele etapelor anterioare (corectitudinea codului scris
pentru fiecare modul func\ional, func\ionalitatea ]i
performan\ele componentei hardware, etc).
A ]asea etap[ const[ în integrarea ]i testarea par\ial[ a
rutinelor ]i p[r\ilor principale ale programului.
Modulele software sunt interconectate în cadrul programului
principal, dup[ ce au fost testate separat în c`t mai multe
situa\ii posibile. În final se execut[ testarea interfe\ei dintre
modulele programului.
Ultima etap[ const[ în testarea ansamblului DAS. Se
testeaz[ func\ionalitatea întregului program în asociere cu
componenta hardware, într-o multitudine de situa\ii posibile.
Fig.77. Etapele realizãrii componentei software a DAS
Produsul este urm[rit continuu la beneficiar, pentru corectarea
oric[ror situa\ii neprev[zute.
Celelalte corec\ii care se aduc programelor, încadrate
în etapa de mentenan\[ ]i cuprinse în categoria "dezvolt[ri
ulterioare", sunt (corectarea erorilor descoperite dup[ începutul
produc\iei în serie a DAS, îmbun[t[\iri constructive ]i
func\ionale, adapt[ri pentru înlocuirea unor componente
hardware cu altele de alt tip, etc.). Aceast[ etap[ are cea mai
mare pondere în ingineria software aferent[ DAS (fig.76).
O m[sur[ primordial[ de asigurare a calit[\ii este
revizuirea programat[ a elementelor componentei software pe
durata gener[rii codului. Erorile g[site cu ocazia acestor
revizuiri sunt corectate pe loc, înainte de a trece la etapa
urm[toare. Eviden\a erorilor este strict necesar[ în aceast[ faz[
deoarece prin documentele înso\itoare se probeaz[ corec\ia
erorilor respective.
Analiza proiect[rii ]i analiza codului reprezint[ cele
mai productive etape din punct de vedere al asigur[rii calit[\ii.
Analiza componentei software este fundamentat[ pe indica\iile

2

ANSI/IEEE 1028-1988. Se elimin[ disfunc\ionalit[\ile,
secven\ele incorecte ale opera\iilor, asocierile invalide ]i
structurile incomplete de date.
În pofida tuturor acestor m[suri de asigurare a
calit[\ii, nu se poate asigura eliminarea tuturor erorilor posibil
a fi existente în componenta software, deoarece este imposibil
de testat toate combina\iile posibile dintre func\iile
implementate în codul surs[ care pot fi apelate în diferite
secven\e în situa\iile reale.
În sistemele de achizi\ie incluse în sistemele numerice
de monitorizare sunt implementate numeroase func\ii de
autotestare, dedicate detec\iei defectelor din componenta
hardware în vederea elimin[rii lor înainte de a conduce la
operarea incorect[ a monitoarelor. Func\iile de autotestare
extind intervalele de mentenan\[ ]i reduc costurile acestora la
beneficiar.
Din punct de vedere al proiect[rii componentei
hardware, autotestarea trebuie s[ aib[ un suport fizic special,
cu circuite dedicate care, în general, complic[ arhitectura
sistemului. Pentru proiectan\ii componentei software, aceea]i
func\ie implic[ includerea unor secven\e sau rutine specifice în
diferite p[r\i ale programului principal. O prim[ secven\[ de
autotestare este inclus[ chiar la pornirea sistemului ]i const[ în
verificarea integrit[\ii sistemului.
Una din cerin\ele impuse la proiectarea componentei
hardware este ca la apari\ia unui defect hardware s[ se
genereze un semnal de alarm[ iar func\iile de execu\ie care
utilizeaz[ rezultatele m[sur[rilor s[ fie dezactivate.
Nu orice defect din hardware pote fi detectat de func\ia de
autotestare, put`nd exista defecte chiar în circuitele de
autotestare.
Rata defectelor hardware este destul de redus[ (0,03
defecte pe an, pentru un sistem biprocesor cu microcontrolere
de uz general, de complexitate medie, realizat în tehnologia
PCB cu componente din gama comercial[), circa 75% dintre
aceste defecte fiind detectate de func\ia de autotestare. Rezult[
o rat[ teoretic[ a defectelor nesemnalizate mai mic[ de 0,008
defecte pe an, ceea ce echivaleaz[ cu inutilitatea program[rii
interven\iilor de mentenan\[. În practic[, interven\iile pentru
mentenan\[ sunt programate mult mai rar la DAS cu func\ii de
autotestare dec`t la cele care nu au implementat[ aceast[
func\ie.
Pentru ansamblul hardware - software nu exist[ înc[ o
metodologie de estimare a nivelului de încredere sau a ratei
defectelor.
Impactul tehnologiei numerice în sistemele de
achizi\ie implic[ modific[ri semnificative în modalit[\ile de
apreciere a performan\elor ]i siguran\ei în func\ionare.
Metodele tradi\ionale de evaluare a DAS prin analiza ]i
testarea componentei hardware nu mai sunt adecvate, deoarece
ponderea componentei software în proiectele actuale se ridic[
la 80%.
MAD curs 12
Bibliografie
1. Analog Devices - "Data Conversion Products Databook",
1993;
2. Bennet, S.- "Real-Time Computer Control: An
Introduction", Prentice Hall International, 1988;
3. Boyer, A.S.- "SCADA Supervisory Control and Data
Acquisition", Instrument Society of America, 1993;
4. Burr-Brown - "The Handbook of Personal Computer
Instrumentation for Data Acquisition, Test,
Measurement and Control", 4-th Edition, February
1989;
5. Chen, W.-K.- "Passive and Active Filters. Theory and
Implementations", John Willey & Sons, 1986;
6. Helfrick A,Cooper W- "Modern Electronic Instrumentation
and Measurement Systems", Prentice-Hall International
Editions, 1990;
7. Lang,T.T. - "Electronics of Measuring Systems, Practical
Implementation of Analogue and Digital Techniques",
J.Wiley & Sons, 1990;
8. Lang T.T - "Computerized Instrumentation", J.Wiley &
Sons, 1990;
9. Microchip - "PIC16/17 Microcontroller Databook",1995 /
1996;
10. National Instruments - "Data Acquisition Fundamentals",
Application Note 007, May 1996;
11. National Instruments - Signal Conditioning Fundamentals
for PC-Based Data Acquisition Systems", Application
Note 048, November 1997;
12. Op't Eynde, F. & Sansen, W.- "Analog Interfaces for
Digital Processing Systems", Kluwer Academic
Publishers, 1993;
13. Philips Semiconductors - " 8051-Based 8-bit
Microcontrollers", 1994;
14. Texas Instruments - "Mixed Signal and Analog Data
Book", 1997;
15. Texas Instruments - "Data Acquisition Circuits, Data
Conversion and DSP Analog Interface", Databook,
1995;
16. Tooley,M.- "PC-Based Instrumentation and Control",
Butterworth- -Heinemann Newness, 1991;
17. Xantoulis, E. - " Synthesis of Active Low-Pass Filters",
E.A.B.31, No.3, Philips Central Application Laboratory,
1984;