Capitolul 12

Prezentare
Circuite combinationale

______________________
Circuite combinaţionale integrate ______________________
tipizate ______________________
2.1. Preliminarii ______________________
2.2. Porţi logice uzuale
______________________
2.3 Tehnici de analiză a circuitelor cu porţi
logice ______________________
2.4. Multiplexoare şi demultiplexoare ______________________
2.5 Tehnici de analiză a circuitelor cu
demultiplexoare şi/sau cu multiplexoare ______________________
2.6 Memorii ______________________
______________________
Circuite combinationale 1

2.1. Preliminarii
a.) Definiţii
X1
X2
CLC
Xn
Schema bloc de principiu a
unui circuit logic combinaţional
X = {X 1 , X 2 , K X n }
Y = {Y1 , Y2 , KYm }
f = {f1 , f 2 , K f m }
______________________
______________________
Y1
Y1 = f1 ( X 1 , X 2 , ... , X n ) ______________________
Y2 Y2 = f 2 ( X 1 , X 2 , ... , X n )
M
______________________
Ym = f m ( X 1 , X 2 , ... , X n )
Ym ______________________
______________________
______________________
Sc = {X , Y , f }
______________________
f :X →Y
______________________
______________________
Circuite combinationale 2

167
 Prezentare – Circuite combinationale

______________________
2.1. Preliminarii ______________________
b.) Descriere
______________________
1. Explicitarea funcţiei (funcţiilor) logice asociate ______________________
circuitului logic combinaţional;
______________________
Y = f ( A, B ) = A + AB
2. Cu ajutorul tabelului de adevăr
______________________
Intrări
A B
Ieşiri
Y 1 Y2 Y1 = AB + A B + AB
______________________
0 0
0 1
0 1
1 0
Y2 = AB + A B
______________________
1 0
1 1
1 1
1 0 ______________________
______________________
Circuite combinationale 3

______________________
2.1. Preliminarii ______________________
b.) Descriere (cont.)
______________________
3. Cu ajutorul formelor de undă ______________________
______________________
______________________
______________________
______________________
Formele de undă asociate unui circuit combinaţional ______________________
cu două intrări (A, B) şi o ieşire (Y)
______________________
Circuite combinationale 4

______________________
2.2. Porţi logice uzuale ______________________
______________________
______________________
2.2.1. Poarta logică AND
2.2.2. Poarta logică NAND ______________________
2.2.3. Poarta logică OR ______________________
2.2.4. Poarta logică NOR
2.2.5. Poarta logică NOT
______________________
______________________
______________________
______________________
Circuite combinationale 5

168
 Elemente de electronică digitală

______________________
2.2.1. Poarta logică AND ______________________
a.) Definiţie: Circuit logic care realizează funcţia logică ŞI
b.) Simbol şi notaţii folosite
______________________
A &
______________________
Y
B
______________________
Simbol AND; standard ANSI Simbol AND; standard DIN
c.) Descrierea funcţionării cu ajutorul funcţiilor logice ______________________
Y ( A, B ) = AB sau Y ( A, B ) = A × B Y ( A, B ) = A U B ______________________
d.) Descrierea funcţionării cu ajutorul tabelului de adevăr.
Intrări Ieşire
______________________
A B
0 0
0 1
Y
0
0
______________________
1 0
1 1
0
1
______________________
Circuite combinationale 6

______________________
2.2.1. Poarta logică AND (cont.) ______________________
e.) Simulare SPICE a functionării porţii
______________________
16
0
0
1
______________________
0
0
0
A 1
1
0 1 0 ______________________
A B 1 0 0 1
X
X
X B
Y
______________________
1 0 0 0

31
T
X
15
R
F
C Q T
Y
______________________
______________________
Circuit utilizat la simularea Formele de undă asociate cu ______________________
funcţionarii porţii AND circuitul din figura
______________________
Circuite combinationale 7

______________________
2.2.1. Poarta logică AND (cont.) ______________________
f.) Descriere VERILOG a porţii
______________________
1.) Descriere la nivel de poartă logică.
______________________
module P1(A,B,Y); // iniţializarea unui modul cu numele P1
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
and P1(Y,A,B); // apelarea funcţiei P1 care realizează
// funcţia logică AND ______________________
endmodule
______________________
______________________
______________________
Circuite combinationale 8

169
 Prezentare – Circuite combinationale

______________________
2.2.1. Poarta logică AND (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
2.) Descriere la nivel RTL. O posibilă descriere este prezentată mai jos:
______________________
module P2(A,B,Y); // iniţializarea unui modul cu numele P2
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
assign Y=A&B; // lui Y i se atribuie valoarea AB
endmodule ______________________
______________________
______________________
______________________
Circuite combinationale 9

______________________
2.2.1. Poarta logică AND (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
3.) Descriere la nivel comportamental.
______________________
module P3(A,B,Y); // iniţializarea unui modul cu numele P3
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
// atribuirea valorii AB lui Y
always @(A or B) ______________________
begin
Y<=(A & B); ______________________
end
endmodule ______________________
______________________
Circuite combinationale 10

______________________
2.2.1. Poarta logică AND (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii
______________________
Pentru simularea funcţionării porţii a fost construit modulul LAND.
______________________
module LAND(Y,A,B);
input A,B; ______________________
output Y;
reg Y; ______________________
always @(A or B)
begin ______________________
Y<=(A & B);
end ______________________
endmodule
______________________
______________________
Circuite combinationale 11

170
 Elemente de electronică digitală

______________________
2.2.1. Poarta logică AND (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
module Testbench;
______________________
reg A_t,B_t;
wire Y_t;
______________________
LAND LAND_t(Y_t,A_t,B_t);
always
______________________
begin
A_t<=0;B_t<=0;
______________________
#10$display("Y=5b",Y_t);
A_t<=0;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=0;
______________________
end
#10$display("Y=5b",Y_t);
______________________
endmodule Circuite combinationale 12

______________________
2.2.1. Poarta logică AND (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
Circuite combinationale 13

______________________
2.2.2. Poarta logică NAND ______________________
a.) Definiţie: Circuit logic care realizează funcţia logică ŞI negat
b.) Simbol şi notaţii folosite
______________________
A
Y
A &
______________________
B Y
B
______________________
Simbol NAND; standard ANSI Simbol NAND; standard DIN
c.) Descrierea funcţionării cu ajutorul funcţiilor logice ______________________
Y ( A, B ) = AB sau Y ( A, B) = A × B Y ( A, B ) = A I B ______________________
d.) Descrierea funcţionării cu ajutorul tabelului de adevăr.
Intrări Ieşire
______________________
A B
0 0
0 1
Y
1
1
______________________
1 0
1 1
1
0
______________________
Circuite combinationale 14

171
 Prezentare – Circuite combinationale

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
e.) Simulare SPICE a functionării porţii
______________________
16 0
______________________
0 1
0
0
A Y
A 0 1 0 1
______________________
0

X
X
B B 0 0 1 1
______________________
31
T
X
X
15
R
F
C Q T
Y 1 1 1 0
______________________
______________________
Circuit utilizat la simularea Formele de undă asociate cu ______________________
funcţionarii porţii NAND circuitul din figura
______________________
Circuite combinationale 15

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
f.) Descriere VERILOG a porţii
______________________
1.) Descriere la nivel de poartă logică.
______________________
module P4(A,B,Y); // iniţializarea unui modul cu numele P4
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
nand P4(Y,A,B);// apelarea funcţiei P4 care realizează
// funcţia logică NAND ______________________
endmodule
______________________
______________________
______________________
Circuite combinationale 16

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
2.) Descriere la nivel RTL. O posibilă descriere este prezentată mai jos:
______________________
module P5(A,B,Y); // iniţializarea unui modul cu numele P5
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
assign Y=~(A&B); // lui Y i se atribuie valoarea
endmodule ______________________
______________________
______________________
______________________
Circuite combinationale 17

172
 Elemente de electronică digitală

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
3.) Descriere la nivel comportamental.
______________________
module P6(A,B,Y); // iniţializarea unui modul cu numele P6
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
// atribuirea valorii lui Y
always @(A or B) ______________________
begin
Y<=~(A & B); ______________________
end
endmodule ______________________
______________________
Circuite combinationale 18

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii
______________________
Pentru simularea funcţionării porţii a fost construit modulul LNAND.
______________________
module LNAND(Y,A,B);
input A,B; ______________________
output Y;
reg Y; ______________________
always @(A or B)
begin ______________________
Y<=~(A & B);
end ______________________
endmodule
______________________
______________________
Circuite combinationale 19

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
module Testbench;
______________________
reg A_t,B_t;
wire Y_t;
______________________
LNAND LNAND_t(Y_t,A_t,B_t);
always
______________________
begin
A_t<=0;B_t<=0;
______________________
#10$display("Y=5b",Y_t);
A_t<=0;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=0;
______________________
end
#10$display("Y=5b",Y_t);
______________________
endmodule Circuite combinationale 20

173
 Prezentare – Circuite combinationale

______________________
2.2.2. Poarta logică NAND (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
Circuite combinationale 21

______________________
2.2.3. Poarta logică OR ______________________
a.) Definiţie: Circuit logic care realizează funcţia logică SAU
b.) Simbol şi notaţii folosite
______________________
A
Y
A 1 Y
______________________
B B
______________________
Simbol OR; standard ANSI Simbol OR; standard DIN
c.) Descrierea funcţionării cu ajutorul funcţiilor logice ______________________
Y ( A, B ) = A + B sau Y ( A, B ) = A U B ______________________
d.) Descrierea funcţionării cu ajutorul tabelului de adevăr.
Intrări Ieşire
______________________
A B
0 0
0 1
Y
0
1
______________________
1 0
1 1
1
1
______________________
Circuite combinationale 22

______________________
2.2.3. Poarta logică OR (cont.) ______________________
e.) Simulare SPICE a functionării porţii
______________________
______________________
0 1 0 1 ______________________
A
B
0 0 1 1
______________________
Y 0 1 1 1
______________________
______________________
Circuit utilizat la simularea Formele de undă asociate cu ______________________
funcţionarii porţii OR circuitul din figura
______________________
Circuite combinationale 23

174
 Elemente de electronică digitală

______________________
2.2.3. Poarta logică OR (cont.) ______________________
f.) Descriere VERILOG a porţii
______________________
1.) Descriere la nivel de poartă logică.
______________________
module P4(A,B,Y); // iniţializarea unui modul cu numele P4 ______________________
input A; // asignarea intrării A
input B; // asignarea intrării B ______________________
output Y; // asignarea ieşirii Y
or P4(Y,A,B); // apelarea funcţiei P4 care realizează ______________________
// funcţia logică OR
endmodule ______________________
______________________
______________________
Circuite combinationale 24

______________________
2.2.3. Poarta logică OR (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
2.) Descriere la nivel RTL. O posibilă descriere este prezentată mai jos:
______________________
module P5(A,B,Y); // iniţializarea unui modul cu numele P5
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
assign Y=(A|B); // lui Y i se atribuie valoarea A+B
endmodule ______________________
______________________
______________________
______________________
Circuite combinationale 25

______________________
2.2.3. Poarta logică OR (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
3.) Descriere la nivel comportamental.
______________________
module P6(A,B,Y); // iniţializarea unui modul cu numele P6
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
// atribuirea valorii A+B lui Y
always @(A or B) ______________________
begin
Y<=(A | B); ______________________
end
endmodule ______________________
______________________
Circuite combinationale 26

175
 Prezentare – Circuite combinationale

______________________
2.2.3. Poarta logică OR (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii
______________________
Pentru simularea funcţionării porţii a fost construit moduluL LOR.
______________________
module LOR(Y,A,B);
input A,B; ______________________
output Y;
reg Y; ______________________
always @(A or B)
begin ______________________
Y<=(A | B);
end ______________________
endmodule
______________________
______________________
Circuite combinationale 27

______________________
2.2.3. Poarta logică OR (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
module Testbench;
______________________
reg A_t,B_t;
wire Y_t;
______________________
LOR LOR_t(Y_t,A_t,B_t);
always
______________________
begin
A_t<=0;B_t<=0;
______________________
#10$display("Y=5b",Y_t);
A_t<=0;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=0;
______________________
end
#10$display("Y=5b",Y_t);
______________________
endmodule Circuite combinationale 28

______________________
2.2.3. Poarta logică OR (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
Circuite combinationale 29

176
 Elemente de electronică digitală

______________________
2.2.4. Poarta logică NOR ______________________
a.) Definiţie: Circuit logic care realizează funcţia SAU negat
b.) Simbol şi notaţii folosite
______________________
A
Y A 1 Y
______________________
B B
______________________
Simbol NOR; standard ANSI Simbol NOR; standard DIN
c.) Descrierea funcţionării cu ajutorul funcţiilor logice ______________________
Y ( A, B ) = A + B sau Y ( A, B ) = A U B
______________________
d.) Descrierea funcţionării cu ajutorul tabelului de adevăr.
Intrări Ieşire
______________________
A B
0 0
0 1
Y
1
0
______________________
1 0
1 1
0
0
______________________
Circuite combinationale 30

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
e.) Simulare SPICE a functionării porţii
______________________
16
0
0
1
______________________
0
0
0
______________________
A 0 1 0 1
X
X
B 0 0 1 1 ______________________
X

31
T
X
15
R
F
C Q T Y 1 0 0 0 ______________________
______________________
Circuit utilizat la simularea Formele de undă asociate cu ______________________
funcţionarii porţii NOR circuitul din figura
______________________
Circuite combinationale 31

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
f.) Descriere VERILOG a porţii
______________________
1.) Descriere la nivel de poartă logică.
______________________
module P4(A,B,Y); // iniţializarea unui modul cu numele P4
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
nor P4(Y,A,B); // apelarea funcţiei P4 care realizează
// funcţia logică NOR ______________________
endmodule
______________________
______________________
______________________
Circuite combinationale 32

177
 Prezentare – Circuite combinationale

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
2.) Descriere la nivel RTL. O posibilă descriere este prezentată mai jos:
______________________
module P5(A,B,Y); // iniţializarea unui modul cu numele P5
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
assign Y=~(A|B); // lui Y i se atribuie valoarea
endmodule ______________________
______________________
______________________
______________________
Circuite combinationale 33

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
3.) Descriere la nivel comportamental.
______________________
module P6(A,B,Y); // iniţializarea unui modul cu numele P6
input A; // asignarea intrării A ______________________
input B; // asignarea intrării B
output Y; // asignarea ieşirii Y ______________________
// atribuirea valorii A+B lui Y
always @(A or B) ______________________
begin
Y<=~(A | B); ______________________
end
endmodule ______________________
______________________
Circuite combinationale 34

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii
______________________
Pentru simularea funcţionării porţii a fost construit modulul LNOR.
______________________
module LNOR(Y,A,B);
input A,B; ______________________
output Y;
reg Y; ______________________
always @(A or B)
begin ______________________
Y<=~(A | B);
end ______________________
endmodule
______________________
______________________
Circuite combinationale 35

178
 Elemente de electronică digitală

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
module Testbench;
______________________
reg A_t,B_t;
wire Y_t;
______________________
LNOR LNOR_t(Y_t,A_t,B_t);
always
______________________
begin
A_t<=0;B_t<=0;
______________________
#10$display("Y=5b",Y_t);
A_t<=0;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=1;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;B_t<=0;
______________________
end
#10$display("Y=5b",Y_t);
______________________
endmodule Circuite combinationale 36

______________________
2.2.4. Poarta logică NOR (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
Circuite combinationale 37

______________________
2.2.5. Poarta logică NOT ______________________
a.) Definiţie: Circuit logic care realizează funcţia NU
b.) Simbol şi notaţii folosite
______________________
A Y A
1
Y
______________________
______________________
Simbol NOT; standard ANSI Simbol NOT; standard DIN
c.) Descrierea funcţionării cu ajutorul funcţiilor logice ______________________
Y ( A) = A ______________________
d.) Descrierea funcţionării cu ajutorul tabelului de adevăr.
Intrare Ieşire
______________________
A Y ______________________
0 1
1 0 ______________________
Circuite combinationale 38

179
 Prezentare – Circuite combinationale

2.2.5. Poarta logică NOT (cont.)
e.) Simulare SPICE a functionării porţii
A 1 0
B 0 1
Circuit utilizat la simularea Formele de undă asociate cu
funcţionarii porţii NOT circuitul din figura
Circuite combinationale 39
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________

______________________
2.2.5. Poarta logică NOT (cont.) ______________________
f.) Descriere VERILOG a porţii
______________________
1.) Descriere la nivel de poartă logică.
______________________
module P4(A,B,Y); // iniţializarea unui modul cu numele P4
input A; // asignarea intr ării A ______________________
input B; // asignarea intr ării B
output Y; // asignarea ieşirii Y ______________________
nor P4(Y,A,B); // apelarea funcţ iei P4 care realizează
// funcţia logică NOR ______________________
endmodule
______________________
______________________
______________________
Circuite combinationale 40

______________________
2.2.5. Poarta logică NOT (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
2.) Descriere la nivel RTL. O posibilă descriere este prezentată mai jos:
______________________
module P11(A,Y); // iniţializarea unui modul cu numele P11
input A; // asignarea intr ării A ______________________
output Y; // asignarea ieşirii Y
assign Y=~A; // lui Y i se atribuie valoarea ______________________
endmodule
______________________
______________________
______________________
______________________
Circuite combinationale 41

180
 Elemente de electronică digitală

______________________
2.2.5. Poarta logică NOT (cont.) ______________________
f.) Descriere VERILOG a porţii (cont.)
______________________
3.) Descriere la nivel comportamental.
______________________
module P12(A,Y); // iniţializarea unui modul cu numele P12
input A; // asignarea intr ării A ______________________
output Y; // asignarea ieşirii Y
// atribuirea valorii lui Y ______________________
always @(A)
begin ______________________
Y<=~A;
end ______________________
endmodule
______________________
______________________
Circuite combinationale 42

______________________
2.2.5. Poarta logică NOT (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii
______________________
Pentru simularea funcţionării por ţii a fost construit modulul LNOT.
______________________
module LNOT(Y,A);
input A; ______________________
output Y;
reg Y; ______________________
always @(A)
begin ______________________
Y<=~A;
end ______________________
endmodule
______________________
______________________
Circuite combinationale 43

______________________
2.2.5. Poarta logică NOT (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
module Testbench;
______________________
reg A_t;
wire Y_t;
______________________
LNOT LNOT_t(Y_t,A_t,B_t);
always
______________________
begin
A_t<=0;
______________________
#10$display("Y=5b",Y_t);
A_t<=1;
______________________
#10$display("Y=5b",Y_t);
end
______________________
endmodule
______________________
______________________
Circuite combinationale 44

181
 Prezentare – Circuite combinationale

______________________
2.2.5. Poarta logică NOT (cont.) ______________________
g.) Simulare VERILOG a funcţionării porţii (cont.)
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
Circuite combinationale 45

______________________
2.3 Tehnici de analiză a circuitelor ______________________
cu porţi logice ______________________
______________________
2.3.1 Explicitarea funcţiei logice a circuitului ______________________
2.3.2 Simularea SPICE a funcţionării circuitului ______________________
2.3.3 Simularea VERILOG a funcţionării
circuitului
______________________
______________________
______________________
______________________
Circuite combinationale 46

______________________
2.3.1 Explicitarea funcţiei logice a ______________________
circuitului
______________________
A A A+ B
______________________
B B
C
Y
C
C ( A + B )C ______________________
______________________
Circuit logic Explicitarea funcţiei logice
implementată de circuitul din figura ______________________
______________________
______________________
______________________
Circuite combinationale 47

182
 Elemente de electronică digitală

______________________
2.3.2 Simularea SPICE a funcţionării ______________________
circuitului
16
0
0
1
______________________
0
0
0 A
______________________
X
X
X
B
C ______________________
31
T
X
15
R
F
C Q T
Y
______________________
Circuit utilizat pentru simularea Formele undă asociate circuitului
______________________
funcţionării circuitului ______________________
______________________
______________________
Circuite combinationale 48

______________________
2.3.3 Simularea VERILOG a funcţionării ______________________
circuitului
A d ______________________
B
C
e Y
______________________
Notaţiile folosite pentru descriere VERILOG ______________________
module EXEMPLU(Y,A,B,C);// desemnarea numelui modulului
input A,B,C; // desemnarea variabilelor A,B,C ca intrări
______________________
output Y; // desemnarea variabilei Y ca ieşire
wire d,e; // desemnarea variabilelor d,e ca fiind conexiuni ______________________
and SI(d.A,B); // apelarea func. and sub numele SI cu ieşire d şi intrări A,B
not NU(e,C); // apelarea funcţiei not subnumele NU cu ieşire e şi intrare C
nand SINU(Y,d,e);// apelarea func. nand subnum. SINU cu intr. d,e şi ieşire Y
______________________
endmodule
______________________
Programul utilizat pentru descrierea circuitului ______________________
Circuite combinationale 49

______________________
2.3.3 Simularea VERILOG a funcţionării ______________________
circuitului (cont.)
module Testbench ; ______________________
reg intrare_A, intrare_B, intrare_C;
wire iesire_Y;
EXEMPLU EXEMPLU_T(intrare_A, intrare_B, intrare_C, iesire_Y);
______________________
initial
begin
______________________
#1intrare_A<=0; intrare_B<=0; intrare_C<=0;
#1intrare_A<=1; intrare_B<=0; intrare_C<=0;
______________________
#1intrare_A<=0; intrare_B<=1; intrare_C<=0;
#1intrare_A<=1; intrare_B<=1; intrare_C<=0;
______________________
#1intrare_A<=0; intrare_B<=0; intrare_C<=1;
#1intrare_A<=1; intrare_B<=0; intrare_C<=1;
______________________
#1intrare_A<=0; intrare_B<=1; intrare_C<=1;
#1intrare_A<=1; intrare_B<=1; intrare_C<=1;
______________________
#1intrare_A<=0; intrare_B<=0; intrare_C<=0;
end
______________________
endmodule Circuite combinationale 50

183
 Prezentare – Circuite combinationale

______________________
2.3.3 Simularea VERILOG a funcţionării ______________________
circuitului (cont.)
______________________
______________________
______________________
______________________
______________________
Formele de undă obţinute prin rularea programelor VERILOG
______________________
______________________
______________________
Circuite combinationale 51

______________________
2.4 Multiplexoare şi ______________________
demultiplexoare ______________________
______________________
2.4.1. Multiplexorul ______________________
2.4.2. Demultiplexorul / Decodorul ______________________
2.4.3. Decodoare specializate
______________________
______________________
______________________
______________________
Circuite combinationale 52

______________________
2.4.1. Multiplexorul ______________________
a.) Definiţie: Circuit electronic cu „n” intrări şi o ieşire, care
realizează funcţia unui comutator rotativ cuplat ca în figura
______________________
D1
D0
______________________
D2
D3
Y
______________________
b.) Simbol şi notaţii folosite ______________________
______________________
______________________
______________________
Simbol MUX; standard ANSI Simbol MUX; standard DIN ______________________
Circuite combinationale 53

184
 Elemente de electronică digitală

______________________
2.4.1. Multiplexorul (cont.) ______________________
c.) Descrierea funcţionării cu ajutorul funcţiilor logice
D0 ______________________
D1
Y
______________________
D2

D3
______________________
______________________
A
B
______________________
Schema desfăsurată a unui multiplexor 4 la 1 ______________________
Y = A BD0 + A BD1 + ABD2 + ABD3 ______________________
______________________
Circuite combinationale 54

______________________
2.4.1. Multiplexorul (cont.) ______________________
d.) Descrierea funcţionării cu ajutorul tabelului de adevăr.
______________________
Adrese Date Ieşiri
B A D0 D1 D2 D3 Y ______________________
0
0
0
0
1
0
X
X
X
X
X
X
1
0
______________________
0 1 X 1 X X 1 ______________________
0 1 X 0 X X 0
1 0 X X 1 X 1
______________________
1
1
0
1
X
X
X
X
0
X
X
1
0
1
______________________
1 1 X X X 0 0 ______________________
Tabelul 2.6
______________________
Circuite combinationale 55

______________________
2.4.1. Multiplexorul (cont.) ______________________
e.) descriere VERILOG a multiplexorului 4 la 1
module mux4_la_1 (Dt, Ad, Y); // desemnarea intrărilor
______________________
input [0:3] Dt; // intrare de date pe patru biti
input [0:1] Ad; // intrare de adresa pe doi biti ______________________
//. desemnarea ieşirii
output Y; ______________________
reg Y;
// descrierea funcţionării
always @ (Dt or Ad)
______________________
if (Ad==0)
Y<=Dt[0];
______________________
else if (Ad==1)
Y<=Dt[1]; ______________________
else if (Ad==2)

else
Y<=Dt[2]; ______________________
endmodule
Y<=Dt[3];
______________________
Circuite combinationale 56

185
 Prezentare – Circuite combinationale

______________________
2.4.1. Multiplexorul (cont.) ______________________
f.) Simulare SPICE a functionării multiplexorului 4 la 1
______________________
16
0
0
0

D0
______________________
0
0

X
D0
D1

D2
Y
D1
D2
D3
______________________
X

31
T
X
X
15
R
A
B
D3

C
F
Q T Y
______________________
~G

______________________
Circuit utilizat pentru simularea
funcţionării multiplexorului în
Formele de undă ataş ate
circuitului din figura
______________________
situaţia în care A=0 şi B=0 ______________________
______________________
Circuite combinationale 57

______________________
2.4.1. Multiplexorul (cont.) ______________________
f.) Simulare SPICE a functionării multiplexorului 4 la 1
______________________
16 0
0
0
0
1

D0
______________________
0

X
D0
D1

D2
Y D1
D2
D3
______________________
______________________
X D3
X A
X F
B C Q T
31 15
Y
______________________
T R ~G

Circuit utilizat pentru simularea

funcţionării multiplexorului în
Formele de undă ataş ate
circuitului din figura
______________________
situaţia în care A=1 şi B=0 ______________________
______________________
Circuite combinationale 58

______________________
2.4.1. Multiplexorul (cont.) ______________________
f.) Simulare SPICE a functionării multiplexorului 4 la 1
______________________
16 0
0
0
1
______________________
0
0

X
D0
D1
Y D0
D1
D2
______________________
D2
X
X
X
D3
A
B
F
D3
______________________
C Q T
31
T
15
R ~G Y
______________________
Circuit utilizat pentru simularea
funcţionării multiplexorului în
Formele de undă ataş ate
circuitului din figura
______________________
situaţia în care A=0 şi B=1 ______________________
______________________
Circuite combinationale 59

186
 Elemente de electronică digitală

______________________
2.4.1. Multiplexorul (cont.) ______________________
f.) Simulare SPICE a functionării multiplexorului 4 la 1
______________________
______________________
D0
D1
D2
______________________
D3
______________________
Y
______________________
Circuit utilizat pentru simularea
funcţionării multiplexorului în
Formele de undă ataş ate
circuitului din figura
______________________
situaţia în care A=1 şi B=1 ______________________
______________________
Circuite combinationale 60

______________________
2.4.1. Multiplexorul (cont.) ______________________
g.) Simulare VERILOG a funcţionării multiplexorului 4 la 1
module Testbench;
reg [0:3] intrare_D;
always
begin
______________________
reg [0:1] adresa_t;
wire iesire_Y;
initial always
#2intrare_D[1]=~intrare_D[1];
end ______________________
begin
intrare_D[0]=0;
intrare_D[1]=0;
begin
#4intrare_D[2]=~intrare_D[2]; ______________________
end
intrare_D[2]=0;
intrare_D[3]=0;
adresa_t[0]=0;
always
begin ______________________
#8intrare_D[3]=~intrare_D[3];

always
end
adresa_t[1]=0;
always
end
______________________
begin
begin

#1intrare_D[0]=~intrare_D[0];
#16adresa_t[0]=~adresa_t[0];
end
______________________
always

always
end begin
#32adresa_t[1]=~adresa_t[1];
______________________
begin end
#2intrare_D[1]=~intrare_D[1];
end
mux4_la_1 mux4_la_1_t (intrare_D,
adresa_t, iesire_Y);
______________________
endmodule
Circuite combinationale 61

______________________
2.4.1. Multiplexorul (cont.) ______________________
g.) Simulare VERILOG a funcţionării multiplexorului 4 la 1
______________________
______________________
______________________
______________________
______________________
Formele de undă obţinute prin simulare VERILOG a
unui muiltiplexor 4 la 1
______________________
______________________
______________________
Circuite combinationale 62

187
 Prezentare – Circuite combinationale

______________________
2.4.2. Demultiplexorul / Decodorul ______________________
Observatie.) ______________________
______________________
Circuitele integrate cu rol de demultiplexor pot fi utilizate ______________________
şi ca circuite de decodare. Deosebirea esenţială constă
în modul în care este utilizată intrarea de validare ______________________
(„enable”). În cazul în care această intrare este utilizată
ca intrare de date, circuitul capătă rolul de
______________________
demultiplexor, pe cánd neutilizarea acestei intrări atrage ______________________
utilizarea circuitului ca decodor.
______________________
______________________
Circuite combinationale 63

______________________
2.4.2. Demultiplexorul ______________________
a.) Definiţie: Circuit electronic cu o intrare şi “n” ieşiri, care
realizează funcţia unui comutator rotativ cuplat ca în figura
______________________
Y0
______________________
Y1
G
Y2 ______________________
Y3
b.) Simbol şi notaţii folosite ______________________
______________________
______________________
______________________
Simbol DMUX; standard ANSI Simbol DMUX; standard DIN ______________________
Circuite combinationale 64

______________________
2.4.2. Demultiplexorul (cont.) ______________________
c.) Descrierea funcţionării cu ajutorul funcţiilor logice
B A
______________________
______________________
Y0 = G AB
Y1 = G AB
______________________
Y0

Y1
Y2 = G A B ______________________
Y2 Y3 = G AB ______________________
G Y3 ______________________
Schema desfăsurată a ______________________
unui multiplexor 4 la 1
______________________
Circuite combinationale 65

188
 Elemente de electronică digitală

______________________
2.4.2. Demultiplexorul (cont.) ______________________
d.) Descrierea funcţionării demultiplexorului cu ajutorul
tabelului de adevăr
______________________
______________________
Intrări
Enable Adrese
Ieşiri ______________________
G B A Y0 Y1 Y2 Y3 ______________________
1 X X 1 1 1 1
0 0 0 0 1 1 1 ______________________
0 0 1 1 0 1 1
0 1 0 1 1 0 1 ______________________
0 1 1 1 1 1 0 ______________________
______________________
Circuite combinationale 66

______________________
2.4.2. Demultiplexorul (cont.) ______________________
e.) descriere VERILOG a demultiplexorului 1 la 4
module dmux4 (G, Ad, Y);
______________________
// intrari
input G; ______________________
input [0:1] Ad;
// iesiri ______________________
output [0:3] Y;
reg [0:3] Y;
// functionarea demux
______________________
always @ (G or Ad)
if (Ad==0)
______________________
Y[0]<=G;
else if (Ad==1) ______________________
Y[1]<=G;
else if (Ad==2)
Y[2]<=G;
______________________
else
Y[3]<=G;
______________________
endmodule Circuite combinationale 67

______________________
2.4.2. Demultiplexorul (cont.) ______________________
f.) Simulare SPICE a funcţionării demultiplexorului 1 la 4.
______________________
______________________
G ______________________
A0
A1

Y0
______________________
Y1
Y2
Y3 ______________________
______________________
Circuit utilizat pentru Formele de undă ataşate
simularea funcţionării circuitului din figura ______________________
demultiplexorului
______________________
Circuite combinationale 68

189
 Prezentare – Circuite combinationale

______________________
2.4.2. Demultiplexorul (cont.) ______________________
g.) Simulare VERILOG a funcţionării demultiplexorului 1 la 4
______________________
module Testbench; always
reg intrare_G;
reg [0:1] adresa_t;
begin
#16adresa_t[0]=~adresa_t[0];
______________________
wire [0:3] iesire_Y;
initial always
end
______________________
begin begin
#1intrare_G=0; #32adresa_t[1]=~adresa_t[1]; ______________________
#1adresa_t[0]=0; end

end
#1adresa_t[1]=0; endmodule ______________________
always
begin
______________________
#1intrare_G=~intrare_G;
end ______________________
______________________
Circuite combinationale 69

______________________
2.4.2. Demultiplexorul (cont.) ______________________
g.) Simulare VERILOG a funcţionării demultiplexorului 1 la 4
______________________
______________________
______________________
______________________
______________________
______________________
Formele de undă obţinute prin simulare VERILOG ______________________
a unui demultiplexor 1 la 4
______________________
Circuite combinationale 70

______________________
2.4.3. Decodoare specializate ______________________
______________________
a.) Decodor BCD – 7 segmente ______________________
b.) Decodor BCD - zecimal
______________________
______________________
______________________
______________________
______________________
______________________
Circuite combinationale 71

190
 Elemente de electronică digitală

2.4.3. Decodoare specializate
a.) Decodor BCD – 7 segmente
Simbol
Simbol decodor BCD - 7
segmente; standard ANSI
Circuite combinationale
Simbol decodor BCD - 7
segmente; standard DIN
72
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________

______________________
2.4.3. Decodoare specializate ______________________
a.) Decodor BCD – 7 segmente
Tabelul de adevar ______________________
D
Intrări
C B A 0 1 2
Ieşiri
3 4 5 6
______________________
0 0 0 0 1 1 1 1 1 1 0 ______________________
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1 ______________________
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1 ______________________
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 0 0 1 1 1 1 1 ______________________
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1 ______________________
1 0 0 1 1 1 1 0 0 1 1
Tabelul 2.9 ______________________
Circuite combinationale 73

______________________
2.4.3. Decodoare specializate ______________________
a.) Decodor BCD – 7 segmente
Aplicatii ______________________
A A
0
______________________
B B
1

C C
2

3
______________________
D D
4

5
ABCDE FG
______________________
6
______________________
______________________
Modul de conectare al decodorului BCD – 7 segmente cu ______________________
o celulă de afişaj de 7 semente ______________________
Circuite combinationale 74

191
 Prezentare – Circuite combinationale

2.4.3. Decodoare specializate
b.) Decodor BCD – zecimal
Simbol
Simbol decodor BCD -
zecimal; standard ANSI
Circuite combinationale
Simbol decodor BCD -
zecimal; standard DIN
75
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________
______________________

______________________
2.4.3. Decodoare specializate ______________________
b.) Decodor BCD – zecimal
Tabelul de adevar
______________________
Intrări Ieşiri
______________________
D C B A 0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
______________________
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1 ______________________
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1 ______________________
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1 ______________________
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 1 ______________________
1 0 0 1 1 1 1 1 1 1 1 1 1 0
______________________
Circuite combinationale 76

______________________
2.5 Tehnici de analiză a ______________________
circuitelor cu demultiplexoare ______________________
şi/sau cu multiplexoare ______________________
______________________
2.5.1 Formularea problemei aleasă ca exemplu ______________________
2.5.2 Analiza funcţionării circuitului
2.5.3 Simularea SPICE a funcţionării circuitului.
______________________
2.5.4 Simularea VERILOG a funcţionării circuitului ______________________
______________________
______________________
Circuite combinationale 77

192
 Elemente de electronică digitală

______________________
2.5.1 Formularea problemei aleasă ca ______________________
exemplu
______________________
D0 Y 2 4
______________________
D0 1Y0 Y0
D1
D2
D1
D2
3 1A
1B
1Y1
1Y2
5
6
Y1
Y2
D3, D2, D1, D0
A1, A0
intrări de date;
intrări de selecţie
______________________
D3 1 7
pentru multiplexor;
A0
A1
D3
A
B
~1G
1Y3 Y3
A3, A2 intrări de selecţie ______________________
pentru demultiplexor;
~G
Y3, Y2, Y1, Y0 ieşiri de date; ______________________
A2
A3 ______________________
Circuit de multiplexare ______________________
demultiplexare
______________________
Circuite combinationale 78

______________________
2.5.2 Analiza funcţionării circuitului ______________________
______________________
D0 Y 2 4

D1
D2
D0

D1

D2
3
1B
1A
1Y0

1Y1
5

6
Y0
Y1 Intrări Ieşire ______________________
1Y2 Y2 Codificare
D3
______________________
1 7
D3
~1G
1Y3 Y3 A1 A0 Y
A0 A zecimală
A1 B
0 0 0 D0
~G
0
1
1
0
1
2
D1
D2
______________________
A2
A3 1 1 3 D3
Explicitarea modului în care intrările
______________________
Circuit de multiplexare
demultiplexare
sunt conectate la ieşire funcţie de
adresa de selecţie
______________________
______________________
______________________
Circuite combinationale 79

______________________
2.5.2 Analiza funcţionării circuitului ______________________
______________________
D0
D1
D0
Y 2

3
1A
1Y0
4

5
Y0
Intrări ______________________
D1
Y1 Ieşiri
Codif.
______________________
1Y1
D2 1B 6
D2
1Y2 Y2 A3 A2 G
D3 1 7

A0
D3

A
~1G
1Y3
Y3 Zecim.
A1 B

~G 0 0 0 Y 0 = G
______________________
A2
0 1 1 Y1 = G
A3
1 0 2 Y 2 = G ______________________
Circuit de multiplexare 1 1 3
demultiplexare
Y3 = G
Explicitare modului în care intrarea este
______________________
conectată la ieşire funcţie de adresa de
selecţ ie
______________________
______________________
Circuite combinationale 80

193
 Prezentare – Circuite combinationale

______________________
2.5.2 Analiza funcţionării circuitului ______________________
Adresa selecţie mux Adresă selecţie dmux Modul de conectare al
{A 1, A 0}
0
{A 3, A 2}
0
intrărilor la ieşiri
Y0=D0
______________________
1
2
0
0
Y0=D1
Y0=D2
______________________
3 0 Y0=D3
0 1 Y1=D0 ______________________
1 1 Y1=D1
2
3
1
1
Y1=D2
Y1=D3
______________________
0
1
2
2
Y2=D0
Y2=D1
______________________
2 2 Y2=D2
3 2 Y2=D3 ______________________
0 3 Y3=D0
1 3 Y3=D1 ______________________
2 3 Y3=D2
3 3 Y3=D3 ______________________
Circuite combinationale 81

______________________
2.5.2 Analiza funcţionării circuitului ______________________
______________________
D0 D0
Y 2 4
Y0
Modul de
______________________
D1 1A
1Y0
5 Adresa Adresă
D2
D3
D1
D2
3

1
1B
1Y1

1Y2
6

7
Y1
Y2
selecţie selecţie
conectare
al intrărilor
______________________
D3
~1G
1Y3 Y3 mux dmux
A0 la ieşiri
A1
A
B

~G
0 0 Y0=D0 ______________________
1 1 Y1=D1
A2 2 2 Y2=D2 ______________________
A3 3 3 Y3=D3
Circuit de multiplexare Tabel simplificat de funcţionare al ______________________
demultiplexare circuitului din figura ______________________
______________________
Circuite combinationale 82

______________________
2.5.3 Simularea SPICE a funcţionării ______________________
circuitului
16 0
______________________
0
0
0
1

______________________
0

X
______________________
X

31
X
X
15
D0
D1
Y
2

3
1A 1Y0
4
5
F
C Q T
______________________
T R 1Y1
D2
D3

A
1
1B

~1G
1Y2
1Y3
6
7 ______________________
B

~G
______________________
______________________
Circuit utilizat pentru simularea circuitului de
multiplexare demultiplexare ______________________
Circuite combinationale 83

194
 Elemente de electronică digitală

______________________
2.5.3 Simularea SPICE a funcţionării ______________________
circuitului
______________________
D0 ______________________
D1
D2
D3 ______________________
A
______________________
Y0
Y1
Y2
______________________
Y3
______________________
Formele de undă obţinute prin simularea
______________________
funcţionării circuitului ______________________
Circuite combinationale 84

______________________
2.5.3 Simularea SPICE a funcţionării ______________________
circuitului
______________________
Se constată că:
______________________
1. dacă adresa de selecţie A este {A0, A1}={0, 0},
ieşirea Y0 este identică cu intrarea D0.
______________________
2. dacă adresa de selecţie A este {A0, A1}={0, 1}, ______________________
ieşirea Y1 este identică cu intrarea D1
3. dacă adresa de selecţie A este {A0, A1}={1, 0}, ______________________
ieşirea Y2 este identică cu intrarea D2
4. dacă adresa de selecţie A este {A0, A1}={1, 1}, ______________________
ieşirea Y3 este identică cu intrarea D3 ______________________
______________________
Circuite combinationale 85

______________________
2.5.4 Simularea VERILOG a funcţionării ______________________
circuitului
module dmux4 (g, Ado, Yf); module mux4_la_1 (Dt, Ad, Ys);
______________________
// intrari input [0:3] Dt;
input g; input [0:1] Ad; ______________________
input [0:1] Ado; output Ys;
// iesiri reg Ys; ______________________
output [0:3] Yf; always @ (Dt or Ad)
reg [0:3] Yf;
always @ (g or Ado)
if (Ad==0)
Ys<=Dt[0];
______________________
if (Ado==0) else if (Ad==1)
Yf[0]<=g; Ys<=Dt[1];
______________________
else if (Ado==1) else if (Ad==2)
Yf[1]<=g; Ys<=Dt[2]; ______________________
else if (Ado==2) else

else
Yf[2]<=g;
endmodule
Ys<=Dt[3]; ______________________
endmodule
Yf[3]<=g;
______________________
Circuite combinationale 86

195
 Prezentare – Circuite combinationale

______________________
2.5.4 Simularea VERILOG a funcţionării ______________________
circuitului
Programul utilizat pentru modelarea Programul de test:
______________________
circuitului prezentat: module Testbench;
reg [0:3] Dx;
______________________
module muxdmux (D, Ai, Ao, Yo); reg [0:1] Aix;
input [0:3] D; reg [0:1] Aox;
______________________
input [0:1 ] Ai; wire [0:3] Yx;
input [0:1] Ao; initial ______________________
output [0:3] Yo; begin
wire m; Dx[0]=0; ______________________
Dx[1]=0;
mux4_la_1 mux (D, Ai, m);
dmux4 dmux (m, Ao, Yo);
Dx[2]=0;
Dx[3]=0;
______________________
endmodule Aix[0]=0;
Aix[1]=0;
______________________
Aox[0]=0;
Aox[1]=0; ______________________
end
Circuite combinationale 87

______________________
2.5.4 Simularea VERILOG a funcţionării ______________________
circuitului
Programul de test (cont.): Programul de test - semnal intrari (cont.):
______________________
// initializarea intrarilor
always
begin ______________________
#1Dx[0]=~Dx[0];
initial
begin end ______________________
always
Dx[0]=0;
Dx[1]=0;
begin
#2Dx[1]=~Dx[1];
______________________
Dx[2]=0;
Dx[3]=0; always
end
______________________
Aix[0]=0; begin
Aix[1]=0; #4Dx[2]=~Dx[2]; ______________________
Aox[0]=0; end
Aox[1]=0; always
begin
______________________
end
end
#8Dx[3]=~Dx[3]; ______________________
Circuite combinationale 88

______________________
2.5.4 Simularea VERILOG a funcţionării ______________________
circuitului
Programul de test - semnal adrese: Programul de test - semnal adrese
______________________
always always ______________________
begin
begin
#16Aix[0]=~Aix[0]; #128Aox[1]=~Aox[1]; ______________________
end
end
always // conectarea semnalelor la intrari
______________________
begin
#32Aix[1]=~Aix[1]; muxdmux muxdmux4 (Dx, Aix, Aox, Yx);
______________________
end endmodule
always ______________________
begin
#64Aox[0]=~Aox[0]; ______________________
end
______________________
Circuite combinationale 89

196
 Elemente de electronică digitală

______________________
2.5.4 Simularea VERILOG a funcţionării ______________________
circuitului
______________________
______________________
______________________
______________________
______________________
______________________
Figura prezintă rezultatele obţinute pentru situaţiile în care
______________________
adresele multiplexorului au valori 0 sau 2 ______________________
Circuite combinationale 90

______________________
2.5.4 Simularea VERILOG a funcţionării ______________________
circuitului
______________________
______________________
______________________
______________________
______________________
______________________
Figura prezintă rezultatele obţinute pentru situaţiile în care
______________________
adresele multiplexorului au valori 1 sau 3 ______________________
Circuite combinationale 91

______________________
2.6 Memorii ______________________
a.) Definiţie: Circuite electronice care realizează funcţia ______________________
memorare adică de a păstra o informaţie binară într-o locaţie
ce poate fi adresată printr-un alt număr numit adresa locaţiei.
______________________
______________________
Observaţie: Litaratura de specialitate prezintă două tipuri
principale de memorie: ______________________
1. memorii ROM (Read Only Memory) memorii ce pot fi doar ______________________
citite, după ce au fost în prealabil încrise de obicei în ______________________
procesul de fabricaţie;
2. memorii RAM (Random Acces Memory) memorii ce pot fi ______________________
utilizate atát pentru scriere cát şi pentru citire
______________________
Circuite combinationale 92

197
 Prezentare – Circuite combinationale

______________________
2.6 Memorii ______________________
b.) Simbol şi notaţii folosite ______________________
______________________
MAGISTRALA
DE ADRESE
MAGISTRALA
______________________
DE DATE
______________________
______________________
MAGISTRALA
DE CONTROL
______________________
Simbolul general al unei memorii ______________________
______________________
Circuite combinationale 93

______________________
2.6 Memorii ______________________
c.) Structura unei memorii ______________________
+EC
______________________
D
E
______________________
MAGISTRALA
DE ADRESE
C
O
D
O
______________________
MAGISTRALA
DE CONTROL
R
______________________
MAGISTRALA
DE DATE
______________________
Structura de principiu a Structura unei celule de
______________________
unui ROM memorie ______________________
Circuite combinationale 94

______________________
2.6 Memorii ______________________
c.) Structura unei memorii ______________________
Familia memoriilor ROM cuprinde: ______________________
PROM (Programmable Read-Only Memory), memorii care pot fi
scrise (programate) cu ajutorul unui dispozitiv special. Un PROM nu
______________________
poate fi scris decát o singur ă dată.
EPROM (Erasable Programmable Read-Only Memory), memorii
______________________
care pot fi sterse. Scrierea se realizează tot cu ajutorul unui
programator numit programator EPROM.
______________________
EAROM (Electrically Alterable Read-Only Memory) memorii al căror
conţ inut poate fi modificat bit cu bit.
______________________
EEPROM (Electrically Erasable Programmable Read-Only Memory)
memorii care pot fi şterse (nu numai bit cu bit ci intregi secţiuni sau
______________________
chiar în totalitate), respectiv rescrise făr ă a necesita demontarea lor
din calculator ______________________
Circuite combinationale 95

198
 Elemente de electronică digitală

______________________
2.6 Memorii ______________________
d.) descrierea VERILOG ______________________
module SRAM (dateout ,datein, adresa, w);
input [9:0] adresa;
______________________
input [3:0] datein;
input w;
______________________
output [3:0] dateout;
reg [3:0] date;
______________________
reg [0:3] SRAM [1023:0]; // memoria
______________________
always @ (datein or adresa or w)
begin
______________________
if (~w) SRAM [adresa] <=datein;
else dateout<=mem[adresa];
______________________
endmodule
end
______________________
Circuite combinationale 96

199
Prezentare – Circuite combinationale

200