Parametrii porţilor logice

Notiuni generale

Prin parametrii unei porţi logice se înţeleg valorile de catalog ale mărimilor
care îi caracterizează funcţionarea sa când este interconectată cu alte circuite
din aceeaşi familie sau în condiţii de test. Pentru a avea o compatibilitate la
funcţionarea împreună a circuitelor logice din diferite familii se impune o
specificare unificată a parametrilor necesari de interconectare. O specificare
unificată a parametrilor pentru diferite familii logice uşurează problema
sintezei reţelelor logice.
Parametrii trebuie să caracterizeze regimul de curent continuu, regimul
tranzitoriu şi regimul de zgomot. Frecvent, aceşti parametrii sunt daţi în
cataloage ca valori tipice (normale) şi ca valori pentru cazul cel mai
defavorabil. Cazul cel mai defavorabil presupune circuitul cel mai
defavorabil în conjuncţie cu condiţiile cele mai defavorabile (de
temperatură, tensiune de alimentare). Gama normală de temperatură este
între 0 0 C şi 70 0 C pentru aplicaţii civile dar se extinde la
- 55 0 C  125 0 C pentru aplicaţii militare. Condiţiile de tensiune de
alimentare se specifică prin abaterile faţă de tensiunea de alimentare
V  V . Proiectarea chiar în cazul cel mai defavorabil, trebuie să asigure
respectarea valorilor de catalog ale parametrilor. În cazul în care
funcţionarea circuitului logic impune depăşirea valorilor de catalog ale
parametrilor, este necesar să se determine experimental valorile acestor
parametri.

Nivelurile de tensiune

Modelarea celor două cifre binare se bazează pe faptul că circuitul are în

funcţionarea sa numai două niveluri diferite de tensiune între care există o
zonă interzisă. De fapt cele două plaje de tensiune admise, sunt V H şi
V L (Fig.1.1. 1) în interiorul cărora valoarea tensiunii reprezintă cifra
binară fixată (prin convenţie).
Prin existenţa acestor plaje se insensibilizează variaţiile produse de:
modificarea tensiunii, îmbătrânirea pieselor, temperatură, zgomot. Oricare
valoare a tensiunii din interiorul plajei corespunde cifrei binare fixate prin
convenţia respectivă. Detectarea numai a cifrelor logice 0 şi 1, face ca
zgomotul să nu se cumuleze la trecerea informaţiei prin mai multe circuite

5
înseriate (cum se produce la circuitele analogice), fiecare poartă generând
tensiuni care se situează în V H sau V L .
Logica Logica
pozitivă negativă

Nivelul ridicat
“1” VH “0”

Domeniul
interzis

Nivelul coborât
“0” “1”
VL

masă
Nivelul ridicat
“1” “0”
VH

Domeniul
interzis

Nivelul coborât
“0” “1”
VL

Fig.1.1. 1 Nivelurile de tensiune pentru cifrele “0” şi “1”

Marginea de zgomot şi imunitatea la perturbaţii

Un circuit logic are specificate în foaia de catalog niveluri de tensiune
garantate la ieşire şi niveluri de tensiune permise la intrare (). Nivelurile de
tensiune garantate la ieşire sunt acoperitoare în raport cu nivelurile permise
la intrare şi această acoperire este gândită în scopul preîntâmpinării
influenţei zgomotelor. Această acoperire se reflectă în parametrul marginea
de zgomot în curent continuu pentru starea H – M H , şi în parametrul
marginea de zgomot în curent continuu pentru stare L – M L .
Marginea de zgomot în curent continuu reprezintă diferenţa dintre valorile
tensiunilor garantate pentru stările logice la ieşire ale unui circuit logic, care
comandă, şi valorile tensiunilor permise ale unui circuit comandat (circuite
de acelaşi tip).
M H  VOH min  V IH min , M L  VOL max  V IL max

Valorile generate şi permise pot fi corelate cu caracteristica statică de

transfer VTC – Voltage Transfer Characteristic, care exprimă dependenţa

6
statică între tensiunea de ieşire din poartă şi tensiunea ei de intrare,
VO  f VI  . Pentru o poartă inversoare VTC-ul este reprezentat în Fig.1.1.
3. În această figură caracteristica de trasfer, situată în afara zonelor
interzise, este desenată ca o bandă pentru a indica faptul că circuitele de
acelaşi tip din cadrul unei familii au caracteristici ce nu se suprapun, ci sunt
dispersate în această bandă.
Termenul de zgomot se referă la semnale provenite din afara sau interiorul
circuitului, care se suprapun peste semnalul util. Zgomotul nu se cumulează
de la o poartă logică la alta cum se realizează în circuitele analogice; fiecare
circuit logic, în funcţionare corectă atenuează zgomotul şi lasă să treacă
doar semnalul.
Imunitatea la perturbaţii pozitive de zgomot IP  , respectiv IP  , se
defineşte prin următoarele valori de tensiune:
IP   N  VOL max  v  ; IP -  VOH min - N [v]
şi care corespund unor intervale de tensiune în caracteristica VTC.
VI VO VI VO
Sursă de zgomot

VO VI
VOHmax
Plaja tensiunii de
Plaja tensiunii de
ieşire garantată VOH VIH intrare permisă
pentru VOH
VOHmin pentru VIH
MH
VIHmin
Plaja tensiunii de
N 1/2 VCC N intrare nepermisă
V
pentru VI
VILmax
Plaja tensiunii de ML Plaja tensiunii de
VOLmax
ieşire garantată intrare permisă
pentru VOL VOL pentru VIL

Fig.1.1. 2 Definirea marginii de zgomot în curent continuu (M H , ML )

Aceste intervale de tensiune au semnificaţia de variaţii maxime care se pot

suprapune peste nivelurile logice de tensiune la intrare fără a provoca
schimbarea stării logice la ieşirea porţii, deci aceste valori trebuie raportate
la tensiunea de intrare. Punctul N din caracteristica de transfer este luat la
intersecţia acesteia cu prima bisectoare. Se presupune că dacă pentru
tensiunea de intrare corespunzătoare lui 1 logic sau 0 logic se suprapune o
tensiune de zgomot rezultând o tensiune (totală) de intrare care deplasează
punctul de funcţionare dincolo de punctul N atunci poarta este comandată

7
în starea opusă. Apare evident faptul că porţile care au tensiuni de
alimentare mai ridicate sunt mai rezistente (imune) la perturbaţii.
VO

Plaja tensiunii de
ieşire garantată Ve=f(Vi) Zonă
pentru VOH interziză
VOH prin valori
Pantă garantate
VOHmin <-1
Zonă
interziză
N prin valori
garantate

VOLmax
Plaja tensiunii de
ieşire garantată VILmax
pentru VOL VIHmin
VOL Ui
N
VIL VIH
Plaja tensiunii de Plaja tensiunii de
intrare permisă intrare permisă
pentru VIL pentru VIH
Fig.1.1. 3 Caracteristica de transfer, VTC, pentru o poartă inversoare

În scopul exis-tenţei unei posi-bilităţi de com-paraţie la pertur-baţii, a

diferite-lor familii de cir-cuite logice care au valori diferite pentru nivelurile
logice de tensiu-ne V H , V L şi pentru tensiunile de alimentare, se introduc
factorii de imunitate la perturbaţii (mă-rimi adimensio-nale):
IP  IP 
FIP  [%]   100; FIP  [%]   100
V V
unde V este saltul de tensiune între 0 logic şi 1 logic sau valoarea
tensiunii de alimentare.
Dacă se consideră saltul de tensiune V egal cu tensiunea de alimentare
VCC şi IP   1/ 2  VCC , IP -  1/ 2  VCC , ceea ce se realizează în cazul unui
circuit logic ideal, atunci FIP   FIP -  50% ; pentru circuite reale
FIP  50% .

Timpul de propagare

Timpul de propagare este un parametru care reflectă, sintetic, viteza de

comutaţie a circuitului; altfel spus, este întârzierea în timp între momentul

8
aplicării semnalului logic la intrarea porţii şi momentul apariţiei semnalului
la ieşirea porţii.

VI

VIH
90%

50%

10%
VIL
t
tr tf

Tciclu
VO

tpHL tpLH

VOH
90%

50% 50%

VOL
10%
t
tHL tLH

Tciclu

Fig.1.1. 4 Modul de definire a intervalelor de timp t r , t f , t pHL , t pLH , Tciclu

În Fig.1.1. 4 sunt definite următoarele mărimi de timp specifice variaţiei

semnalelor logice:
tr - timpul de creştere (rise time) între 10% şi 90% din
amplitudinea tensiunii de nivel 1 logic pentru semnalul de
intrare în poartă;
tf - timpul de descreştere (fall time) între 90% şi 10%;
t pHL - timpul de propagare prin poartă a semnalului la comutarea
porţii de la H la L;
t pLH - timpul de propagare prin poartă la comutarea de la L la H;
t HL - durata frontului de cădere, de la 90% la 10%, pentru
semnalul de ieşire din poartă;
t LH - durata frontului de creştere, de la 10% la 90%, pentru
semnalul de ieşire din poartă;

9
În cataloage, pentru aceşti timpi se specifică în ce condiţii de test au fost
determinaţi (încărcarea circuitului, generatorul de semnal etc.).
Timpul de propagare se defineşte cu relaţia următoare:
t pHL  t pLH
tp 
2
Perioada de ciclu Tciclu , este intervalul de timp între două puncte identice
de pe două cicluri de variaţie ale semnalului periodic; în general, pentru
sistemele digitale, avem:
Tciclu   20  50   t p

Uneori, pentru uşurarea măsurătorilor asupra intervalelor de timp, se

consiseră că semnalul de intrare are o variaţie ideală ca aceea din Fig.1.1. 5.

VI

VIH
Tciclu

VIL
t

VO

tpHL tpLH
VOH

50% 50%

VOL
t
Tciclu

Fig.1.1. 5 Modul simplificat de reprezentare a semnalului de intrare în scopul uşurării

măsurătorilor pentru t pLH şi t pHL
Pentru acest semnal ideal, cu panta infinită, timpii t pHL , t pLH se măsoară
de la această pantă până la momentul atingerii amplitudinii de 50% a
semnalului de ieşire din poartă.
Pentru modul simplificat de variaţie a semnalelor se poate concepe şi un
model fizic echivalent al ieşirii circuitului logic (Fig.1.1. 6) sub forma unui
circuit RC.
În acest model simplificat, rezistenţa R include rezistenţa internă a etajului
de ieşire (a generatorului G ) plus rezistenţa sarcinii; la fel se obţine şi

10
capacitatea echivalentă C . Ecuaţia diferenţială de ordinul unu a circuitului
echivalent are soluţia:
 
1

UC  U0
1  e
T ,
 T  RC
 
poartă VO
R
VO

C t
G VO VC VC T
VO VO
T=RC
t
T
a) b)
Fig.1.1. 6. Modelul simplificat pentru ieşirea unei porţi (a) şi variaţia tensiunii pe o
sarcină capacitivă conectată la ieşire (b)

Din forma de variaţie a tensiunii pe sarcină se poate calcula timpul t1 / 2

pentru 50% 1 / 2 V0  şi timpul t r = t f (s-a considerat simetric procesul
de încărcare şi descărcare între 10% şi 90%).
1  
1

V0  V0 1  e T   t1 / 2  CR ln 2  0,69 RC

2  
 10 
t r  t f  CR ln 10  ln   2,2 RC
 9 

Exemplul 1.1. Rezistenţa de ieşire a unei porţi în starea H este R1  2 k ,

iar în starea L este de R2  25  . Sarcina echivalentă de ieşire are valoarea
de 100 pF . Întârzierea internă t pi pe poartă este 25 ns . Să se determine
timpul de propagare t p .
Soluţie.
t pLH  t pi  R1  C  ln 2  25  2  10 3   100  10 9 F  ln 2  160ns
t pHL  t pi  R2  C  ln 2  25  25  100  10 9 F  ln 2  27ns
t pHL  t pLH 27  160
tp    93,5ns
2 2
Exemplul 1.2. O poartă logică CMOS din familia 74HC prezintă în cazul
cel mai defavorabil o rezistenţă de ieşire R  300  , generând o tensiune
V0  4 ,5v şi are o întârziere internă t pi  5ns . Să se determine numărul de
porţi care pot fi comandate de această poartă astfel încât timpul de
propagare t p să nu fie mai mare de 40ns .

11
Soluţie. Porţile CMOS au curent de intrare neglijabil datorită rezistenţei de
intrare practic infinită iar intrarea se consideră ca o capacitate echivalentă (
5 pF , în acest caz). De asemenea, se consideră simetric procesul de
încărcare şi descărcare al capacităţii de intrare.
t pHL  t pLH  2  t p/ 2  40ns
t pHL  t pLH  5  t1/ 2  0 ,69  R  C  40 ns - 5 ns 
C  170 PF
Nr. de porţi = 170 pF / 5 pF  34
Se observă că timpul de propagare pe poartă este influenţat de sarcina
comandată de poartă.

Factorii de încărcare la intrare şi ieşire

Factorii de încărcare la intrare şi ieşire exprimă numărul de porţi ce pot fi

conectate. Deoarece la ieşirea unui circuit logic se conectează intrările altor
circuite logice este necesar ca factorul de încărcare la intrare FI (fan-in,
input loading factor, facteur de charge) cât şi factorul de încărcare la ieşire
FE (fan-out, output loading factor, sortance), în cadrul aceleiaşi familii de
circuite logice, să se măsoare cu aceeaşi unitate – sarcină standard.
Se introduce convenţia de semne pentru curenţii referitori la bornă, curentul
care intră într-o bornă are semnul plus   I  iar cel care iese dintr-o bornă
are semnul minus   I  .
Evident, cei doi curenţi, cel care intră şi cel care iese, au semne opuse. În
general, se ia ca sarcină standard dintr-o familie de circuite logice curentul
la intrarea unei porţi tipice fie în starea H fie în starea L, ca în Fig.1.1. 7-a.
Un circuit logic trebuie să poată genera / absorbi la ieşire un curent mai
mare sau egal cu suma curenţilor absorbiţi / generaţi de toate porţile care
sunt conectate la acea ieşire asigurând totodată nivelul garantat al tensiunii
în starea 1 logic sau 0 logic.

12
 Curenţii la intrare:
STAREA “0” STAREA “1”
-IIL +IIH

VI VI
VIVILmax VI>VIHmin

Curenţii la ieşire:
STAREA “0” STAREA “1”
IIL ILH

IIL ILH
IOL IOH

VO IIL VO ILH

VOVOLmax VO>VOHmax
Fig.1.1. 7 Explicativă pentru curenţii de la intrarea (a) şi de la ieşirea (b) unei porţi
logice

Astfel se poate calcula un factor de încărcare la ieşire în stare 0 logic – FE" 0"
, respectiv unul în stare 1 logic – FE"1" . Factorul de încărcare la ieşire se ia
pentru cazul cel mai defavorabil, deci minimul între cei doi factori, şi
practic reprezintă numărul de porţi pe care le poate comanda o poartă (la
ieşire) garantând valorile pentru nivelurile L şi H.
Deci rezultă următoarele relaţii:
I I
FE"0"  OL min ; FE"1"  OH min ; FE  min FE"0" ; FE"1" 
I IL max I IH max

Exemplul 1.3. Să se determine factorul de încărcare  N  pentru o structură

de inversori în tehnologie bipolară în funcţie de elementele de circuit.
Soluţie. Un circuit inversor este un amplificator la care tranzistorul este
comandat în regim de saturaţie. Structura de circuit pentru calculul lui N
este reprezentată în Fig.1.1. 8. Se consideră că un inversor în starea H
(tranzistorul T blocat), deci asigură V0  V IH min , comandă la ieşire N
inversoare ( T1 , T2 ,  ,TN sunt în saturaţie) (Fig.1.1. 8-a).
Considerând pentru tranzistoare V BE  0 ,6v se pot scrie relaţiile:

V  I C ( s at )  RC
 CC
 RB 
 VCC VC C
 I B    I C ( s at ) :  N  N  
   
 RB  RC  RC 

 RB  RC 
V  I 0  RC   N


CC
 N 

13
Relaţia valorii lui N rezultă din condiţia ca I 0  N  I B . Se poate obţine un
factor de încărcare mult mărit dacă între inversorul care comandă şi cele
comandate se introduce un etaj tampon (buffer), Fig.1.1. 8-b. În acest caz se
pot scrie relaţiile:
  RC RB   RC 
VCC  I 0 
  1  N   N     1 
  R 
    B 
 I  NI
 0 B

VCC
VCC
RC RC
-IO
RB RB VO
T1
IB Buffer
b) Inversor (tampon) Sarcină

VBE 0
VCC RC
RB
RC -IO
T2 RC2 RC4
RB IB
VO K T4
c) D
-IO
T2 VO
RC P
a) RB T3 +IO Sarcină
RE
TN VI
IB

Fig.1.1. 8 Explicativă pentru calculul factorului de încărcare la un circuit inversor

Se poate realiza un curent prin sarcină în ambele sensuri dacă circuitul
buffer repetor pe emitor se completează ca în Fig.1.1. 8-c, obţinându-se
structura de inversor în contratimp (totem-pole); curenţii la ieşire  I 0 si
 I 0 se obţin în următoarele condiţii de funcţionare ale circuitului:
- pentru VI  V IL max : T2 , T3 blocate, T4 în saturaţie (starea
H la ieşire)
VO  VOH  VCC -VBE(T 4 ) - V D , sarcina absoarbe curentul  I 0
- pentru V I  V IH min : T2 , T3 în saturaţie, T4 blocat (starea L
la ieşire)
VO  VOL  VCESat(T 3 ) , sarcina generează curentul  I 0

Fără dioda D:
V BE(T 4 )  V K - V0  V BE(T 3 )  VCESat(T 2 ) - VCESat(T 3 )  V BE(T 3 ) deci T4
conduce.
Pentru ca T3 şi T4 să nu conducă simultan, se introduce dioda D în
emitorul lui T4 rezultând între punctele K şi P două joncţiuni înseriate
care nu pot fi comandate în conducţie de tensiunea V BE(T 3 )  0 ,65v .
Totuşi, în regim dinamic, când se comută de la L la H, există o perioadă de

14
timp foarte scurtă când tranzistoarele T2 , T3 , T4 conduc simultan. În
această scurtă perioadă sursa generează spre masă un vârf de curent (spike).
Circuitele care pot acoperi un factor de încărcare la ieşire mult mai mare
decât cel al porţilor obişnuite sunt denumite circuite buffer şi aceasta se
realizează în general având câte 8 unităţi/cip (inversoare sau neiversoare).
Exemplul 1.4. Pentru seriile de circuite integrate din familia TTL să se
determine FE.
Soluţie. Curenţii de ieşire şi de intrare în starea L şi H, extraşi din catalog,
sunt prezentaţi în tabelul 1.1.1.

Tabelul 1.1.1
Seria nivel H nivel L nivel H nivel L
I IH( max ) , A I IL( max ) , mA I OH( max ) , I OH( max ) ,
mA mA
74 40 -1,6 -0,4/-0,8 * 16
74S 50 -2,0 -1,0 20
74 LS 20 -0,36 -0,4 8
74 AS 20 -2,0 -0,4 4/8 *
74 ALS 20 -0,1 -0,4 8
*depinde de circuit

- pentru seria 74:

I OL max 16mA I 800 A
FE"0"    10; FE"1"  OH max   20;
I IL max 1,6mA I IH max 40 A
FE  min 20;10  10
- pentru familia TTL-LS:
I OL max 8mA I 400A
FE"0"    22; FE"1"  OH max   20; FE 
I IL max 0,36mA I IH max 20 A
 min 22;20  20
În acest mod se pot calcula factorii de încărcare şi pentru seriile 74S, 74AS,
74ALS.

Consumul de putere

Consumul de putere Pd pentru o familie de circuite logice rezultă ca o

sumă între două componente de putere, una statică Pdcc şi una dinamică
Pdca .

a) Consumul de putere în regim static (în c.c.) se defineşte:

15
 PH  PL I CCH  I CCL
Pdcc    VCC
2 2
în care I CCH , I CCL sunt curenţii absorbiţi de poarta de la sursă în starea H,
respectiv L; VCC este tensiunea de alimentare a porţii.
De remarcat că Pdcc este componenta principală de putere la familia TTL
(tipic 1 mW/poartă pentru seria 74 ALS şi în jur de 8,5 mW pentru seria
AS) pe când la tehnologia CMOS această componentă este neglijabilă (tipic
2,5 nW/poartă pentru seria 74 HC) şi poate fi considerată ca o componentă
de stand-by, adică de aşteptare / rezervă.

b) Consumul de putere în regim dinamic Pdca (în c.a.). Această

componentă
apare la tranziţia între cele două stări logice şi se manifestă sub două forme.
În prima formă puterea disipată apare la scurtcircuitarea sursei de
alimentare la masă pe durata fronturilor de comutaţie ale semnalelor de
comandă. De exemplu, în Fig.1.1. 8-c toate tranzistoarele ( T2 , T3 , T4 )
conduc, scurtcircuitând sursa la masă, atunci când se comandă trecerea de la
o stare la alta a porţii. În aceste perioade de tranziţie pe partă se disipă o
energie de scurtcircuit şi, în plus, vârfurile de curent de scurtcircuit
provoacă zgomote (spike) pe linia de conectare a sursei de alimentare.
Aceste vârfuri de curent pe linia de alimentare pot să provoace comutaţii
false la alte porţi care se alimentează de la aceeaşi linie. Puterea disipată de
scurtcircuit este mai mică dacă durata fronturilor t r , t f este redusă cât
mai mult. O regulă practică spune că durata fronturilor trebuie să fie de zece
ori mai mică decât timpul de propagare pe poartă ( t r , t f  10  t p ) pentru
ca puterea disipată pe poartă să nu o distrugă prin creşterea temperaturii.
În a doua formă puterea disipată apare prin încărcarea şi descărcarea
capacităţilor din circuit (capacităţile interne + capacităţile conexiunilor +
capacităţile de sarcină  C ). O schemă echivalentă pentru calculul acestei
puteri este reprezentată în Fig.1.1. 9.
Curentul de încărcare al condensatorului este:
V t / RC
iC  e
RC

Energia W disipată la încărcarea condensatorului în rezistenţa RC se

exprimă:
t t
 V2  2
V 2 RC C  2 RC C V 2  RC C  1
W  i RC dt 
2
C  e RC C
dt   e     CV 2
0 RC 0 RC 2 RC  2  2

16
 VCC Fig.1.1. 9 Schema
echivalentă pentru
RC IC calculul puterii Pdca

RE

Această energie disipată în rezistenţa RC la comutarea ieşirii din L în H nu

depinde de valoarea rezistenţei RC .
La comutarea din H în L condensatorul C se descarcă pe rezistenţa
RC R E . Pe durata unei perioade T  1 / f a semnalului de comandă
energia totală disipată pe rezistenţele circuitului este egală cu C  V 2 .
Rezultă că puterea consumată de circuit la încărcarea şi descărcarea
capacităţilor echivalente se exprimă prin relaţia:
Pdca  C  V 2  f

Exemplul 1.5. Valoarea tipică a puterii disipate în c.c. de către o poartă

HCMOS este de 2 ,5 nW (la V  5v şi 25 0 C ) iar în cazul cel mai
defavorabil poate ajunge până la 30 W . Dacă această poartă este
comandată la 100 kHz cu un FE  10 să se determine care va fi puterea
disipată.
Soluţie. Pentru acete porţi, din catalog rezultă că valoarea unei sarcini este
de 5 pF (capacitatea pe o intrare) iar capacităţile interne totale se dau ca
fiind de 22 pF . Se obţine capacitatea totală care trebuie să fie încărcată şi
descărcată la comanda porţii: C  22 pF  10  5 pF  72 pF .
Pdac  C  V 2  f  72  10 12  5 2  10 5  180W
Această putere disipată faţă de regimul de c.c. este de 10 5 ori mai
mare în raport cu valoarea tipică  5 nW  şi de 6 ori mai mare în raport cu
cazul cel mai defavorabil  30 W  .

Factorul de merit

Factorul de merit PDP (Power Delay Product) este un parametru sintetic, în

sensul că poate caracteriza poarta atât din punctul de vedere al puterii
disipate cât şi al timpului de propagare, fiind definit prin relaţia:
PDP[Joule]  Pd[watt]  t p[s]

17
Acest parametru poate fi interpretat ca fiind energia consumată pe decizia
logică. Unele porţi, cum sunt cele din familia I2L, au un PDP de ordinul pJ
sau chiar mai mic, situându-se sub valoarea factorului de merit
corespunzătoare unui neuron .

Dependenţa între parametrii unei familii de circuite logice

Poarta logică ideală ar trebui să prezinte simultan valori optime pentru toţi
parametrii: FE foarte mare, FIP  50% , t p  0 , V L = 0, V H = VCC ,
V  VCC . Pentru o astfel de poartă inversoare (sau neinversoare) VTC-ul
din Fig.1.1. 3 ar fi o caracteristică de tip releu (fără histerezis) cu panta
minus infinit la VI = V/2. Cel mai mult se apropie de o caracteristică ideală
porţile în tehnologie CMOS. Optimizarea simultană a tuturor parametrilor
este contradictorie.
Mărirea excesivă a lui FE atrage un curent mai mare absorbit de la sursă,
deci mărimea lui Pd ; totodată, dacă sarcinile comandate sunt capacitive, o
mărire a numărului acestora poate duce la creşterea lui t r şi t f în forma
semnalului de ieşire.
Micşorarea lui t p implică forţarea regimului de comutare deci mărirea lui
VCC sau micşorarea rezistenţelor circuitului, ceea ce duce la curenţi mai
mari absorbiţi de la sursă, rezultând o creştere a lui Pd . Prin opoziţie,
micşorarea lui Pd , determinată de o scădere a curenţilor, ar duce la mărirea
lui t p .
Creşterea factorului de imunitate la perturbaţii ar necesita valori mai mari
pentru tensiunea de alimentare, un salt logic de tensiune cu valoare mărită,
deci, implicit, puterea disipată Pd creşte foarte mult. Eventual, se poate
menţine puterea disipată în limite nepericuloase, pentru a nu se distruge
circuitul prin încălzire, dacă simultan cu creşterea tensiunii s-ar micşora
curentul, dar aceasta determină timpi de tranziţie foarte lungi, deci creşterea
lui t p .
Tendinţa de optimizare simultană a tuturor parametrilor între anumite limite
rezonabile pentru aplicaţii eficiente a dus la crearea seriilor (normale)
standard de circuite logice. În paralel cu seria standard, într-o familie de
circuite logice, au apărut şi serii speciale care optimizează doar un singur
parametru, ceilalţi parametri fiind menţinuţi în limite acceptabile. Astfel,
există: serie de viteză ridicată, serie de putere redusă, serie de viteză ridicată
şi putere redusă, serie cu imunitate sporită la perturbaţii; toate aceste serii
ale unei familii de circuite logice putând exista atât pentru aplicaţii civile,

18
pentru temperaturi în domeniul 0 0 C  70 0 C , cât şi pentru aplicaţii militare,
pentru temperaturi în domeniul  55 0 C  125 0 C .

Familii de circuite logice cu tranzistoare MOS

şi bipolare
Aceste familii de circuite logice realizate în diferite tehnologii permit
obţinerea unor densităţi mari de componente pe unitatea de suprafaţă.
Aceasta permite ca pe un singur integrat (cip) să se realizeze funcţii logice
complexe având dimensiunea unor sisteme logice. În această categorie de
circuite intră familiile DTL, TTL, familiile circuitelor logice cu tranzistoare
MOS (NMOS, PMOS, CMOS), familia ECL şi familia de circuite logice
I2L.

Elemente de bază din construcţia circuitelor integrate bipolare

Circuitul inversor. Proiectare în regim static

Circuitul trebuie să asigure următoarele condiţii de funcţionare în regim
staţionar:
 Dacă U i  0v ; atunci tranzistorul T este blocat şi U e  EC

 Dacă U i  EC ; atunci tranzistorul T trebuie să fie în conducţie

(saturat), iar U e  U CES  0,1v .
EC Ui
EC
C RC
0 v UCES
IBD
R t
Ue
Ue
Ui IR IRB ICB0 EC

RB 0v UCES
t
-EB
Fig.2.1. 1 Circuitul inversor
În Fig.2.1. 1 se reprezintă o schemă tipică de circuit inversor cu tranzistor.

19
Pentru ca circuitul să îndeplinească condiţiile de funcţionare în regim
staţionar, trebuie dimensionat în mod corespunzător divizorul format de
rezistenţele R şi R B , astfel încât tranzistorul să funcţioneze în cele două
regimuri cerute, atunci când la intrare avem 0v , respectiv EC .
1. Condiţia de blocare a tranzistorului T este:
U BEbl  0
2. Condiţiile de saturare a tranzistorului T sunt:
U BE  U CE şi I B   min  I CS

1. Pentru ca tranzistorul să fie blocat, este necesar ca U BEbl  0 şi

I B   I C 0 . Scriind suma curenţilor în bază rezultă:
U U  EB
I R  I C 0  I RB sau,  BEbl  I C 0  BEbl
R RB
de unde se poate calcula U BEbl :
R  RB R
U BEbl  I C0  EB
R  RB R  RB
Din condiţia U BEbl  0 se obţine o primă inegalitate importantă pentru
dimensionarea divizorului:
EB
RB  (2.1.1)
IC0

2. În cazul că tranzistorul este saturat suma curenţilor în baza tranzistorului

este:
I R  I RB  I BD
Pentru ca tranzistorul să fie saturat, este necesar ca:
I EC E C  U BES U BES  E B EC
I BD  I BS  C  sau  
 N 0  N 0  RC R RB  N 0  RC
de unde rezultă:
EC  U BES
R
EC U  EB (2.1.2)
 BES
 N 0 RC RB

Condiţiile (2.1.1) şi (2.1.2) trebuie să fie satisfăcute şi în cazul cel mai

defavorabil, când I C 0  I C 0 max şi  N 0   N 0 min .

Rezistenţa RC nu este supusă de obicei unor condiţii critice. În general se

preferă ca valoarea curentului de colector de saturaţie I CS să cadă în acea

20
zonă a caracteristicii   f  I CS  unde factorul de amplificare are valoare
maximă. Alegând din această caracteristică curentul I CS opt , valoarea
rezistenţei RC se poate calcula din relaţia:
E C  U CES
RC  (2.1.3)
I CS opt

Parametrii RC , R şi R B ai circuitului inversor determinaţi prin relaţiile

(2.1.3), (2.1.2) şi (2.1.1) vor asigura îndeplinirea sigură a condiţiilor de
funcţionare a circuitului inversor.

Parametrii astfel dimensionaţi vor asigura totodată şi funcţionarea corectă şi

sigură din punct de vedere static a circuitului inversor, dar este posibil să nu
se comporte suficient de bine în regim dinamic, sau în condiţiile cele mai
defavorabile de funcţionare.

Circuitul inversor în cazul cel mai defavorabil

Sistemele logice complexe, se caracterizează prin faptul că sunt formate

dintr-un număr important de circuite care aparţin însă unei game reduse de
tipuri. Acelaşi tip de circuit poate fi întâlnit de mii de ori într-un sistem, în
diverse condiţii de încărcare. În realitate, datorită dispersiei şi toleranţelor
componentelor folosite, două circuite de acelaşi tip (cu scheme identice) nu
vor fi niciodată perfect identice. Cu toate acestea este necesar ca un circuit
să funcţioneze în orice parte a sistemului, fără a fi ajustat în condiţiile
respectării regulilor de interconectare. Pentru a se rezolva această problemă
importantă, se recurge la o concepţie de proiectare a circuitelor logice
numită a cazului cel mai defavorabil. Aceasta presupune analizarea
influenţei pe care o are modificarea valorii tuturor elementelor schemei
asupra condiţiilor de funcţionare şi determinarea combinaţiei celei mai
defavorabile pentru un caz dat.
Pentru a se ilustra metoda de proiectare a cazului cel mai defavorabil se va
aplica această metodă la proiectarea circuitului inversor prezentat în
paragraful precedent, care determină valorile rezistenţelor circuitului
inversor date de relaţiile (2.1.1), (2.1.2), (2.1.3).
Rezistenţa R B a fost dedusă din condiţia de blocare a tranzistorului; pentru
acest caz situaţia cea mai defavorabilă apare atunci când:
 tranzistorul funcţionează la temperatura maximă admisă:
I CB 0  I CB 0 max .

21
  tensiunea de alimentare E B se găseşte la valoarea minimă din
cadrul câmpului de toleranţe:
E B = E BN  1  t u   ex. : t u  0,1  10 0
0 
 rezistenţa R B se găseşte la valoarea maximă din cadrul câmpului
de toleranţe: RB=RBN  1  t r   ex.:tr  0,2  20 0 0 
(în relaţiile de mai sus indicii N arată că se consideră valorile
nominale).

Prin urmare, ecuaţia (2.1.1) devine:

1  tu E BN
 R BN   (2.1.4)
1  t r I CB 0 max

În mod similar se deduce care este situaţia cea mai defavorabilă în cazul
când tranzistorul este saturat, condiţia care s-a folosit pentru scrierea
ecuaţiei (2.1.2):
 curentul de colector este maxim, adică RC = RCN  1  t r  , şi
E C = E CN  1  t u 
 tranzistorul folosit are  N0 min şi U BES max
 tensiunea de alimentare E B se găseşte la valoarea maximă din
cadrul câmpului de toleranţe: E B = E BN  1  tu  .
 rezistenţa R se găseşte la valoarea maximă R = R N  1  t r  şi
rezistenţa R B la valoarea minimă R B = R BN  1  t r  .

1 ECN 1  t u   U BES max

RN  
 1  tr ECN 1  t u  E 1  t u   U BES max
 BN
 No min RCN 1  t r  R BN 1  t r 
(2.1.5)

De remarcat faptul că în privinţa curentului de colector cazul defavorabil

apare când EC = ECN  1  t u  iar în privinţa curentului de bază când
E C = E CN   1  t u  ; cum în aceeaşi relaţie nu pot apare toleranţe diferite
pentru aceeaşi mărime, s-a ales cazul cel mai defavorabil global, care este al
doilea (ponderea termenului de la numărător este mai importantă decât
ponderea termenului de la numitor).

22
În general, proiectarea circuitelor de comutare conduce la sisteme de
inecuaţii care se rezolvă de multe ori pe cale grafică. Pentru circuitul
inversor se obţine din analiza condiţiilor de blocare:
RB = f1 ( R)
(2.1.6)
dacă nu se ia cazul particular U i = 0 .
Din analiza condiţiilor de saturare rezultă:
R = f 2 ( RB ) (2.1.7)

Intersecţia acestor funcţii f 1 şi f 2 , delimitează zonele din planul de

coordonate  R B , R  care satisfac simultan ambele inecuaţii. Funcţionarea
cea mai sigură a circuitului se obţine dacă intersecţia valorilor nominale ale
rezistenţelor se găseşte în mijlocul zonei dublu haşurate (Fig.2.1. 2), care
formează zona soluţiilor sistemului.

În acest caz, chiar şi cazurile cele mai defavorabile de dispersii şi toleranţe

nu vor deplasa punctul de funcţionare P în afara zonei haşurate.
RB
f2(R)
sol. sist
f1(R)

b
RBopt P

a
Ropt R
Fig.2.1. 2

În alegerea punctului de funcţionare, trebuie să se ţină seama de

următoarele:
 dacă se aleg rezistenţele R B , R în jurul punctului a, aceste rezistenţe
au valori mici, de aceea se impune o putere mare a surselor, dar efectul
capacităţilor parazite este mai mic iar viteza de comutare este mai mare.
 dacă se aleg rezistenţele R B , R în jurul punctului b, acestea au valori
mari, ceea ce determină viteze de acţionare mai mici, dar puterea
surselor de alimentare este mică.

Punctul P este o poziţie de compromis.

23
Circuitul inversor cu diodă de limitare

În funcţionarea circuitului inversor trebuie avută în vedere sarcina conectată

la ieşirea circuitului. În Fig.2.1. 3-a. se consideră ca sarcină a unui inversor
dat un număr de n alte inversoare, care pot fi echivalate printr-o rezistenţă
R S , conectată la o tensiune E S (Fig.2.1. 3-b.). Valoarea acestei sarcini
determină valoarea tensiunii U CEbl .

Această tensiune U CEbl intervine în relaţia de calcul a rezistenţei R , prin

intermediul curentului I R :
U  U BE
IR = i , unde U i  U CEbl .
R

Modificările tensiunii de ieşire ale circuitului inversor creează dificultăţi în

proiectarea circuitului de sarcină.

Pentru a înlătura acest neajuns se conectează în circuitul de colector a

inversorului o diodă a cărui catod se leagă la o tensiune numită de limitare;
dioda poartă denumirea de diodă de limitare (Fig.2.1. 5).
EC
R1 T1
RC

R R2
T T2
Ui IR

Rn
RB Tn

-EB
(a)
EC
IRC
RC
UCEbl
IS
R
T
TC Ui IC0
RS

-EB ES

circ. de comnandã circ. inversor circ. de sarcinã (b)

Fig.2.1. 3

24
Când tranzistorul T este blocat, valoarea tensiunii din colector U CEbl
depinde de valoarea rezistenţei de sarcină, U CEbl  f  RS  .
Fig.2.1. 4
Fig.2.1. 5
Dioda de limitare are un dublu rol:
 pentru o rezistenţă de sarcină RS  RS min , valoarea tensiunii de
colector la blocare este dată de tensiunea de limitare  EC  E L  .
La blocare potenţialul de colector al tranzistorului T tinde să ia
valoarea E C dar pentru un potenţial > E L în colector, dioda de
limitare se deblochează fixând în anodul ei (colectorul
tranzistorului) un potenţial aproximativ E L + U D (0,75v ).
Când tranzistorul T este saturat dioda D este polarizată invers,
fiind blocată.
 prin folosirea unei diode de limitare se micşorează timpul de
blocare al tranzistorului (Fig.2.1. 4):
 t b1 - timpul de blocare când nu avem diodă de limitare
 t b 2 - timpul de blocare când avem diodă de limitare.
Prin folosirea diodei de limitare valoarea rezistenţei de sarcină nu mai
intervine la fixarea potenţialului de colector a tranzistorului blocat, cu

EC
UCE

RC EC
+EL
+EL +EL
Ue

tb2 tb1 t

condiţia ca: RS  RS min .

Circuitul inversor în regim dinamic

În paragrafele precedente proiectarea circuitului inversor s-a făcut din punct

de vedere static. O proiectare corectă a circuitului inversor nu poate neglija
comportarea circuitului în regim tranzitoriu. Pentru studiul circuitului

25
inversor în regim dinamic trebuie ţinut cont de parametrii dinamici ai
tranzistorului circuitului funcţie de curenţii de bază:
t b = f ( I Bi ) ; t db = f ( I BD ) ; t s = f ( I Bi )
I BD  const
Pentru a ţine cont de funcţionarea optimă în regim dinamic a inversorului,
se impun valorile limită superioare ale timpilor de comutare. Pe baza
caracteristicilor dinamice ale tranzistorului (Fig.2.1. 6) se pot determina
valorile rezistenţelor R B şi R .
Din relaţia (2.1.1) rezistenţa R B este:
E
RB  B
IC0
dar I C 0 = I Bi deci:
E
RB  B (2.1.8)
I Bi
Pe baza relaţiei (2.1.2) obţinem pentru R :
EC  U BES
R EC I
EC U BES  E B dar:  CS  I BD şi
   RC 
  RC RB
E C >> U BES (  0v) ; deci avem relaţia:
U BES  E B E B
  I Bi
RB RB
E c  U BES
 R (2.1.9)
I BD  I Bi
Dacă se impune un anumit timp de deblocare din caracteristica
t db = f ( I BD ) (Fig.2.1. 6-b) se determină curentul de bază direct I BD , ce se
introduce în relaţia (2.1.9).

26
 tb tdb

a) b)
tb1
tdb1
tb2

IBi IBD
tS
c)
tS1
IBD1
IBD2

IBi

Fig.2.1. 6
Dacă se impune şi un anumit timp de blocare, care are două
componente t b + t s , unde t s > t b . Curentul de bază invers se determină din
caracteristicile t b = f ( I Bi ) (Fig.2.1. 6-a.) şi t s = f ( I Bi ) I BD =const , adoptându-se
valoarea cea mai mare ce rezultă pentru curentul de bază invers, care se
foloseşte în relaţiile (2.1.8) şi (2.1.9).

Proiectarea circuitului inversor

Alegerea parametrilor schemei unui circuit inversor, se face în funcţie de
condiţiile de funcţionare impuse, plus alte cerinţe suplimentare; preţul
impus, siguranţa în funcţionarea dorită, etc. Metoda de proiectare prezentată
în continuare este valabilă pentru circuitul inversor din Fig.2.1. 1.
1) Alegerea tranzistorului, se face după criteriile frecvenţei de lucru şi
siguranţei în funcţionare. Dacă se impun durate maxime admisibile
pentru fronturile semnalului din colector (timpul de cădere, de
ridicare), atunci tranzistorul ales trebuie să satisfacă condiţia:
1
T 0   t  f adm
2    f 0
unde: t  f adm  durata maximă admisă pentru frontul semnalului.
Tranzistorul ales mai trebuie să îndeplinească condiţia:

27
 U CE  EC
U CB  E C

2) Alegerea valorii tensiunii de alimentare E C .

Pentru a obţine saltul de tensiune impus U S  este necesar ca:
EC  1,1  1,2   U S

3) Alegerea valorii tensiunii de alimentare E B .

Tensiunea E B se recomandă să fie aleasă cât mai mică pentru a nu se
bloca tranzistorul cu o tensiune negativă prea mare
E B   1  6  v
Pentru tensiuni E B mari, creşte timpul de întârziere.
4) Alegerea curentului de colector I CS şi a rezistenţei RC .
Valoarea minimă a rezistenţei RC este dată de egalitatea
EC
RC min 
I CS max
în care curentul de colector maxim este specificat în catalog.
Valoarea maximă a rezistenţei RC este determinată de relaţia:
RC max  I C 0 max   0,05  0,1  EC
Dacă este necesară obţinerea unor fronturi bune ale tensiunii de colector,
se va adopta o valoare cât mai mică pentru RC . Dacă se urmăreşte
micşorarea puterii disipate pe RC , se va alege o valoare mai mare
pentru RC . Valoarea optimă a rezistenţei RC este dată de relaţia
(2.1.3).
5) Calculul rezistenţelor R B , R : se folosesc formulele (2.1.1)
respectiv (2.1.2). În cazul când se impune o proiectare în cazul cel
mai defavorabil se folosesc relaţiile (2.1.4) şi (2.1.5), iar dacă se
impun timpii de comutare limită se folosesc relaţiile (2.1.8) şi
(2.1.9).
6) Calculul capacităţii de accelerare:
Se consideră că la intrarea inversorului tensiunea se modifică de la 0 la
E C , la deblocarea tranzistorului într-un interval de timp t .
Neglijând variaţia tensiunii pe baza tranzistorului în timpul deblocării,
se poate obţine:
dU C EC

dt t
unde,  t = t db al tranzistorului.

28
 Curentul prin C în timpul acţiunii frontului va fi constant.
dU C E
IC  C  C C
dt t db
Se impune ca:
I C  I BD 0  I BD
unde: I BD 0 - curentul de bază direct de supra-acţionare la
deblocare
I BD - curentul de bază direct la limita dintre regimul activ
şi saturat
În acest caz capacitatea de accelerare devine:
 I  I BD   t db
C  BD 0 (2.1.10)
EC

În mod analog se poate determina capacitatea de accelerare necesară pentru

blocarea tranzistorului într-un timp dat: t b + t s ; dacă rezultatul acestui
calcul diferă de cel obţinut mai sus, trebuie să se aleagă valoarea cea mai
mare pentru capacitatea de accelerare C.

Exemplul 2.1. Se dau:

 tensiunile : EC  10 , E B  -5v
 parametrii tranzistorului BC 108:
 N 0 min  50, I C 0 max  50 A,U BES = 0 ,7v , I CSopt  10mA

Soluţie
EC 10
a) RC    1000, , deci RC  1k
I CS opt 0,01

EB 5
b) R B     100k ; se adoptă R B  50k
I C 0 max 50  10 6

E C  U BES 9,3  10 3
R    30k
c) EC E  U BES 0,11  0,2 ; deci

 N 0 min  RC RB
R  30k

 I BD0  I BD  t r
d) C 
EC

Curentul de bază direct se determină din relaţia

29
 I BD  I R  I r

sau:
E c  U BES E  U BES
I BD  
R RB

9,3 6,7
I BD  A A  0,31  10 3 A  0,11  10 3 A  0,2mA
30  10 3
50  10 3

Pentru a determina curentul de supra-acţionare la deblocare se pleacă de la

relaţia:
 I
N d  N 0 BD
I CS

pentru N d  2 , I CS  10mA şi  N 0  36 .
2  10  10 3
I BD  A  0,55mA
36

Pentru un timp de deblocare de 1s se obţine pentru capacitatea de

accelerare valoarea:
C
 0,55  0,2  10 3  10 6 F  0,35  10 10 F  35 pF
10
În unele aplicaţii se cere un calcul mai amănunţit, care să ia în considerare
şi dispersia parametrilor.

Circuite logice cu diode

Circuitele logice cu componente discrete au cunoscut extrem de multe

variante constructive, constituind părţi componente ale calculatorului din
generaţia a II-a. În prezent unele tipuri de circuite logice cu componente
discrete mai pot fi întâlnite în industrie şi automatizări industriale, datorită
imunităţii la perturbaţii mai bună decât a circuitelor logice cu componente
integrate, funcţionarea lor fiind asemănătoare.
Circuitele logice cu diode se folosesc la realizarea funcţiilor logice SI, SAU.
Ele se pot asambla în matrici de codificare şi decodificare. Ca avantaje ale
acestor circuite se pot aminti: timpii de comutare mici, dimensiuni reduse,
consum mic de putere, preţ de cost redus. Ca dezavantaje se specifică faptul
că introduc atenuarea semnalului, ceea ce face ca după 2  3 niveluri logice
realizate cu aceste circuite să fie necesară o amplificare a semnalului.

30
Circuitul logic SI

+VAA
VS
RA
Vi VS
D1 Vi
A Y
D2
B
D3
C
Fig.2.1. 7

Circuitul logic SI cu rezistenţe şi diode se reprezintă în Fig.2.1. 7.

Semnalele de intrare se notează cu A, B, C iar semnalul de ieşire cu Y.
Nivelului logic 0 îi corespunde nivelul de tensiune inferior Vi , iar nivelului
logic 1 îi corespunde nivelul de tensiune superior VS . Circuitul
funcţionează corect dacă V AA  VS  Vi ; Se va presupune că
V AA  VS  0, Vi  0 (se pot adopta şi alte valori pentru nivelurile de
tensiune). Se consideră că pe diode căderea de tensiune este neglijabilă faţă
de tensiunea de alimentare V AA .
În aceste condiţii funcţionarea circuitului se poate explica astfel:
a) Dacă: V A  V B  VC  V S , diodele D1 , D2 , D3 vor conduce
deoarece sunt polarizate direct V AA  VS  , iar la ieşire avem VY  V S .
b) Dacă: V A  Vi (sau mai multe intrări) şi V B  VC  V S dioda D1 va
conduce şi va fixa tensiunea de ieşire la valoarea VY  Vi ; diodele D2
şi D3 vor fi blocate, deoarece sunt polarizate invers. Funcţionarea
circuitului este descrisă în Fig.2.1. 8 în convenţia logică pozitivă ( Vi
reprezintă variabila binară 0, iar VS variabila binară 1) realizând
funcţia logică SI:
Y  A B C
Se observă că în logică negativă ( Vi reprezintă variabila binară 1, iar VS
variabila binară 0) circuitul realizează funcţia logică SAU:
Y  ABC
A B C Y log.poz. log.neg.
I I I I 0 1
I I S I 0 1
I S I I 0 1

31
 I S S I 0 1
S I I I 0 1
S I S I 0 1
S S I I 0 1
S S S S 1 0
Fig.2.1. 8

Din cele arătate mai sus rezultă că diodele din circuitul SI vor conduce, dacă
la toate intrările se aplică aceeaşi tensiune. Dacă tensiunile de intrare au
valori diferite, numai dioda conectată la cea mai negativă tensiune de intrare
va conduce; celelalte vor fi blocate fiind invers polarizate. Curentul se
închide prin diodele polarizate direct şi rezistenţa R A de la tensiunea de
alimentare V AA spre tensiunea cea mai negativă. Tensiunea de ieşire este
astfel egală cu tensiunea cea mai mică de la intrare.
Numărul de intrări poate să fie oricât cu observaţia că la creşterea numărului
de intrări, scade rezistenţa inversă echivalentă a grupului de diode legate în
paralel.
Proiectarea porţii SI cu diode se face pornind de la cerinţele impuse de
circuitele conectate la ieşirea porţii, adică de sarcina ce trebuie comandată.
Se poate observa că poarta SI trebuie să genereze curent indiferent de
nivelul logic de la ieşire, deci va trebui să genereze şi un anumit curent de
sarcină. Acest curent ( I S ) va avea valoarea minimă (în cazul cel mai
defavorabil) când la ieşirea porţii există nivel logic superior.
Dacă ieşirea porţii SI se găseşte la nivelul VS înseamnă că este necesar ca
la toate intrările să se aplice nivelurile VS . Curentul I RA produce o cădere
pe rezistenţa R A care este egală cu V AA  V S ; se poate considera că
întregul curent I RA se va folosi pentru comanda sarcinii, (Fig.2.1. 9-a),
astfel că:
V  VS
I RA  AA  IS (2.1.11)
RA
Condiţia trebuie să fie îndeplinită şi în cazul cel mai defavorabil:
1  t u V AAN  VS
I RA min   IS
1  t r  R AN
1  t u V AAN  VS
deci: R AN  (2.1.12)
1  t r  I S

32
 +VAA +VAA

RA RA

IRA
D1 VA=VS D1
VA=VS VY VY=Vi
Io
D2 VA=VS D2
VB=VS Io
D3 VA=Vi D3
VC=VS
Ii
(a) IRAmax (b)
Fig.2.1. 9
Pentru proiectarea circuitului care trebuie să comande poarta SI trebuie
determinat curentul de intrare al porţii. Cazul defavorabil este atunci când
între intrare şi sursa de alimentare se găseşte diferenţa de potenţial cea mai
mare. În acest caz curentul preluat de la poarta SI de către circuitul de
comandă este maxim. Această situaţie se obţine când la ieşire VY  Vi ,
adică când la cel puţin o intrare se aplică nivelul Vi . În consecinţă, acest
caz se foloseşte pentru calculul curentului de intrare ( I i ) care comandă
poarta SI (Fig.2.1. 9-b).
V AA  Vi
Ii    n  1 I 0 (2.1.13)
RA
unde: n - reprezintă numărul de intrări ale porţii
I0 - curentul invers prin diode.
Ţinând seama de toleranţa componentelor şi a surselor de alimentare, se
 1  t u  V AAN  Vi
obţine: I i max    n  1 I 0 max
 1  t r  R AN
(2.1.14)
Circuitele logice cu diode şi rezistenţe prezintă un dezavantaj: introduc o
atenuare de curent, respectiv de tensiune, adică:
I i max  I RA min  I S

Această inegalitate se interpretează în sensul că poarta SI poate furniza un

curent de sarcină mai mic decât curentul necesar pentru comanda porţii.
Atenuarea de curent se exprimă printr-un parametru numit eficienţa
circuitului care se defineşte:

33
 1  t u V AAN  VS
I RA min 1  t r  R AN
E  1 (2.1.15)
I i max 1  t u V AAN  Vi
  n  1 I 0 max
1  t r  R AN
Întrucât nivelurile logice VS şi Vi trebuiesc cuprinse într-o plajă
restrânsă, iar curentul I 0 max nu poate fi influenţat prin măsuri de
proiectare, singura cale de ridicare a eficienţei porţii o constituie mărirea
V AA 1  t u   1  t r 
lim E 
raportului
VS
; într-adevăr: V AAN
 1  t u   1  t r 
V S
(2.1.16)
unde Vi  0 .

În practică, se alege V AAN   2  6  VS . Dacă se măreşte în continuare

tensiunea de alimentare V AA , va creşte consumul de putere, fără a influenţa
sensibil eficienţa porţii.

Circuite logice SAU

Circuitul logic SAU cu diode şi rezistenţe se reprezintă în Fig.2.1. 10.

Funcţionarea porţii SAU se va explica considerând următoarele convenţii:
V00  V S  Vi

Se va presupune că v 00  V S  0 şi Vi  0 .

D1
A
D2
B VS
D3 Vi
C Y
VS
Vi IR0 R0

-V00
Fig.2.1. 10
În aceste condiţii circuitul funcţionează în felul următor:

a. Dacă : V A  V B  VC  Vi , diodele D1 , D2 , D3 vor conduce şi la

ieşire vom avea:

34
 VY  Vi  V  Vi
unde: V este tensiunea de prag a diodelor semiconductoare ( 0 ,2v la
diodele cu germaniu şi 0,5v la diodele cu siliciu) care se poate neglija.

b. Dacă V A  V S (sau mai multe intrări) şi V B  VC  Vi , dioda D1 va

conduce (diferenţa de potenţial cea mai mare este între intrarea A şi
sursa de alimentare V00 ) şi va fixa tensiunea de ieşire la valoarea:
VY  V S ; diodele D2 şi D3 vor fi blocate, fiind polarizate invers.
Funcţionarea porţii este descrisă în Fig.2.1. 11. În logică pozitivă
realizează funcţia SAU, iar în logică negativă funcţia SI.
Y  A  B  C în logică pozitivă
Y  A  B  C în logică negativă
A B C Y log.poz. log.neg.
I I I I 0 1
I I S S 1 0
I S I S 1 0
I S S S 1 0
S I I S 1 0
S I S S 1 0
S S I S 1 0
S S S S 1 0
Fig.2.1. 11

Din cele arătate, rezultă că toate diodele vor conduce dacă la toate intrările
se aplică nivel logic superior sau inferior. Dacă tensiunile de intrare au
valori diferite numai dioda legată la cea mai pozitivă tensiune va conduce;
celelalte diode vor fi invers polarizate. Tensiunea de ieşire este egală cu cea
mai mare dintre tensiunile de la intrare.

Pentru dimensionarea porţii SAU trebuie să se ţină cont că acest circuit

absoarbe curent de la intrare sau ieşire spre sursa negativă   V00  . Poarta
SAU trebuie să asigure curentul de sarcină I S , în cazul cel mai defavorabil,
adică când diferenţa de potenţial dintre ieşire şi sursa  V 00 este minimă,
ceea ce înseamnă că la ieşirea porţii se află nivelul Vi .
Se mai consideră, pentru motive de creşterea a eficienţei, că tot curentul
I R 0 se foloseşte pentru acţionarea sarcinii (Fig.2.1. 12-a).
V  V00
I R0  i  IS (2.1.17)
R0

35
Ţinând cont de toleranţele pieselor şi a surselor de alimentare avem:
1  t u V00 N  Vi
I R 0 min   IS
1  t r  R0 N
Rezultă domeniul de valori pentru rezistenţa R0 N :
1  t u V00 N
R0 N  (2.1.18)
1  t r  I S
Pentru determinarea curentului de intrare în cazul cel mai defavorabil se
consideră cazul când o singură diodă conduce iar celelalte  n  1 diode
sunt blocate, adică când la o intrare se găseşte nivel de tensiune superior iar
la celelalte intrări nivelul de tensiune inferior (Fig.2.1. 12-b)
V  V00
Ii  S   n  1 I 0 (2.1.19)
R0
Sau ţinând cont de toleranţa componentelor şi a tensiunii de alimentare se
obţine:
VS  1  t u V00 N
I i max    n  1 I 0 max
1  t r  R 0 N
D1 VA=VS D1 Ii
VA=Vi

D2 VA=Vi D2 Io
VB=Vi

D3 VY VA=Vi D3 Io VY=VS
VC=Vi
IRA IR0

RA RA

-V00 -V00
(a) (b)
Fig.2.1. 12

Avându-se în vedere că circuitul SAU constituie un atenuator de curent

deoarece:
I i max  I R 0 min  I S
Se poate defini eficienţa circuitului SAU:
1  t u   V00 N  Vi
I R 0 min  1  t r   R0 N
E  1 (2.1.20)
I i max VS  1  t u   V00 N
  n  1  I 0 max
1  t r   R0 N

36
Eficienţa circuitului SAU poate fi mărită prin creşterea raportului V00N /VS :
1  t u   1  t r 
lim E 
V00 N
 1  t r    1  t u 
VS

(2.1.21)
unde Vi  0 .
În practică se alege V00   2  6   VS .

Timpul de propagare

Fronturile semnalelor de ieşire de la o poartă cu diode sunt proporţionale cu

timpul de comutare al diodelor şi cu timpul necesar încărcării sarcinii
capacitive.

În cazul utilizării unor diode de comutaţie, timpul de comutare poate fi

neglijat faţă de cea de-a doua componentă. În acest caz timpul de ridicare la
o poartă SI devine:
U     U e  0
t r  RE  C P  ln e unde:
U e    U e  tr 
U e     V AA

U e  0   V I

U e  t r   V S

R A  Rb
R E 
n  R A  Rb

Rb este rezistenţa unei diode blocate

n reprezintă numărul de intrări şi pentru n  R A  Rb rezultă că
RE  R A .
+VAA Ui
VS
RA VS
Vi VS
Vi
D1 Y Vi
A t
D2 U0
B CP
VS
D3
C Vi
t
Fig.2.1. 13
În acest caz:
V AA  V I
t r  R A  C P  ln
V AA  VS

37
Timpul de coborâre devine:
U e    U e  t2 
t c  t 2  t1  R '  C P  ln unde:
E U e     U e  t1 
U e     Vi
U e  t 2   0,9  VS  Vi 
U e  t1   0,1  VS  Vi 
R R
RE'  E1 C
R E 1  RC
 RC este rezistenţa unei diode în conducţie,
R A  Rb
 R E1   Rb
Rb   n  1  Rb
Rb  Rc
deci: RE'   RC deoarece Rb  RC .
Rb  Rc
În acest caz se obţine:
t c  2,2  RC  C P

Pentru o poartă SAU (Fig.2.1. 14.) timpii de ridicare şi de coborâre devin:

t r  2,2  Rc  C P
V  VSS
t c  Rc  C P  ln 00
V00  V I
A D1
Ui
D2 VS
B VS
Vi
D3 Y Vi
C t
VS U0
Vi CP
R0 VS
Vi
-V00
t
Fig.2.1. 14

Circuite logice cu rezistenţe şi tranzistoare

Schema unui circuit logic realizat cu rezistenţe şi tranzistoare este dată în
Fig.2.1. 15.
Asemenea circuite logice prezintă avantajul unui preţ de cost redus, dar
prezintă o serie de alte dezavantaje: timp de propagare mare şi factor de
încărcare mic, imunitate la perturbaţii redusă etc. Din aceste motive, porţile

38
de acest tip nu s-au folosit în calculatoare, fiind întâlnite mai des în
Fig.2.1. 16
automatizările numerice, unde nu sunt necesare comutări rapide. Pentru
astfel de aplicaţii s-au realizat module tipizate de tip UNILOG şi USILOG.
Funcţional circuitul logic cu rezistenţe şi tranzistoare din Fig.2.1. 15
îndeplineşte funcţia logică SAU-NU, unde rezistenţele R şi rezistenţa r
îndeplinesc rolul unei porţi SAU. Aceste rezistenţe se dimensionează astfel
încât, dacă la cel puţin una dintre intrări se aplică nivelul de tensiune
superior  VS  VLL  tranzistorul trebuie să fie saturat şi ieşirea va fi la
nivelul logic 0. Dacă la toate intrările se aplică nivelul de tensiune inferior
Vi  0 , atunci tranzistorul trebuie să fie blocat.
+VCC
VS RC DL
Vi VLL
R IR IB UF
A T
IC0
R IR
B
Ir r
R IR
C
-VBB
Fig.2.1. 15
Descrierea funcţionării complete a circuitului logic este prezentată în
Fig.2.1. 16. Funcţia logică realizată de circuit este:
F  A BC

Pentru dimensionarea rezistenţelor R şi r se pleacă de la condiţiile cele

mai defavorabile:
a. Toate intrările sunt conectate la nivelul de A B C Y
tensiune inferior  Vi  U CES  0,2v  0v  . În 0 0 0 1
acest caz tranzistorul T trebuie să fie blocat, 0 0 1 0
adică: 0 1 0 0
U BEb1  0 0 1 1 0
1 0 0 0
1 0 1 0
Făcând suma curenţilor din baza tranzistorului se
1 1 0 0
obţine: 1 1 1 0
3  I R  IC0  I r
sau:

39
 V BEb1 V  V BB
 3  I C 0  BEb1
R r
 3 1 V
V BEb1      I C 0  BB
R r r
impunând condiţia: V BEb1  0 rezultă:
V
r  BB
IC0
Ţinând seama de toleranţele rezistenţelor şi a surselor de alimentare se
obţine:
V BB 1  t u 
r
1  t r  I C 0 max
b. Dacă la cel puţin o intrare se aplică nivel de tensiune superior
VS  V LL  atunci tranzistorul T trebuie să fie saturat adică:
  I B  I CS
(2.1.22)
Făcând suma curenţilor din bază pentru acest caz se obţine:
I B  I IR  2  I 0 R  I r
unde: I 1R - curentul prin rezistenţa la intrarea căreia s-a aplicat
nivelul logic 1
I 0 R - curentul prin rezistenţa la intrarea căreia s-a aplicat
nivelul logic 0.
V  V BES V V  V BB
 I B  LL  2 BES  BES
R R r
Ţinând seama de condiţia de saturaţie a tranzistorului se obţine:
V LL  3V BES V BES  V BB I
  CS
R r 
sau
V LL 1  t u   3V BES V BES  VBB  1  t u  V 1  t u 
  CC
R  1  t r  r  1  t r   min RC 1  t r 
deci:
VLL  1  t u   3  VBES 1
R 
VCC  1  t u  V  V  1  t u  1  t r
 BES BB
 min  RC  1  t r  r  1  t r 

40
Circuite logice cu diode şi tranzistoare

După cum s-a arătat circuitele logice cu diode şi rezistenţe introduc o

atenuare a semnalului, ceea ce necesită refacerea acestuia la ieşire printr-un
tranzistor.
Modulele logice cu diode şi tranzistoare se clasifică după:
1. funcţia logică realizată (SI-NU; SAU-NU; etc)
2. modul de realizare a polarizării bazei tranzistorului: cu rezistenţă sau cu
diode.
Circuitul de polarizare se introduce între porţile SI sau SAU realizate cu
diode şi tranzistorul inversor.

Poarta SI-NU cu deplasare de nivel cu rezistenţă

Circuitele logice SI-NU cu deplasare de nivel cu rezistenţă au cunoscut o

mare utilizare în calculatoarele electronice din generaţia a II-a, datorită
dimensiunilor reduse, vitezei de comutare ridicată şi preţului de cost relativ
scăzut. În prezent aceste circuite logice au fost înlocuite în marea lor
majoritate cu circuite logice integrate, fiind în prezent utilizate doar în
aplicaţii speciale (circuite de interfaţă în medii cu zgomot ridicat, în cazuri
când sunt necesare alte valori decât cele standard pentru nivelurile logice,
etc.)
În Fig.2.1. 17 se prezintă o poartă SI-NU cu deplasare de nivel cu
rezistenţă. Funcţionarea circuitului este descrisă sistematic în Fig.2.1. 18.
+VCC +VCC
VS RA RC IRC
Vi C VLL
Ii IRA ICS
D1 M R IB UF
A T IS
IR IC0
D2
B
Ir r
D3
C
-VBB
Fig.2.1. 17
Diodele D1 , D2 , D3 împreună cu rezistenţa R A formează un circuit SI cu
diode şi rezistenţe, deci funcţia logică ce se obţine în punctul M este:
M  A BC
Inversorul cu tranzistorul realizează funcţia NU astfel că la ieşire se obţine:
F  M  A B C

41
 Pentru ca poarta să funcţioneze conform
A B C M VBE F tabelului de adevăr trebuiesc
I I I I 0 1 dimensionate corespunzător rezistenţele
I I S I 0 1 RC , R A , R, r .
I S I I 0 1
I
CS S
a I 0
ş1 i d a t e d
S I I I 0 1 VCC , V BB , V LL unde VCC  V LL );
S I S I 0 1 nivelurile logice de tensiune
S S I I 0 1 Vi  U CES  0; VS  VLL  ; parametrii
S S S S 0,75 0
Fig.2.1. 18 tranzistorului ( I CSopt ,  min , I C 0 max );
factorul de încărcare N.

Dimensionarea circuitului se face pe etape:

a) Calculul rezistenţei RC :
Se alege I CS  I CSopt şi se repartizează pentru I RC şi I S unde: I CSopt este
curentul de colector optim, care se adoptă din caracteristica: I C  f    .
I S este curentul de sarcină, care este egal cu suma curenţilor de intrare a
porţilor comandate în cazul când poarta face parte dintr-un sistem numeric.
În general se alege I S  I RC . Curentul de colector devine:
I CS  I RC  I S  I RC  N  I i

Se observă că dacă se doreşte creşterea factorului de încărcare va trebui să

se micşoreze curentul I RC (pentru un curent de colector la saturaţie
constant), deci creşte rezistenţa RC ceea ce duce la creşterea timpului de
ridicare al tranzistorului (capacitatea parazită de ieşire a porţii se încarcă cu
o constantă de timp t inc = 2,3  C p  Rc ). Dacă se menţine constant I RC şi se
măreşte I CS va rezulta un consum de putere sporit.
În funcţie de aplicaţia concretă se vor adopta în mod corespunzător curenţii:
I RC , I CS , I S .

Rezistenţa RC se calculează cu relaţia:

V  U BES VCC
RC  CC 
I RC I RC

b) Calculul rezistenţelor R , r şi R A

Din condiţia de saturare a tranzistorului:

42
  min  I B  I CS
se obţin următoarele relaţii:
IR  IB  Ir
sau
VM 1  U BES U  V BB
 I B  BES
R r
unde: V M1  V LL  V D

Înlocuind în relaţiile de mai sus se obţine:

VM 1  U BES U BES  V BB I
  CS sau:
R r  min
VM 1  U BES U BES  V BB  1  t  I CS
 
R  1  t r  1  t r   r  min
(2.1.23)
Din paragraful privind dimensionarea porţii SI se ştie că:
I RA  I R
sau:
VCC  VM 1 VM 1  U BES

RA R
VCC  1  t u   VM 1 VM 1  U BES

R A  1  t r  R  1  t r 
(2.1.24)

Din condiţia de blocare a tranzistorului: U BEbl  0 se obţine:

I R  I C 0 max  I r
sau:
VM 0  U BES U  VBB
 I C 0 max  BES
R r
unde:
VM 0  U CES  V D  0,2v  0,75v  0,95v
Impunând condiţia de blocare a tranzistorului se obţine:
1  t u   VBB
r
0,95
 I C 0 max
R
(2.1.25)
Din inegalităţile (2.1.23), (2.1.24), (2.1.25) se determină o infinitate de
soluţii care satisfac condiţiile de funcţionare corectă în regim static a porţii.

43
În final se determină curentul de intrare al porţii:
V  VM 0
I i max  CC   n  1  I 0 max
RA
unde:
I 0 max - curentul rezidual prin diodele de la intrare şi care poate fi
neglijat.

Se verifică dacă este îndeplinită condiţia de încărcare:

I RC max  N  I i max  I CS min

Dacă se cunosc valorile curenţilor I CS şi I RC se poate determina o relaţie

suplimentară pentru dimensionarea rezistenţei R A :
VCC  1  t u   0,95
N  I CS  I RC
1  t r   R A
de unde:
NVCC 1  t u   0,95
RA 
1  t r  I CS  I RC 
(2.1.26)

Condensatorul de accelerare poate fi calculat din relaţiile cunoscute. Se pot

adapta pentru C valori cuprinse între 100pF şi 2nF.

Poarta SI-NU cu deplasare de nivel cu diode

Schema porţii SI-NU este reprezentată în Fig.2.1. 19.

Diodele D1 , D2 , D3 împreună cu rezistenţa R A formează o poartă SI.

Diodele D5 , D6 sunt diodele care asigură o deplasare de nivel a punctului
M spre valori negative. Se consideră că toate diodele sunt cu siliciu.

44
 +VCC +VCC
VS RA RC IRC
D4 V
Vi Ii IRA ICS LL
D5 D6 IB
D1 M UF
A T IS
I1 IC0
D2
B
Ir r
D3
C
-VBB
Fig.2.1. 19

În funcţie de valoarea variabilelor logice aplicate la intrările A, B, C ale

circuitului, potenţialul colectorului tranzistorului T poate lua următoarele
valori:
Dacă cel puţin la o intrare se aplică nivelul de tensiune inferior
Vi  U CES  0,2v  , atunci în punctul M potenţialul va fi egal cu tensiunea
de la intrare plus căderea de tensiune pe o diodă de siliciu
V D  0,75v  ; VM 0=0 ,95v , potenţial insuficient pentru
deblocarea a trei joncţiuni pn (diodele D5 , D6 , joncţiunea BE a
tranzistorului T ). În acest caz tranzistorul T este blocat şi potenţialul
colectorului său va fi aproximativ U CE  VLL  VD , valoare stabilită cu
ajutorul diodei de limitare D4 .
Dacă la toate intrările se aplică nivelul de tensiune superior V S  V LL  ,
diodele D1 , D2 , D3 vor conduce şi în punctul M potenţialul va tinde
spre valoarea V LL  V D , dar pentru un potenţial de 2 ,25v în punctul M ,
diodele D5 , D6 şi joncţiunea bază - emitor a tranzistorului T vor
conduce, ceea ce va determina fixarea acestui potenţial în punctul M .
Tranzistorul T în acest caz va conduce la saturaţie şi în colectorul
tranzistorului se va fixa un potenţial U CES  0,2v . Se observă că în acest
caz diodele D1 , D2 , D3 sunt blocate.

Pe baza observaţiilor de mai sus tabelul de adevăr se prezintă în Fig.2.1. 18.

În logică pozitivă funcţia realizată de poartă este SI-NU
F  A B C

Proiectarea circuitului se face pe baza caracteristicilor statice şi dinamice ale

dispozitivelor semiconductoare folosite.

45
Ca date de proiectare se dau: tensiunile de alimentare VCC , V BB , V LL  ;
nivelurile logice de tensiune Vi  U CES , V S  V LL  ; caracteristicile statice şi
dinamice ale diodelor şi tranzistoarelor (din catalog), factorul de încărcare
N.

a) Calculul rezistenţei RC
Se alege I CS  I CS opt din caracteristica I C  f   
V  U CES
RC  CC
I RC
unde: I RC  I CS  N  I I max  I CS  I S

b) Calculul rezistenţei r
Rezistenţa r se determină din condiţia de blocare a tranzistorului T .
Făcând suma curenţilor din baza tranzistorului se obţine:
I r  I 0  IC0
unde: I 0 - curentul invers prin dioda D6 .
Relaţia de mai sus se poate scrie:
U BEBl  V BB
 I 0  I C0
r
punând condiţia U BEBl  0 rezultă valoarea limită pentru r:
VBB 1  t u 
r
1  t r  I C 0  I 0 
c) Calculul rezistenţei R A
Rezistenţa R A se determină din condiţia de saturare a tranzistorului T .
I l  I RA  n  I 0
unde: n - numărul de intrări
I0 - curentul invers prin diodele de la intrare
Il  Ir  IB
Punând condiţia de saturare a tranzistorului,   I B  I CS , se obţine:
I CS
I B  I RA  n  I 0  I r 

sau
VCC  1  t u   VM 1 U  VBB  1  t u  I CS
 n  I 0  BES 
R A  1  t r  r  1  t r   min
unde: VM 1  V D 5  V D 6  U BES  0,75v  0,75v  0,75v  2,25v
rezultă:

46
 1 VCC  1  t u   VM 1
RA  
1  tr U  V  1  t u  I CS
n  I 0  BES BB 
r  1  t r   min
Se verifică:
I CS  I RC  N  I I max
VCC  1  t u   VM 0
I I max    n  1  I 0
R A  1  t r 
unde: VM 0  U CES  VD  0,2v  0,75v  0,95v

Circuite logice integrate cu diode şi tranzistoare (DTL1)

Familia de circuite logice integrate DTL a reprezentat una din primele tipuri
de circuite integrate mai larg utilizate, datorită facilităţii de utilizare şi a
puterii disipate reduse. Fiind recunoscută ca o familie de circuite integrate
“fără probleme”. În prezent aceste circuite au fost înlocuite în mare parte de
familia de circuite integrate TTL mai performantă.
Capitolul de faţă este destinat descrierii principalelor variante de circuite din
cadrul familiei DTL.
Familia de circuite integrate DTL a apărut după familia RTL, faţă de care
prezintă o serie de avantaje printre care se amintesc: creşterea factorului de
încărcare la ieşire şi îmbunătăţirea marginii de zgomot, dar prezintă
dezavantajul unei vitezei de lucru mai mici.
În prima etapă a apariţiei circuitelor DTL, acestea au cunoscut o largă
răspândire. În prezent sunt utilizate în sistemele numerice industriale, care
impun o imunitate ridicată la perturbaţii şi nu necesită viteze mari de lucru.

1
DTL = Diode-tranzistor logic

47
5