1

Circuite
integrate analogice i
digitale




2




Terminologia i clasificarea CI.

1. Etapele de dezvoltare a electronicii.
2. Clasificarea dispozitivelor electronice.
3. Marcarea CI analogice i digitale.

= 1 =
n dependen de baza de elemente utilizat putem evidenia 4 generaii de
baz n dezvoltarea electronicii, i mpreun cu ea a dispozitivelor electronice.
I generaie (a. 1940 - 1950) se caracterizeaz prin faptul c baza de elemente a
dispozitivelor electronice era compus din tuburi cu vid care se divizeaz n 2
tipuri: cu electroni i cu ioni.
Tubul cu vid cu electroni este un dispozitiv n care curentul este creat doar de
electronii liberi, iar tubul cu vid cu ioni este un dispozitiv unde curentul se
formeaz datorit descrcrilor electrice n gaze sau n vapori.
II generaie (a. 1950 n. 1960) se caracterizeaz prin utilizarea n calitate de
baz de elemente principal dispozitivele semiconductoare discrete (diode,
tranzistoare, tiristoare). Asamblarea dispozitivelor electronice de generaia II se
efectua automat, cu utilizarea montajului cu cablaj imprimat, unde dispozitivele
semiconductoare i elementele pasive se amplasau pe placheta cu cablaj imprimat
(plachet electric cu guri metalizate pentru interconexiunea dispozitivelor
semiconductoare i elementelor pasive).
III generaie (a. 1960 - 1980) este legat de dezvoltarea foarte rapid a
microelectronicii, compartimentul electronicii ce conine cercetarea i crearea
dispozitivelor electronice de tip nou i anume circuite integrate i principiul lor de
utilizare. Baza de elemente a acestei generaii a devenit circuitele i
microasamblajele.
Circuitele integrate reprezint prin sine un grup de elemente legate ntre ele
(rezistoare, condensatoare, tranzistoare .a.), confecionate ntr-un singur ciclu
tehnologic, adic n acelai timp, pe una i aceiai plachet i care ndeplinete o
oarecare funcie de prelucrare a informaiei.
Microasamblajul prezint prin sine un circuit integrat, n componena cruia
intr elemente de acelai tip (de ex. numai diode, numai tranzistoare).
Aceast etap de dezvoltare a dispozitivelor electronice este caracterizat nu
numai de micorarea enorm a gabaritelor, greutii i consumului de energiei
electric, dar i de creterea enorm a fiabilitii, de asemenea micorarea
volumului de lucru manual pentru producerea dispozitivelor electronice.
IV generaie (a. 1980-) este caracterizat de micorarea n continuare a
dispozitivelor electronice, la baza crora se afl circuitele integrate cu densitatea
foarte mare de elemente, unde un singur circuit integrat poate realiza funcia unui
modul ntreg (de ex. dispozitivul electronic de recepie, de conversie, de
transmitere a informaiei).

3


= 2 =
Circuitele integrate dup principiul de formare i transmitere a semnalului de
dirijare se clasific n 2 grupe: analogice i discrete.
CI analogice snt destinate pentru convertarea i prelucrarea semnalelor, care
se variaz dup legile funciei continue i informaia la ieirea circuitelor ca de
obicei este analogic semnalului de intrare dup form.
Un rol foarte important n CIA l au amplificatoare operaionale, care n
timpul de fa este un element de baz universal pentru organizarea multor noduri
analogice.
Tot un important n nomenclatorul schemelor analogice l au stabilizatoarele
de tensiune, care ntr-o msur oarecare persist n toate blocurile electronice de
stabilizare a funciilor de transfer. Ca CI analogice mai pot fi enumerate circuite
specializate pentru organizarea dispozitivelor de radio- recepie i TV, mulitoare
analogice, comparatoare, chei i scheme de convertare a informaiei analog-
digital.
CI digitale prezint prin sine dispozitive electronice care permit practic
organizarea tuturor nodurilor i blocurilor mainilor electronice de calcul (MEC),
unde informaia prelucrat este prezentat n form de numere binare. Valoarea
informaiei poate avea doar 2 valori: 0 i 1, care se numesc variabile logice sau
funcii logice. Parametrii funciilor logice snt studiate de algebra logice, iar
dispozitivele care realizeaz funciile logice se numesc dispozitive logice sau
digitale. De rnd cu schemele compuse ce realizeaz funciile modulelor i
nodurilor ntregi putem numi: sumatoare, numrtoare, registre, elemente de
memorie, microprocesoare. ntr-un spectru larg se produc elemente digitale
combinaionale (poteniale, de impuls, impuls-poteniale), printre care cel mai larg
snt utilizate elementele logice poteniale.

= 3 =
CI analogice i digitale snt elaborate i produse de ntreprinderi productoare
n form de serie. Fiecare serie se mparte n subgrupe i tipuri.
Dup standardul 17021-75 divizm n grupe CI care pot ndeplini
diferite funcii, dar au o tehnologie constructiv unic i snt destinate pentru o
utilizare n comun. De regul cu trecerea timpului componena seriilor se lrgete.
Prin divizarea dup tip a CI se nelege c CI au o destinaie funcional concret i
o marcare bine definit. Dup tehnologia constructiv toate circuitele integrate se
divizeaz n 3 grupe: semiconductoare, hibride, altele. La a 3-ea grup se atrn ca
de obicei CI peliculare (pelicula), care n timpul de fa se produc ntr-o cantitate
foarte mic, i de asemenea CI din ceramic i cu vid. La marcarea grupelor
enumerate mai sus se atribuie urmtoarele cifre: 1,5,6,7 CI semiconductoare (7
CI semiconductoare fr carcas); 2,4,8 CI hibride; 3 altele.
Dup caracterul funciilor ndeplinite n aparatura electronic, CI se divizeaz
n subgrupe (de ex. generatoare, modulatoare, bistabile, amplificatoare) i
destinaie funcional (de ex. filtre de frecven nalt, joas, de trecere).
Marcarea CI trebuie s conin 4 elemente: primul element cifr,
corespunde grupei constructiv tehnologice; al doilea element 2,3 cifre
4

corespunde numrului de ordine a CI din seria dat. Al treilea element snt 2 litere
care indic subgrupa i destinaia funcional a CI. Al 4-lea element este compus
dintr-o cifr sau mai multe i arat numrul de ordine elaborat n seria dat.
De exemplu: CI 1 33 1












Pentru circuitele integrate de uz comun la nceputul marcrii se adaug litera
K (1331). Dac CI se produce pentru export atunci nainte de litera K se
adaug litera (ex. 5612). Dup tipul materialului utilizat pentru carcas
nainte numrul serie pot fi adugate urmtoarele litere: plastic, M ceramic,
metalo-ceramici steclo-ceramic, E metalo-polimer, A plastic-planar, -
steclo-ceramic planar (1553). La CI fr carcas nainte de numrul seriei
se adaug litera (1553).






















1 33 1
Grupa constructiv-tehnologic (CI s/c)
Numrul de ordine din seria dat (33)
Subgrupa (Logice)
Destinaia funcional (I-NU)
Numrul de ordine a elaborrii 1
5

Tema: Amplificatoare difereniale. Generaliti. Caracteristici i parametrii
de baz.

Amplificator este dispozitivul destinat pentru mrirea semnalului electric de
la intrare dup tensiune, curent sau putere, n raport cu semnalul electric de la
ieire. Cu alte cuvinte, fiecare amplificator modific energia sursei de alimentare.
n prezent, mai ales la proiectarea schemelor integrale, o rspndire larg au
cptat-o aa numitele amplificatoarele difereniale. Dup principiul de construcie
acestea snt amplificatoare de balansare n cascad de tip paralel. Ele au o
stabilitate nalt a parametrilor la aciunea diferitor factori destabilizatori, un nalt
coeficient de amplificare a semnalelor difereniali i un nivel nalt de eliminare a
distorsiunilor.
Schema unui etaj diferenial compus din 2 tranzistoare este prezentat n fig.
de mai jos:













Particularitile etajului diferenial:
1. Const din 2 intrri identice i 2 ieiri identice.
2. conine 2 tranzistoare identice (trebuie s fie absolut identice).
3. Se alimenteaz de la 2 surse de alimentare una din care alimenteaz
tranzistorii, iar a doua mpreun cu R
E
formeaz o surs de curent stabil de
valoarea I
0
egal cu suma curenilor colector a celor 2 tranzistoare.
Amplificatoare operaionale se caracterizeaz de 4 noiuni de factori de
amplificare:
a) amplificare inversoare:
int
1
U
U
K
ie
uinv
=
b) amplificare neinversoare:
int
2
U
U
K
ie
uninv
=
c) amplificare diferenial:
1 int
2 1
U
U U
K
ie ie
udif
+
=
d) amplificare de mod comun:
=

=
VT1
VT2
int. 2 int. 1
Ie. 2 Ie. 1
R
C
R
C
R
E
E
C
E
C
Fig. 1. Schema
etajului diferenial
6


c m
ie ie
c um
U
U U
K
. int
2 1
.
+
=
Amplificatorul diferenial este amplificator de diferene de semnale. Semnalul
ce poate aciona la intrarea lui poate fi:
- semnal diferenial
- semnal de mod comun
Semnalul diferenial este semnalul util ce trebuie amplificat, iar semnalul de
mod comun este semnalul parazit, care trebuie atenuat i nu amplificat. Datorit
proprietilor de etaj diferenial el se caracterizeaz de o amplificare diferenial
mult mai mare ca 1 i o amplificare de mod comun mult mai mic ca 1.
Semnalul diferenial la intrarea et. diferenial poate fi amplificat n
urmtoarele moduri:


















Figura 2. Modalitile de conexiune a etajului diferenial.

n dependen de modul de amplificare a semnalului util, VT1 i VT2 au
urmtoarea conextare:
a) VT1- EC; VT2 BC
b) VT1-BC; VT2 EC
c) n dependen de polaritatea semnalului diferenial VT1-BC, VT2-EC i
invers.
n caz de amplicare a semnalului diferenial conform fig. 2, semnalul E
g
se
divizeaz de divizorul R
BEVT1
i R
E
proporional valorilor de rezisten sus numite.
Fiindc R
E
>>R
BEVT1
tr. VT1 se excit de un semnal de valoarea:
E
R
E
BEVT
g BEVT
E
R
r
E U
1
1
=
VT1 VT2
R
E
E
C

E
g
R
g
E
g
R
g
VT1 VT2
R
E
E
C

E
g
R
g
VT1 VT2
R
E
E
C
E
g
R
g
7

Semnalul ce se elimin pe rezistena R
E
prin intermediul surse de alimentare
(E
C
) se aplic ntre baza i emitorul tranzistorului VT2. polaritatea acestui semnal
este opus dup sensul polaritii de semnal U
BEVT1
. innd cont de faptul c
rezistena R
E
cu semnalul ce se emite pe el U
BE
prezint o surs

de semnal cu fora
electromotoare egal cu U
RE
i impedana intern R
E
. R
E
deasemenea este mult mai
mare ca R
BEVT2
i corespunztor:

E E
R BEVT
E
BEVT
R BEVT
U U
R
r
U U << ~ =
1
1
2

Din ultima relaie rezult c tr. VT1 i VT2 se excit ~ de aceeai valoare de
semnal i polariti opuse.
Rezistena R
e
indicate n schemele de mai sus mpreun cu sursele de
alimentare E
C
formeaz o surs de curent stabil de valoarea:
E
BEVT C
R
U E
I
1
0

=
Cu ct este mai mare R
E
cu att e mai mic tensiunea U
BEVT1
care este funcie
de temperatur. Pentru a face curentul I
0
independent de temperatur e de dorit ca
valoarea rezistenei R
E
s fie ct mai mare. Creterea rezistenei condiioneaz
necesitatea de a majora E
C
. Din aceast cauz R
E n
confecionarea ei este limitat
dup valoare. Pentru a obine un curent I
0
de valoare independent de E
C
admisibil
R
E
se nlocuiete cu o surs de curent stabil compus din elemente active
(tranzistoare, rezistene).



Etaje difereniale de configuraie Darlington.
Etaje difereniale de generaia II.

Etajele analizate mai sus, numite etaje difereniale de generaia I la rnd cu
simplitatea lui n confecionare are un ir de dezavantaje:
1. Amplificare n tensiune comparativ mic, zeci de ori;
2. Impedana de intrare comparativ mic (zeci de sute de O, i uniti de kO);
3. Capacitatea parazitar C
C
comparativ mare, deoarece tranzistoarele au
conectare EC;
4. Valorile mici a mrimilor sus numite care utilizarea a mai multor etaje
difereniale n confecionarea amplificatoarelor operaionale de putere
mare;
5. Cu majorarea etajelor, se micoreaz gama de frecven lucrtoare a
amplificatorului;
Ultimul neajuns se explic prin faptul c cu ct mai multe etaje se utilizeaz n
amplificator cu att caracteristica AF este mai ngust.







n=1
n=2
n=3
e
K
u
(e)
8

Savantul american Darlington prin modificarea etajului diferenial de
generaia I a avut drept scop lichidarea primelor dou dezavantaje sus numite. El a
propus un etaj diferenial un etaj diferenial de forma artat n figura urmtoare:









VT1, VT2
VT3, VT4 - EC


Ideea lui Darlington a fost original, fiindc conform calculelor, impendana
de intrare i K
U
preau s fie de | ori mai mare ca n et. de generaia I. ns totui
aceast schem nu a gsit utilizare, deoarece:
1. Tranzistorii VT1 i VT4 funcioneaz cu cureni de baz de ordinul
A. Cu aceste valori de cureni tr. VT1 i VT4 snt de valori foarte
mici de ordinul unitilor, mai mult ca att aceti cureni nu snt stabili,
ceea ce provoac instabilitatea impedanei de intrare diferenial a
etajului.
2. La rnd cu acest neajuns schema Darlington are urmtoarele
neajunsuri, este majorat tensiunea offset.
3. Este majorat diferen curenilor de intrare;
4. Este majorat nivelul de zgomot, deoarece sa mrit nr. de etaje.
Din cauzele enumerate, schema Darlington nu a gsit utilizare larg, mai ales ca
etaje de intrare.

Etaje difereniale de generaia II.
innd cont de faprul c schema Darlington n-a soluionat problema
caracteritic etajului diferenial de generaia I, mai trziu s-a elaborat un grup nou
de etaje difereniale, numite etaje de generaia II, care dispun de o amplificare de
400-500 i mai mult, de o impendan de intrare de ordinul zeci-sute MO i
capacitatea parazitar C
C
mult mai mic, prin conectarea CC a VT de intrare.









Fig. 3. Schema etajului
diferenial Darlington
VT2 VT3
int. 2
int. 1
Ie. 2
Ie. 1
R
C
R
C
E
C
VT4
VT1
GCS
E
C
9
















La rnd cu avantajele sus numite mai sus n et. diferenial de generaia II, se
stabilizeaz nu I
E
al VT de intrare, ci I
B
al VT3 i VT4, ceea ce permite utilizarea
SCS de o putere mult mai mic ca n cazul precedent.
T
C
T
p n p C
BC dCC
m
R I
m
R I
K

|
2 2
) 1 (
0
0
=
+
=

- pentru et. diferenial de generaia I

Etajul de generaia II are coeficientul de amplificare de 1+| ori mai mare ca
etajul diferenial de generaia I (~1000 ori). innd cont de faptul c VT finali ai
etajelor de generaia II au conectare BC, impedana lor de ieire este comparativ
mare (sute de kO).
n figura urmtoare este artat schema unui etaj diferenial de generaia II
modernizat:



















Fig. 4. Schema etajului
diferenial de generaia II
VT1 VT2
int. 2
int. 1
Ie. 2
Ie. 1
R
C
E
C
SCS
E
C
R
C
VT3
VT4
Fig. 5. Schema etajului
diferenial de generaia II
modernizat
VT1 VT2
int. 2
int. 1
Ie. 2 Ie. 1
R
E
E
C
E
C
R
E
VT3
VT4
VT5 VT6
R
1
SCS
VT1,VT2-CC
VT3,VT4-BC

10



n fig. 3 R
C
a tr. VT3, VT4 snt nlocuite cu tr. VT5 i VT6 care respectiv
prezint sarcini colector R
CVT3
, R
CVT4
, rezistena acestor tranzistoare este dinamic.
Utiliznd tr. VT5, VT6 n calitate de sarcini a VT cu BC permite o normalizare a
impedanei de ieire cu sarcina. R
E
permite echilibrul n partea de jos a etajului.
Semnalul util poate fi cules n 3 moduri:
- de pe ieirea 1; - de pe ieirea 2; - ntre ieirea 1 i ieirea 2;


Amplificatoare operaionale. Generaliti. Schema structural a
amplificatorului operaional. Parametrii de baz ai amplificatorului
operaional.

Etapa actual de dezvoltare a electronicii este caracterizat prin aceia, c la
proiectarea dispozitivelor electronice de destinaie diferit se utilizeaz nu
elemente discrete (VT, VD, R, C, .a.), dar noduri funcionale finisate, n form de
CI. Aceasta permite de a ridica indicatorii statici, dinamici, de ieftinire
considerabil, de exploatare, i fiabilitate a aparaturii. n prezent snt elaborate un
numr mare de CIA att de destinaie general, ct i special. Din ele fac parte CIA
de amplificare n I continuu (AO), comparatoare, stabilizatoare de tensiune stabil.
O grup mare o constituie CIA specializate, destinate pentru construirea aparatelor
de uz casnic.
Amplificatorul operaional n prezent este elementul schemotehnic de baz al
electronicii analogice moderne.
AO este un amplificator de curent continuu multicascad, ce satisface
urmtoarele cerine la parametrii electrici:
- coeficientul de amplificare dup tensiune (K
u
);
- impedana de intrare R
int
;
- impedana de ieire R
ie
0;
- dac U
int
=0, atunci i U
ie
=0;
- banda infinit a frecvenelor amplificate.
Istoria denumirii de AO este legat de faptul, c aa tip de amplificatoare se
utilizau n tehnica de calcul, pentru rezolvarea diferitor operaii matematice, ca
suma, mulirea .a.
AO astri n dependen de structur i parametri se mpart n urmtoarele
grupe:
1. AO monolitice snt cele mai utilizabile, cele mai ieftine, dispun de
cele mai mici greuti.
2. AO hibride unde elementele active snt fr corpi se plaseaz pe
placheta integrat.
AO n dependen de tipul etajului diferenial dup structur se mpart n 2
categorii:
1. AO cu etaje difereniale de generaia I;
2. AO cu etaje difereniale de generaia II;
11








Cu 3 etaje:





Cu 2 etaje:

AO este un CIA dotat cel puin cu 5 contacte. Reprezentarea grafic este dat
pe fig. 6.










Figura 6. Reprezentarea grafic a AO

Dou contacte ale AO se utilizeaz n calitate de intrri, o intrare de ieire, i
ultimele dou pentru alemntarea AO.
Tensiunea de ieire este legat de tensiunile de intrare U
int1
i U
int2
prin relaia:

U
ie
= K
U0
(U
int1
-U
int2
)

Unde: K
u0
coeficientul propriu de amplificare n tensiune.
Din relaia prezentat rezult c AO reacioneaz doar la diferena tensiunilor
de intrare, denumit semnal diferenial de intrare, i nu este sensibil la orice
component a tensiunii de intrare, ce acioneaz n acelai timp la ambele intrri.
Dup cum s-a menionat mai sus coeficientul propriu de amplificare n AO trebuie
s , ns n practic el este limitat de valoarea 10
5
...10
6
.
n calitate de surs de alimentare, se utilizeaz o surs de tensiune bipolar
(+E
a
; -E
a
). Punctul comun al sursei de obicei este punctul comun pentru semnalele
de intrare i ieire i n majoritatea cazurilor nu se conecteaz la AO. n AO reale,
tensiunea de alimentare variaz n diapazonul 3V... 18V. Utilizarea sursei de
alementare cu punct comun presupune posibilitatea schimbrii nu numai nivelului,
R
S
E
a
E
a
Int. 1

Int. 2

U
int.1
U
int.2
ie

ED cu
amplificare n
tensiune
Amplificator n
tensiune
K
u
=500-1000

Amplificator n
putere
K
u
=500-1000

ED cu
amplificare n
tensiune
Amplificator n
putere
K
u
=500-1000

12

dar i polaritii, att tensiunii de intrare, ct i tensiunii de ieire a AO. AO reale de
obicei au un numr mare de contacte, care se utilizeaz pentru conectarea
circuitelor externe de corectare a frecvenei, care formeaz tipul CAFL (liniar)
necesare AO.
AO n circuitele electronice poate avea urmtoarele conectri:
1. Conectare neinversoare:









2. Conectare inversoare:









3. Conectare diferenial:









4. Conectare cu intrri flotante:










+
-
U
ie
=K
U
(U
p
-U
n
)=K
u
(0- U
n
)= - K
u
U
n
U
ie
U
in
=U
n
+
-
U
ie
=K
U
(U
p
-U
n
)

U
ie
U
in
=U
n
U
in
=U
p
+
-
U
ie
=U
int

+
-
U
ie
=K
U
(U
p
-U
n
)=K
u
(U
p
-0)=K
u
U
p
U
ie
U
in
=U
p
13





Schema structural a amplificatorului operaional cu 2 i 3 etaje.
Parametrii de baz ai amplificatorului operaional.


Schema funcional a AO cu 3 etaje este prezentat n fig. 7.




Figura 7. Schema funcional a AO.

Ea include n sine etajele de intrare, etajul de acordare i etajul de ieire

n calitate de etaj de intrare a AO n practic se utilizeaz etajele difereniale,
ceea ce permite de a obine o amplificare ct mai nalt, de a asigura impedana de
intrare maximal nalt.
Etajul de acordare servete pentru a acorda semnalul de ieire de la etajul
diferenial cu etajul de ieire a AO, asigurnd a amplificare necesar a semnalului
dup I i U.
Etajul de ieire de obicei se execut dup schema n 2 tacte, asigur
amplificarea necesar a semnalului dup putere.
n fig. 2 este prezentat schema electric principial simplificat a AO.
Primul etaj a dispozitivului este executat pe amplificatorul diferenial (VT1,
VT2). Pentru micorarea puterii disipate n amplificator, rezistorul de polarizare
R
polar.
, se alimenteaz de la sursa de alimentare a AO. Rezistorul R
E1
i R
E1
, asigur
introducerea n circuitul fiecrui tranzistor a etajului diferenial a reaciei inverse
negative, serie local, dup curentul sarcinii, mresc rezistena sarcinii de intrare a
amplificatorului.
Etajul de acordare a amplificatorului, de asemenea este executat cu utilizarea
etajului diferenial (VT5, VT6) la ieirea cruia este conectat etajul n schem EC
(VT7). Particularitile acestui etaj reprezint utilizarea n amplificatorul diferenial
a tranzistoarelor, conductibilitatea crora este invers conductibilitii
tranzistoarelor etajului de intrare i aplicarea ieirii nesimetrice.
Ca urmare, rezistena sarcinii n circuitul colectorului VT6 lipsete. Regimul
dup curent continuu n etajul pe VT7 se stabilizeaz prin introducerea n circuit a
reaciei inverse negative serie dup curentul sarcinii. Rezistorul R
C3
reprezint
sarcina etajului pe VT7.
n etajul de ieire a amplificatorului este utilizat schema amplificatorului de
putere n 2 tacte ce funcioneaz n regimul clasa AB.
Tensiunea de polarizare iniial necesar se stabilete de VD1 i VD2. Aceste
diode asigur i stabilizarea termic a regimului inactiv a amplificatorului de ieire.
Etaje de
intrare
Etaje de
acordare
Etaje de
ieire
U
int
U
ie
14

Rezistoarele R
E4
i R
E5
asigur acordarea parametrilor perechii de tranzistori
complimentari ai etajului de ieire a AO i limiteaz curentul maximal de ieire.
Schema amplificatorului din fig. (anex) este dotat cu 3 borne pentru
conectarea sursei de alimentare bipolare, born de ieire, born pentru conectarea
coreciei externe U
cor.
i 2 borne de intrare. Circuitul coreciei externe permite
variaia caracteristicii frecven a amplificatorului, ce este important la
introducerea diferitor circuite de conexiune invers. De menionat c circuitele de
corecie des se instaleaz nemijlocit n amplificatoare.
Utilizarea a dou surse de alimentare, la conectarea sarcinii la punctul lor
comun permite formarea la ieire tensiunii bipolare. Prin urmare caracteristica de
transfer a amplificatorului este amplasat n 2 cadrane. Pe fig. 8. a, b sunt
prezentate caracteristicile AO corespunztor pentru intrarea neinversoare i
inversoare. Din aceste caracteristici urmeaz c tensiunea de ieire maximal a AO
(U
iemax
) ntotdeauna este mai mic ca tensiunea de alimentare. Aceasta se datorete
faptului c tranzistorii n amplificatorul de putere n dou tacte snt conectai dup
schema CC.

















Figura 8. Caracteristicile de transfer a AO pentru intrrile neinvertoare (a) i
invertoare (b).

Mult mai simpl este schema AO cu 2 etaje din care este exclus etajul de
acordare, de aceia K
u0
necesar se asigur att de etajul diferenial de intrare, ct i
de etajul de ieire. Realizarea practic a acestei scheme ntlnete greuti legate de
aceia, c rezistena diferenial a etajului de intrare este invers proporional
curentului emitor sumar al tranzistoarelor lui, pe cnd valoarea K
U0
este direct
proporional acestui curent. De aceia, ncercarea mririi amplificrii etajului
diferenial aduce la micorarea rezistenei de intrare a amplificatorului. Rezolvarea
acestei contraziceri este condiionat de izolarea schemei sarcinii dinamice n
primul etaj. Aa rezolvare n schemotehnic a devenit posibil dup perfecionarea
0
U
ie
U
int
U
pol
U
a
U
a
pol
u
ie
U
K
U

max

0
U
ie
U
int
U
pol
U
a
U
a
pol
u
ie
U
K
U

max

U
iemax
-U
iemax
U
iemax
-U
iemax
15

tehnologiilor de executare a VT bipolare cu conductibilitate diferit i caracteristici
identice pe un singur cristal a CI.
Schema simplificat a AO cu 2 etaje de tipul K1541 (anexa 1).
Etajul de intrare a amplificatorului este executat dup schema diferenial pe
TEC cu canal n VT2 i VT5 cu jonciune p-n dirijat. Curentul surselor este
stabilizat de generatorul de curent pe VT6 i VT7.
Etajul de ieire l formeaz amplificatorul pe VT8, conectat dup schema EC
i cuprins de circuitul serie a reaciei negative inverse, dup curentul sarcinii (R
6
)
i amplificarea de putere n dou tacte pe tranzistorii complimentari VT10 i VT11.
Utilizarea schemei sarcinii dinamice pe VT9 n acest etaj de a majora coeficientul
lui de amplificare.
AO reprezint un dispozitiv electronic complicat, utilizarea corect a cruia
depinde de nelegerea particularitilor funcionrii lui, i cunoaterea cerinelor de
baz, care le are fa de schemele etajului electronic care se elaboreaz. Mai jos
snt prezentai parametrii de baz ai AO, ce caracterizeaz funcionarea lui:
- coeficientul de amplificare dup tensiune K
U0
, caracterizeaz capacitatea
AO de a amplifica semnalul diferenial la intrrile lui.
K
U0
=AU
ie
/AU
int
Valoarea tipic a coeficientului de amplificare a AO constituie 10
5
-10
6

- Tensiunea de intrare de polarizare tensiunea care este condiionat de
neidenticitatea tensiunilor jonciunii emitor a tranzistorului amplificatorului
diferenial de intrare. Prezena aceste tensiuni aduce la nclcarea condiiei,
conform creia U
ie
=0 pentru U
int
=0. valoarea tensiunii de intrare se
determin ca tensiunea ce trebuie aplicat la intrarea amplificatorului,
pentru ca U
ie
s fie = 0. Uneori aceast tensiune se numete U
int
de
polarizare zero U
pol
.
- Curentul de intrare I
int
- curentul ce curge prin bornele de intrare a AO
pentru asigurarea regimului funcionrii necesar a VT dup curent
continuu. Valoarea uniti A sute nA.
Diferena curenilor de intrare AI
int
(curent de deviere). AI
int
=(I
int1
-I
int2


Preamplificatoare

n calitate de amplificatoare pentru microfoane i telefoane n aparatajul de
radiorecepie, de asemenea pentru amplificarea semnalelor slabe provenite de la
traductoare (convertoare), se utilizeaz preamplificatoarele. Preamplificatoarele
posed coeficientul relativ mare de amplificare (K
U
>1000) i coeficientul mic de
zgomot.
n cele ce urmeaz vom analiza preamplificatorul din seria: K1743.
Schema electric principial este prezentat pe fig. 9. Schema preamplificatorului
conine amplificatorul de intrare cu 2 etaje pe VT1 i VT2 cu sarcini i circuite de
polarizare externe i i amplificatorul de ieire n 2 etaje pe VT3 i VT5. Schema
prevede introducerea reaciei inverse externe prin VT4. Diodele VD1..VD4 servesc
pentru acordarea nivelului tensiunii colectorului VT3 i potenialului bazei
16

tranzistorului de ieire dup curent continuu. Amplificatorul se utilizeaz cu un
numr mare de elemente externe care determin stabilitatea lui termic,
caracteristica de frecven i coeficientul de amplificare.
mbuntirea caracteristicilor de zgomot a amplificatorului pe calea
perfecionrii tehnologiilor i optimizrii alegerii regimurilor de funcionare a
tranzistoarelor a fost problema de baz n dezvoltarea acestei direcii de scheme
universale.
Un exemplu de preamplificator cu caracteristici mbuntite poate servi
preamplificatorul de tipul K5381 (fig.10). Schema este compus din 2 etaje,
ceea ce permite de a obine un coeficient de amplificare K
u
> 10
5
. Etajul de intrare
este construit dup schema diferenial (VT2 i VT4). Etajul de intrare primete
alimentarea de la repetorul pe emitor VT1. Repetorul pe emitor compus format din
tranzistoarele VT8 i VT9 servete pentru a acorda etajul de intrare i cel de ieire.
Curentul acestui repetor pe emitor este determinat de potenialul de ieire a
tranzistorului VT7. Tranzistoarele VT10 i VT11 formeaz sarcina dinamic a
tranzistorului VT12. Tranzistorul VT12 inverseaz semnalele de ieirea repetorului
pe emitor compus. Etajul de ieire construit pe tranzistoarele VT13, VT15 i VT16
posed liniaritate bun i permite de a obine un semnal cu distorsiuni mici.
Tranzistorul VT14 servete pentru protecia etajului de ieire de suprancrcare
dup curent.
mbuntirea stabilitii termice i stabilitii dup tensiunea de alimentare se
obine prin introducerea n schem a stabilizatorului de tensiune construit pe
diodele VD2 i VD3 polarizate indirect, care de asemenea micoreaz tensiunea
colector emitor a tranzistoarelor etajului de intrare.
Stabilizatorul determin toat funcionarea CI dup curent continuu. Pentru a
mbunti CF n schem este introdus capacitatea de corecie C1. pentru
funcionarea normal a amplificatorului este prevzut reacia invers extern de la
ieirea CI n emitoarele etajului de intrare. Pentru a atinge stabilitatea nalt n
funcionarea amplificatorului capacitatea condensatorului intern de reacie invers
C
1
poate fi mrit, conectnd paralel cu capacitatea interioar condensatorul extern
C
3
(contactele 6,7).
















17



















a) b)



Fig. 9. Preamplificatorul K1743
a) schema electric principial; b) schema de conexiune



VT3
VT4
R
5
R
3
R
4
R
2
R
1
VD1

VD2

VD3

VD4

VT5 VT1
VT2
6

2

14

7

9

10

13

8

174 3
R
1 R
2
R
5
R
3
R
7
R
9
R
8
R
6
R
4

6
U
int
U
ie
U
a
7

2

6

14

13
8

10

9

18



























a) b)
Fig. 10. Preamplificatorul K5381.
a) schema electric principial; b) schema de conexiune
VT2
VT4
VT8
VT9
VT12
VT16
VT14
VT15
VT13
VT11
VT10
VT5
VT6
VT7
VT3
VT1
R
1
R
4
R
3
R
5
R
2
R
6
R
7
R
9
R
8
VD4

VD5

VD2

VD1

VD3

C
1
7

1

8

2

4

3

6

5

R
1
R
2
R
3
R
4
C
3
C
1
C
4
C
2
5

3

4

1

8

6

7

2

5381
Uint

Uie

Ua



19

Amplificatoare de putere.

Rolul unui amplificator de putere este de a debita n sarcin (rezistiv de
obicei) puterea necesara n condiiile unui randament cat mai bun, a unei
amplificri de putere cat mai mari i al unui factor de distorsiuni cat mai mic.
Amplificatorul de putere este partea finala a unui lan de amplificare i este
compus din etajul final i etajul prefinal. Etajul prefinal i etajul final formeaz
mpreuna etajul de putere. Etajul prefinal pregtete semnalul pentru a excita etajul
final care realizeaz o amplificare mare de putere. Sunt etaje de semnal mare,
nivelul semnalului fiind comparabil cu valorile punctului static de funcionare al
dispozitivelor utilizate.
n calitate de amplificator de putere vom analiza circuitul K174 7. Puterea
de ieire a acestui amplificator este 4,5W. Etajul de intrare a amplificatorului este
construit pe tranzistor compus p-n-p (VT1, VT2), sarcina cruia este VT3. etajul
preamplificator este construit pe VT7, VT8, VT10. cu scopul micorrii sarcinii
asupra etajului de intrare VT7 i VT8 snt conectate dup schema cu CC. Sarcina
tranzistorului VT10 reprezint generatorul de curent ndeplinit prin VT9. Etajul de
ieire n putere este construit pe VT14, VT16, VT11 i VT17 i asigur curentul de
ieire ~1A. Curentul de polarizare al VT10 este determinat de curentul prin VT9 i
cderii de tensiune pe VD3. Curentul de polarizare al tranzistorului de ieire VT17
este determinat de curentul tranzistorului VT13 i cderea de tensiune pe coloana
de jonciuni p-n ale VD4, VD5, VD15. Pe VT4 i VT5 este ndeplinit circuitul de
stabilizare a punctului de lucru a amplificatorului dup curent continuu. La
contactul 5 se conecteaz circuitul extern de corecie a caracteristicii de frecven
la frecvene nalte. La contactul 6 circuitul de reacie invers, care servete pentru
reglarea coeficientului de amplificare.
Amplificatorul asigur puterea de ieire de 4,5W pe sarcina de 4O la
tensiunea de alimentare 15V.











20























VT2
VT4
VT1
VT3
VT5
VT8
VT7
VT6
VT9 VT13
VT12
VT11
VT10
VT17
VT15
VT16
9
VT14
9
R1

R2
R4

R8

R3

R5

R7

R9

R10

R11

R12

R13

R15

R14

R16

R17

VD1

R6

VD2

VD3

VD4

VD5

4
1
12
10
9
8
5
6
7
21

Fig. 11. Schema electric principial a amplificatorului de putere 1747.













Fig. 12. Schema de conexiune a amplificatorului de putere 1747.




174 7
R3
R5 R4
R2
R1
U
ie
U
int
U
al
5
1
2 3
4
8
6
7
12
4 1
6
7
10 5
8
9


22

Tema: Circuite de amplificare cu gama larg de frecvene (ABL)

ABL se numesc dispozitivele destinate pentru amplificarea semnalelor,
spectrul de frecven a crora este n limitele frecvenelor sonore pn la civa
MHz i mai mult. n unele cazuri banda de frecven a ABL poate se ating cteva
zeci de MHz i cteva sute de MHz.
Cel mai des ABL snt utilizate pentru amplificarea semnalelor video.
Necesitatea introducerii a unui radioreceptor a ABL apare la recepia semnalelor n
form de impuls n tehnica de radiolocaie i tehnica televiziunii de nalt calitate.
n receptoarele de radiolocaie ABL se introduc ntre detector i tubul
indicatorului, n receptoare TV ntre detector i tubul de reproducere a
semnalelor utile ale imaginii. n calitate de ABL pot fi utilizate AO cu rapiditate
nalt. Cuprinznd AO cu reacie inverse poate obine coeficientul necesar de
amplificare. Pe lng aceasta pentru a prentmpina autoexcitarea amplificatorului,
se utilizeaz circuite de corecie, care de regul considerabil ngusteaz banda de
trecere a AO n regiunea frecvenelor superioare. Chiar la utilizarea AO cu
rapiditate nalt, care posed frecven limit de ordinul sute de MHz, pe baza lor
este posibil de construit amplificatoare cu banda de trecere de civa zeci de MHz.
De aceia amplificatoarele semnalelor n form de impuls i amplificatoarele video
(ABL) se produc n form de MCI specializate. MCI prezint prin sine
amplificatoare cu 2 etaje cu reacie negativ invers paralel dup curent. Pe fig.
13 este prezentat schema electric principial a circuitului K118 1.
Amplificatorul este construit pe VT1 i VT2, care formeaz schema n 2 etaje.
Regimul de lucru a VT1 este stabilizat cu ajutorul VT3. Semnalul reaciei inverse
din circuitul emitorului VT2 prin R5 este aplicat la baza VT1. Cu ajutorul structurii
tranzistorice VT4, la care sarcina capacitii jonciunilor colector i emitor se
utilizeaz n calitate de condensator de corecie, datorit cruia se mrete
fiabilitatea amplificatorului i se micoreaz distorsiunile la frecvene nalte.
Prezena diferitor contacte cu diferite puncte ale schemei permite de a schimba
caracteristicile amplificatorului. Caracteristicile amplificatorului ntr-o msur
considerabil depind de faptul, ct de bine este acordat amplificatorul cu sursa de
semnal i cu sarcina. Unele dificulti apar la funcionarea cu cablul acordat.
Aceste probleme se rezolv uor, utiliznd MCI n care snt prevzute msuri
speciale.
n fig. 14 este prezentat schema amplificatorului de aa tip. Etajul de intrare
VT1 prezint repetorul du curent, particularitile cruia snt impendana joas de
intrare i nalt de ieire. Prima uureaz rezolvarea problemei de a acorda
amplificatorul cu sursa de semnal. De exemplu pentru a acorda amplificatorul cu
cablul se introduce rezistorul R1, R1= - R
int
(R
int
= 3O). A doua particularitate a
amplificatorului, impendana de ieire mare asigur funcionarea normal a
reacie inverse paralele dup curent care cuprinde tranzistoarele VT2, VT3 i VT4.
Ultimele 2 tranzistore formeaz etajul, utilizarea cruia contribuie la lrgirea benzii
de trecere a amplificatorului. Pentru a acorda amplificatorul cu sarcina se utilizeaz
repetorul pe tensiune VT5. n particular, circuitul R16-C9-R17 este destinat pentru
23

a acorda amplificatorul cu cablul. Circuitele indicate asigur o acordare destul de
bun. Conectarea serie a 2 sau 3 aa seciuni permit de a mri coeficientul de
amplificare pn la 100 i 1000 de ori, corespunztor cu o ngustare neesenial a
benzii de trecere.





















Fig. 13. Schema electric principial a amplificatorului de band larg
1181

















VT1
VT3
VT4
VT2
R3
R1
R2
R4
R6
Int
3
11
7
9
10
12
14
5
24




25























Fig. 14. Schema electric principial a circuitului de amplificare cu gama larg de frecvene




VT1
VT2
VT4
VT3
VT5
R3
R4
R6
R5
R8
R7
R2
R1
R9
R11 R12
R10
R13
R14
R15
R16
R17 C9
C8
C7 C6
C5
C4
C3
C2
C1
U
int

U
ie

U
al
= 6,3V


26

Amplificatoare selective

n dispozitivele radiorecepie, n sistemele de prelucrare a informaiei, tehnica
telecomunicaiilor, automatic, tehnica de msurri .a. deseori este necesar de a
efectua amplificarea selectiv. Pentru a efectua aa funcii, de obicei se utilizeaz
amplificatoare selective, care se mpart n 2 clase:
1. de rezonan
2. de band
Amplificatoarele de rezonan: snt destinate pentru amplificarea semnalelor
ntr-un diapazon comparativ ngust (n caz ideal pentru amplificarea semnalelor de
anumit frecven). Pe lng parametrii obinuii pe care i posed amplificatoarele,
amplificatoarele de rezonan snt caracterizate de un ir de parametri specifici,
care subliniaz particularitile CAF (fig 15.a). din ele fac parte:
1. Frecvena de rezonan (f
r
sau e
r
) este frecvena la care coeficientul de
amplificare devine max.
2. Factorul de calitate al caracteristicii de rezonan a amplificatorului,
determinat de raportul frecvenei de rezonan i banda de trecere Af la
nivelul 2 / 1 ~0,7:
r
r
r
r
A
f
f
Q
e
e
A
=
A
=
Uneori factorul de calitate mai este nlocuit cu mrimea invers, numit
coeficientul de atenuare:
A
Q
1
= o
Cu ajutorul cruia se determin ordinul de atenuare a procesului tranzitoriu n
amplificatoare.
Amplificatoarele de band: snt destinate pentru amplificarea uniform a
semnalelor ntr-un diapazon comparativ ngust, ns n limitele benzii fixe de
trecere Af.












Fig. 15. Caracteritica amplitudine frecven a amplificatorului de rezonan
(a) i de band (b).
0,7
1
K/K
max
f
r
f

h
0

f
1
f
0
f
2
h
2
h
1
0,7
1
K/K
max
Af
f
r
f

h
1
27


CAF a amplificatorului de band ideal trebuie s aib forma unei suprafee
dreptungiulare limitat de frecvenele f
1
i f
2
n limitele crora K=K
max
, iar n afara
ei K=0. amplificatorul de band real are CAF n form de clopot (fig. 15.b),
maximile cruia pot fi deosebite una de alta. n unele cazuri amplificatorul de
rezonan poate ndeplini funcia de amplificator de band. Pentru amplificatorul
de band snt specifici urmtorii parametri:
1. Frecvena limit inferioar f
1
i superioar a benzii de trecere, determinat
la nivelul 0,7, i de asemenea frecvena central
2 1 0
f f f =
2. Coeficientul de rectangularitate a caracteristicii de band, determinat de
lrgirea benzii de trecere la un nivel oarecare mai h
2
care se determin din
formula:
2
1
h
h
f
f
k
A
A
=
3. Valoarea relativ a ondulaiei h
0
a caracteristicii n limitele benzii de
trecere.
n afar de acaesta pentru amplificatoarele cu rezonan i de band se indic
abaterile permise a parametrilor de la valorile lor nominale, care pot aprea n
rezultatul mprtierii caracteristicilor elementelor i schimbrii lor n procesul
exploatrii.
Uneori se indic atenuarea amplitudinii: h
1
=K/K
max
, care trebuie s o asigure
amplificatorul pe o oarecare frecven f
1
, n afara benzii de trecere. De regul
frecvena f
1
difer de frecvena f
2
cu o jumtate de activ (1,5ori) sau cu o activ
(2ori). Mrimea h
1
se indic n dB. Atenuarea necesar se obine prin cascadarea
ctorva etaje selective. Valoarea necesar K
max
nu ntotdeauna poate fi asigurat de
amplificatorul selectiv, destinaia cruia de baz este amplificarea selectiv. De
aceia K
max
poate fi asigurat de amplificatoarele obinuite, calculnd n mod
corespunztor etajele de intrare i ieire.
Amplificatoarele selective de obicei se construiesc pe calea introducerii
contururilor LC de selectare a frecvenei n circuitele de intrare a etajelor de intrare
i aplicarea reaciei inverse cu selctarea frecvenei.
La elaborarea nodurilor integrale a sistemelor selective, la care se refer i
amplificatoarele cu rezonan i de band, apar greuti considerabile, legate de
lipsa elementelor inductive, care asigur o fiabilitate a contururilor n diapazonul
de frecvene de la uniti de MHz i mai jos. Esena actor greuti se explic nu
numai prin procesul tehnologic complicat de confecionare a elementelor
microminiature, care posed inductivitate destul, ns i prin aceia c la
micorarea elementului inductiv fiabilitatea lui se micoreaz proporional
patratului micorrii dimensiunilor lui.
Pentru depirea actor greuti s-a lucrat n 3 direcii. Prima direcie este legat
cu utilizarea n MCI a contururilor cu factor de calitate naltn form de elemente
externe.
Esena direciei a 2 const n cutarea materialelor noi i metodelor
tehnologice noi, care ar permite producerea elementelor microminiature cu
inductivitate i factor de calitate nalt.
28

A 3 direcie a fost cercetarea posibilitilor de aplicare a altor metode de
construire a elementelor integrale cu caracteristici selective, care nu cer utilizarea
inductanelor. Din acest tip de MCI o aplicare mai mare a obinut-o elementele
selective cu filtre RC.

Temporizatoare integrate.

Tipuri de temporizatoare.
Temporizatoarele se numesc dispozitivele electronice, destinate pentru
formarea semnalelor de form de impuls cu durat i reglabile. n aceste categorii
intr att nodurile corespunztoare a dispozitivelor digitale, ct i circuite integrate
specializate, utilizate pentru elaborarea diferitor dispozitive de temporizare.
Toate temporizatoarele existente pot fi divizate n 2 clase:
1. monotact
2. multitact cu numrtor ncorporat
Temporizatorul monotact snt destinate pentru formarea intervalelor de timp
cu durat de la uniti de s pn la uniti de ore. Ele prezint combinaia prii
analogice (comparatorul) i schema digital n serie. Exemplu schemei de structur
a unui aa dispozitiv este prezentat n fig. 17.















Figura 17. Schema de structur a temporizatorului monotact.

Durata intervalului de timp format de acest dispozitiv se determin de
parametrii circuitului exterior de temporizare RC. La semnalul activ U
porn
bistabilul
RS se instaleaz n starea 1 ce aduce la deschiderea contactului cheii S. Se
Dispozitiv
combinaional


R





S
Temporizator monotact
U
int
U
a
U
ie
R

C

DA1

U
ref
S

U
porn
29

ncepe ncrcarea condensatorului C a circuitului extern de temporizare. n
momentul cnd tensiunea pe condensator atinge tensiunea de referin U
ref
, are loc
funcionarea comparatorului DA1 i semnalul lui de ieire reseteaz bistabilul RS.
Cheia S se nchide i condensatorul C se descarc.
Temporizatorul monotact, construit dup schema descris poate forma la
ieire numai impulsuri singulare. Pentru a asigura posibilitatea formrii unui ir de
impulsuri, schema dispozitivului trebuie s fie completat cu al doilea comparator.
Temporizatorul multitact sau taimere, cu numrtor ncorporat, snt elaborate
pentru formarea impuslurilor de frecven foarte joas cu durata impulsului pn la
cteva zeci de ore. La rndul su ele pot fi divizate n 2 subgrupe: temporizatoare
programabile, la care intervalul de timp este stabilit prin metoda programrii. n
caz general aceasta se efectueaz prin instalarea unor puni externe cu ieirile
numrtorului. i a 2 subgrup temporizatoare specializate, numrtorul acestora
are coeficientul rapid de a numra.
Schema structural a temporizatorului multitact (fig. 18) de obicei conine
temporizatorul monotact i numrtorul binar, funcionarea comun a acestor
dispozitive este organizat de un bloc logic adugtor.














Fig. 18. Schema de structur a temporizatorului multitact.

n temporizatorul multitact are loc mulirea constantei de timp a circuitului
extern RC cu modulul de numrare a numrtorului CT. La aplicarea semnalul de
pornire U
porn
se multivibratorul
,
ndeplinit pe temporizatorul monotact. Impulsurile
lui de ieire se aplic la intrarea numrtorului. La ieirea ultimului pot fi formate
cteva serii de impulsuri cu perioada de la T
i
pn (la 2
N
-1)T
i
, unde T
i
perioada
Temporizator
monotact
Bloc logic


C





R
U
a
R

C

DA1

U
reacionare
Q
0
Q
n-1
Q
n
U
porn
30

impulsurilor, culese de la ieirea temporizatorului monotact; N- numrul de
bistabile n numrtorul CT.

Circuite de comparare.

Pentru transformarea semnalelor de prag n form digital se utilizeaz
dispozitivele speciale, numite comparatoare, care reprezint AO specializare cu
intrare diferenial i o singur ieire sau cu ieire digital parafazic. Etajul de
intrare a comparatorului este construit analogic cu schemele AO i funcioneaz n
regim liniar. La ieirea comparatorului se formeaz semnalul 1 dac diferena
semnalelor de intrare este mai mic ca tensiunea de funcionare a comparatorului,
sau 0 dac diferena semnalelor depete tensiunea de funcionare a
comparatorului. La o intrare a comparatorului se aplic semnalul de verificare, la
altul semnalul de referin.
Comparatorul poate fi utilizat ca dispozitiv de prag n scheme de automatic
pentru cuantizarea semnalului n convertoare analog-digitale. El de asemenea poate
fi utilizat n autogeneratoare, de asemenea ca amplificator de citire a semnalelor
de memorie magnetic i semiconductoare.
Parametrii de baz snt:
- sensibilitatea (precizia cu care comparatorul poate diferenia semnalul de
intrare i semnalul de referin);
- viteza de funcionare (viteza rspunsului determinat de timpul de reinere i
timpul de cretere a semnalului);
- capacitatea de sarcin (capacitatea comparatorului de dirija cu un numr
determinat de intrri ale CID);
S analizm schema unui comparator cel mai des ntlnit.
Comparatorul K554CA2 (Fig.1) are 2 etaje difereniale de amplificare,
repetorul pe emitor de ieire, schemele de deplasare a nivelului pe stabilitroane i
circuitul de limitare a amplitudinii semnalului de ieire.
Etajul diferenial de intrare (VT1, VT4) posed tensiunea joas de polarizare
zero. Emitoarele VT1 i VT4 se alimenteaz de la generatorul de curent stabil
VT5, din motivul cruia, I colector a tranzistoarelor primului etaj aproape nu
depinde de semnalul sinfazic de intrare.
Al II etaj diferenial (VT3 i VT6) are n baza sa scheme de echilibrare a
tensiunii aplicate. Pentru a mri capacitatea sarcinii de ieire dup curent,
tranzistorul VT6 este nzestrat cu repetorul pe emitor VT8. Stabilitronul integrat
VD1 conectat la circuitele emitoarelor etajului al II are tensiunea de referin
+6,2V, ce fixeaz potenialul
la intrarea comparatorului se poate apropia de 7V.
31

Stabilitronul VD2, inclus n circuitul repetorului pe emitor de ieire,
deplaseaz nivelul semnalului de ieire n jos cu 6,2V, pentru al face compatibil
cu semnalul de intrare pentru CI.
Tranzistorul VT9 izoleaz circuitul de ieire de schema de polarizare a
generatorului de curent a etajului de intrare (VT5) cu dioda de compensare (VT10).
Tranzistorul VT7 limiteaz amplitudinea semnalului de ieire n regiunea pozitiv:
la nivele ale semnalului de ieire, mai mari ca +4V, tranzistorul VT7 se deschide i
scurtcircuitez ieire diferenial a etajului al II. Datorit limitrii amplitudinii,
considerabil se mrete rapiditatea comparatorului.



Schema electric principial a comparatorului K554CA2
32

Renmulitoarele analogice

Renmulitoarele analogice snt destinate pentru renmulirea a 2 valori
analogice, de aceia pot fi utilizate n schemele de nmulire a frecvenei,
detectoarelor de faz, modulatoarelor de echilibru, de asemenea n sisteme de
reglare automat, n calitate de renmulitoare i scheme de ridicare la putere.
mpreun cu AO, RA pot efectua mprirea, extragerea rdcinilor i
extragerea funciilor trigonometrice. n dependen de schema de structur i
caracteristicile electrice, RA se mpart n scheme pentru modulatoare i
renmulitoare.
RA este predestinat realizarea funciei de transfer: U
z
= KU
x
U
y
(U
z
tensiunea
de ieire, U
x
i U
y
tensiunea variabil la intrrile x i z corespunztor cu
coeficientul de scar K).
Reprezentarea grafic a RA este prezentat n fig. 19.




Figura 19. Renmulitorul analogic.

Caracteristica de transfer a RA real difer de cea ideal cu eroarea de
renmulire c, care este egal diferenei maximale ntre valoarea real i cea
teoretic a semnalului de ieire. Eroarea de renmulire implic neliniaritatea
renmulirii (N
x
, N
y
), tensiunea de rest (U
rest
).
Parametrii importani pentru RA snt:
1. Diapazonul tensiunilor de intrare i ieire;
2. Coeficientul de atenuare a semnalelor sinfazice dup intrare;
3. Curentul de intrare I
int
;
4. amplitudinea frecvenei de ieire;
5. Diapazonul de frecvene a semnalelor prelucrate;
RA K5251 (vezi fig. 20)conine n componena sa scheme de convertare
neliniar. Pe baza CI K5251 considerabil se simplific construcia
renmulitorului de ordinul 4
2
, se lrgete diapazonul semnalelor de intrare pn la
10V la amplitudinea semnalului de ieire de 10V, are neliniaritate mai bun de
3%. Pe fig. 3. (6.40) este prezentat schema RA, nzestrat cu schema de decalaj a
nivelului construit pe AO K1407, care realizeaz funcia de transfer U
z
=
U
x
U
y
/10. Utilizarea RA mpreun cu AO considerabil lrgete diapazonul
funciilor ndeplinite. Utiliznd RA ca element de reacie invers a AO, se poate
construi schema de divizare a 2 semnale (fig. 6.41). n aceast schem AO menine
la intrarea sa inversoare potenialul pmnt de aceia funcia de transfer are forma:
KU
x
U
y
/R
1
-U
z
/R
2
, de unde pentru R
1
= KR
2
; U
x
= -(U
z
/U
y
) .
Dac n schem de conectat ambele intrri ale RA i de aplicat semnalul de la
ieire AO, atunci tensiunea de ieire a AO va fi egal cu:
2 1
/ KR R U U
z x
=
Astfel schema extrage rdcin patrat funcia semnalului de intrare a AO. Pe
fig. 4 (fig. 6.42.a) este reprezentat schema de structur a RA K525 2, care are
U
x
U
y
U
z
33

n componena sa AO. Schema permite de a construi renmulitorul analogic de
ordinul 4
2
cu U
int
= 10,5V i eroarea nu mai mare de 1%i practic fr elemente
suplimentare. Exemple de construire a schemelor de mulire, mprire, ridicare la
putere i extragerea rdcinilor pe baza RA K5252 snt prezentate n schemele
6.42 b, c, d.


Stabilizatorul integrat.

Precizia nalt a aparatajului radioelectronic este asigurat de stabilitatea
caracteristicilor de transfer a tuturor nodurilor aparaturii, care n primul rnd
depind de stabilitatea tensiunilor de alimentare. Pentru fixarea tensiunii de
alimentare blocurile de aparatur se utilizeaz stabilizatorul de tensiune integrat
(fig. 21).









Figura 21. Schema de structur a stabilizatorului integrat.

Tehnologia integral permite de a elabora diferite dispozitive de stabilizare
de la cele mai simple stabilizatoare parametrice, n calitate de care se utilizeaz una
din jonciunile tranzistorului integrat, pn la schemele stabilizatoarelor de
compensare i de tip impuls.
Amplificatorul erorii (de obicei unul din tipurile de AO sa u amplificator
diferenial cu coeficientul ~1000) amplific diferena potenialelor elementului de
referin i punctului comun a divizorului.
Divizorul de tensiune i elementul de reglare snt conectate n circuitul reaciei
negative inverse a amplificatorului. Avnd n vedere c coeficientul de amplificare
este mare, se poare considera c tensiunea la ieirea stabilizatorului este
proporional coeficientului de transfer a a divizorului i nivelului tensiunii de
referin:
2 / ) 2 1 ( R R R U U
ref ie
+ =


unde: U
ref
tensiunea elementului de referin.

n calitate de element care genereaz tensiunea de referin se utilizeaz unul
din tipurile de stabilitroane bazat pe generatorul de curent.
Elementul de reglaj poate fi alctuit din unul sau cteva tranzistoare, conectate
dup scheme Darlington. Numrul tranzistoarelor depinde de curentul sarcinii,
puterea semnalului de ieire a amplificatorului, parametrilor tranzistoarelor. Pentru
2
3
1
ie
int
U
ref
+
-
1- Amplificatorul erorii

2- Element de reglaj

3- Divizor
34

curenii mici a sarcinii la stabilizatorului integrat nu se conecteaz tranzistoare. La
curenii sarcinii de 1...5A la CI este necesar de conectat dou trei tranzistoare de
putere.
Schema din fig.1 funcioneaz n felul urmtor: creterea tensiunii de intrare
cu valoarea AU
int
trebuie s provoace creterea cu valoarea AU
ie
a tensiunii de
ieire a stabilizatorului. Variaia tensiune de ieire prin divizorul cu coeficientul
invers de transfer de R2/(R2+R1) ori este aplicat la intrarea amplificatorului de
eroare. Amplificatorul prelucreaz semnalul de micorare a curentului prin
elementul de reglaj i prin aceasta considerabil compenseaz eroarea ateptat la
ieirea AU
ie
.
Stabilizatorul integrat are urmtorii parametri de baz:
1. Coeficientul de instabilitate dup tensiune [%] se msoar ca raportul
variaiei tensiunii de ieire AU
ie1
la variaia tensiunii de intrare
provocat de ea.
int
% 100
U U
U
K
ie
ie
instU
A
A
=
2. Coeficientul de instabilitatea dup curent [%] se msoar ca raportul
variaiei tensiunii de ieire AU
ie
la variaia relativ a curentului
sarcinii pe care la provocat:
int
% 100
I U
I U
K
ie
ie ie
instI
A
A
=
3. Coeficientul de netezire a pulsaiilor se msoar (dB) ca raportul
valorii amplitudinii pulsaiilor tensiunii de intrare AU
int
la valoarea
amplitudinii pulsaiilor tensiunii de ieire:
) lg( 20
int
int
ie
U
U
K
A
A
=
n afar de aceasta, pentru calculul schemelor de conectare a stabilizatoarelor
integrale este necesar de a cunoate nivelul puterii disipate de dispozitiv P
dis
,
tensiunea maxim i diapazonul de reglaj a tensiunilor de ieire AU
ie.
O caracteristic important a stabilizatorului este rapiditatea lui, care
corespunde vitezei de prelucrare a salturilor tensiunii de intrare i curenilor
sarcinii.
n prezent n aparatajul radioelectronic se utilizeaz stabilizatoare universale
i stabilizatoare cu tensiunea de ieire fix.
Stabilizatoarele universale snt adaptate pentru funcionarea cu schema
extern a divizorului, care permite de a regla tensiunea de ieire ntr-un diapazon
larg. Stabilizatoarele cu tensiune fix de ieire (numite cu 3 contacte) au schema
intern standard i snt ajustate pentru un ir standard de tensiuni de alimentare n
procesul de producere a microcircuitelor.
Circuitele integrate de tipul K142EH1A, i K142EH2A, reprezint prin
sine stabilizatoare de compensare, care au schem de protecie contra ieirii din
funcie n caz de scurtcircuitul sarcinii. Pentru reglarea tensiunii de ieire n
stabilizatoare se utilizeaz divizorul extern. Aa construcie a schemei permite
lrgirea diapazonului tensiunilor de ieire reglate. Divizorul cu coeficientul de
divizare nalt nrutete valoarea coeficienilor de stabilizare, ns n schema
35

semiconductoare poate fi realizat rezerva coeficientului de amplificare i pentru
diapazonul larg de reglare a tensiunii.
n schema stabilizatorului de tensiune (fig. 22.b), construit pe baza circuitului
integrat K142EH1-2A, (fig. 22.a) protecia contra scurtcircuitului a sarcinii este
realizat cu ajutorul divizorului (R1 i R2).









a)



















b)



Figura 22. Schema electric principial (a) i schema de conectare (b) a
stabilizatorului de tensiune.

Acest tip de schem permite de a mri rapiditatea schemei de protecie contra
scurtcircuitului. n acest caz nominalul rezistorului R
lim
poate fi calculat dup
relaia R
lim
~0,5V/I
iemax
, unde I
iemax
valoarea maxim a curentului de ieire.
Caracteristicile stabilizatorului pot fi modificate adugnd n schem cteva
elemente discrete. n schema stabilizatorului din fig. 23, mbuntirea valorilor
R1
R2
R3
R4
VT7
VT5 VT3
VT2
VT1
VT4
VT6
VT8
VT9
VD3
VD2
VD1
8
-
4
+
5
16
13
14
2
11
10
12
9

A1
ie
int 16
4
8
5
11 13
10
0
12
0
2
R1
R2
R3
C2
C1
36

coeficienilor K
instU
i K
instI
se atinge prin introducerea n locul divizorului rezistiv
de ieire a elementelor VD2 i R4.













Figura 23. Stabilizatorul de tensiune.

n aceast schem variaia tensiunii de ieire se aplic la intrarea
amplificatorului de eroare (contactul 12) prin stabilitron. Tensiunea de ieire a
stabilizatorului este:
U
ie
=U
VD2
+ U
ref

Unde: U
VD2
este tensiunea stabilitronului;
U
ref
tensiunea elementului de referin interior.
























A1
ie
int
VD1
VD2
R4
R5
R3
R1
R2
16
4
14
11 8
10
13
9
12
C1
C2
37

Circuite logice TTL.

Dispozitivele digitale se produc sub form de MCI, realizate dup anumite
tehnologii:
1) RTL (Rezistor Tranzistor Logics), 1965-1970;
2) DTL (Diod-Tranzistor - Logics), 1970-1975. Necesitau 3 i apoi 2 surse
de alimentare. Vitez mare de lucru.
3) TTL (Tranzistor-Tranzistor-Logics), 1975. Necesit o surs de
alimentare.
4) TTL (Tranzistor Tranzistor- cu diode otky), 1978. Avantaj consum
puin energie.
5) n-MOS, p-MOS, 1978 se caracterizeaz prin consum redus de energie.
6) C-MOS, 1980 (Complimentar MOS)
7) ECL (Emitor Cuplet - Logics), 1980. Scopul mririi vitezei.
8) I
2
L (logic integrat cu injectare suplimentar a purttorilor). Scopul
mririi factorului de integrare.

Logica TTL (Tranzistor- Tranzistor- Logic).

Circuitele logice din familia TTL au fost elaborate d firma Texas Instruments
i au ctigat popularitate datorit unui compromis reuit ntre viteza de
funcionare i consumul de energie. Circuitele familiei TTL au n circuitul de
intrare un tranzistor multiemitor. Dup principiul de funcionare i cel constructiv
circuitele familiei TTL sunt aproape de circuitele din familia DTL. Jonciunile
emitor-baz ale tranzistorulu multiemitor realizeaz funciile diodelor de intrare
din cadrul familiei DTL, iar jonciunea colectorului - rolul diodelor serie.
Elementele circuitelor TTL sunt mult mai compacte n comparaie cu elementele
DTL - prin urmare, gradul de integrare este mult mai nalt. Circuitele TTL au o
vitez nalta de funcionare, stabilitate la perturbaii i fiabilitate mai nalt,
coeficient de sortan mai mare, i consum mic de energie.

Circuitele logice din familia TTL se caracterizeaz de urmtorii parametri:
1. U
al
= +5V;
2. U
0
s +0,4V;
3. U
1
> +2,4 V;
4. Coeficientul nalt de intrare numr de elemente logice n starea 0 care
pot fi cuplate cu ieirile la o singur intrare K ~ 10-15 elemente;
5. Numrul maxim de elemente care pot fi conectate la o ieire K
0
cu condiia
funcionrii normale K
0
~ 10-15 elemente;
6. Curentul disipat - I
cons.
~ 20-200 mA;
7. Frecvena maxim de lucru - F
max
~ 1-20 MHz;

Dei n prezent aria de utilizare a circuitelor TTL este limitat (datorit
dezvoltrii aplicaiilor cu microcontroler i a circuitelor de tip ASIC), conceptele
i blocurile funcionale din aceast familie sunt utilizate n majoritatea proiectelor
moderne. Familia TTL cuprinde circuite integrate logice realizate iniial n
38

tehnologie bipolar, incluznd un numr de serii de circuite cu diferite valori ale
parametrilor electrici. Principalele serii ale familiei TTL sunt urmtoarele:
- seria normal (standard): se noteaz cu indicativul 74xxx; 74 caracterizeaz
familia TTL n general, iar xxx reprezint cifre prin intermediul crora se definete
funcia efectuat de circuit. Se mai produc circuite notate 54XXX pentru aplicaii
profesionale sau militare;
- seria rapid (High Speed) se noteaz cu indicativul 74Hxxx; nu se mai
utilizeaz n prezent;
- seria de mic putere (Low Power) se noteaz cu indicativul 74Lxxx; este
astfel realizat, nct consumul de energie de la sursa de alimentare s fie ct mai
mic; nu se mai utilizeaz n prezent;
- seria Schottky: se noteaz cu indicativul 74Sxxx; este realizat cu
tranzistoare Schottky;
- seria Schottky de mic putere: 74LSxxx;
- seria Schottky performant: 74ASxxx; (A-advanced);
- seria Schottky de mic putere performant: 74ALSxxx.
Ultimele patru serii sunt larg rspndite i se utilizeaz n echipamente
numerice moderne. Circuitele logice din familia TTL sunt fabricate cu tranzistoare
bipolare npn, funcioneaz n logica de nivel pozitiv i sunt alimentate cu o
tensiune pozitiv fa de masa de 5V.

Elementul de baz al familiei TTL este elementul logic I-NU (fig. 24).



Figura 24. Poarta logic i-NU.

Cnd se va aplica 1 pe toate intrrile porii, toate jonciunil de emitoare ale
tranzistorului multiemitor VT1 vor fi polarizate invers, iar jonciunea de colector
direct. Curentul de colector al VT1 va circula prin baza VT2 i, prin urmare VT2
trace n conducie saturat. Pe rezistena R3 curentul emitorului tranzistorului VT2
formeaz o tensiune pozitiv, care se aplic pe baza tranzistorului VT4.
39

tranzistorul VT4 trece n conducie, iar apoi n saturaie. Rezult c la ieire se va
forma nivelul jos de tensiune 0.
Cnd cel puin la una din intrri se aplic 0 jonciunea emitorului a
tranzistorului multiemitor VT1 va fi polarizat direct i curentul acestei jonciuni
va trece prin rezistena R1. Prin urmare, curentul colector al VT1 se va micora
brusc i VT2 se va bloca. Deci i VT4 se va bloca. Tensiunea de nivel nalt de pe
coelctorul VT2 se va aplica pe baza tranzistorului VT3 i VT3 va trece n coducie.
Curentul care va curge prin circuitul R4-VT3 VD spre ieire va forma pe sarcin
nivel nalt 1.
Saturarea simultan a tranzistoarelor VT3 i VT4 trebuie evitat deoarece de
la sursa de alimentare +E se va consuma un curent prea mare care va deteriora
circuitul. Introducerea diodei VD mpiedic intrarea n conducie a tranzistorului
VT3, cnd tranzistorul VT4 este saturat, deoarece potenialul bazei tranzistorului
VT3 nu este suficient pentru deschiderea i a tranzistorului VT3, i a diodei VD.
Diodele VD1, VD2, VD3 etc. realizeaz protecia circuitului la tensiuni negative
aplicate pe intrri.
Observm, c acest circuit logic are la ieire un etaj n contratimp, care
asigur o posibilitate de ncrcare (coeficient de sortan) a circuitului mult mai
mare. Acest se explic prin impedana mic de ieire, care este asigurat ntr-un
caz de tranzistorul saturat VT4, iar n alt caz de repetitorul pe emitor VT3.

Varieti ale schemlor logice TTL

1. Elementul logic I-NU cu colector deschis.
Elementul logic I-NU cu colector deschis snt destinate pentru acordarea
schemelor logice cu dispozitive de executare exterioare i indicatoare pe DL,
becuri cu incandescen. EL dat se deosebete de cel cercetat anterior prin
executarea amplificatorului de ieire de putere dup schema ntr-un tact fr
rezistena de sarcin proprie. Schema electric principial a EL de aa tip este
prezentat n fig. 25.














Figura 25. Poarta logic I-Nu cu colector n gol.

VT1
VT3
R1
R2
y
+E
X1 VT2
X2
R3
VD1
VD2
40

Rolul elementelor din schem:
VT1 este tranzistorul multiemitor care realizeaz funcia logic I;
VT2 realizeaz funcia de amplificator n curent;
VT3 este etajul final inversor;
R1 limiteaz curentul bazei tr. VT1;
R2- limiteaz curentul colectorului VT2;
R3 polarizeaz tranzistorul VT3;
VD1 i VD2 protejeaz VT1 de eventualele tensiuni negative

Spre deosebire de elementele standarte, elementele TTL cu colector deschis
permit conectarea paralel a bornelor de ieire. La aceasta, ceea ce privete
semnalele de ieire a fiecrui element se realizeaz funcia logic I:
y=y1*y2*....yn. Aceasta permite rezolvarea a 2 probleme:
- Simplificarea schemei dispozitivului proiectat din contul excluderii
elementelor adugtoare ce realizeaz operaia I;
- Asigurarea funcionrii ctorva ieiri la borna comun, adic realizarea
regimului de funcionare cu divizarea informaiei n timp.
-
2. Elementul logic 2I-SAU-NU






Reprezentarea grafic










Structura intern







1 &
&
VT1
VT
5
VT6
VT4
R1 R2
R4
y
+E
X1
VT3
X3
X2
X4
R3
41

3. Circuite logice TTL Schottky
Funcionarea elementelor logice este nsoit de schimbarea strii VT-lor din
deschis n nchis i invers. Timpul de tranziie a VT-lui dintr-o stare n alta const
din 3 etape:
a. Ieirea tranzistorului din starea de saturaie;
b. Trecerea nemijlocit din starea deschis n starea nchis;
c. Acumularea sarcinilor pe jonciunea nchis a colectorului.
Micorea acestui timp este posibil prin mrirea curentului colectorului, ns
aceasta aduce la creterea puterii disipate. O soluie de micorare a timpului de
tranziie este nlturarea strii de saturaiei a tranzistorilor, ce se obine n logica
TTL Schottky. n acest tip de logic fiecare tranzistor este dotat cu o diod
Schottky. Caracteristicile diode Schottky, care o fac util, sunt absena purttorilor
de sarcin minoritari i deci a sarcinii stocate i o cdere de tensiune n conducie
direct cu 0,1-0,2 V mai mic ca tensiunea de saturaiei a jonciunii colectorului.
Dioda Schottky trecnd n conducie nainte de saturaia tranzistorului, conduce o
parte de curent evitnd acumularea purttorilor minoritari n baz. n plus, timpul
de stocare al diodei fiind foarte mic, se ajunge s se mbunteasc sensibil timpul
de comutare al tranzistorului.
Structura tranzistorului Schottky i simbolul acestuia este prezentat n fig.
26.









a) structura b) Simbolul
Fig. 26. Structura tranzistorului Schottky.

Aceast subfamilie a aprut din necesitatea reducerii n continuare a timpului
de propagare. Elementul de circuit esenial este constituit din tranzistorul Schottky,
format dintr-un tranzistor bipolar i o diod Schottky, conectat ntre baz i
colector
Poarta fundamental a familiei TTLS este prezentat n fig. 27.

VT
VD
VTS
42



Figura. 27 Poarta logic TTLS I-NU.

n acest circuit este folosit varianta rapid TTL n care tranzistoarele snt de
tip Schottky. Excepie face tranzistorul VT3 care nu este de tip Schottky deoarece
nu lucreaz n regim de saturaie. Varianta TTL rapid de deosebete de varianta
standart prin urmtoarele modificri:
- snt micorate rezistenele cu scopul de a micora constantele de timp
de ncrcare descrcare a capacitilor parazite. Dezavantajul acestui
principiu este creterea consumului de energie n regim staionar;
- Tranzistorul VT3 i dioda VD din varianta standart snt nlocuite cu un
repetor pe emitor n montaj Darlington (rolul diodei este preluat de
jonciunea emitorului VT3). Avantajul acestei structuri este impendana
de ieire mic. Avantajul acestei structuri este c impedana de ieire a
montajului Darlington este mai mic dect a unui singur tranzistor. n
acest mod scade constanta de timp de ncrcare a capacitii parazite
care ncarc ieirea
- Tranzistorul VT6 cu rezistenele R3 i R6 poate fi privit ntre emitor i
colector ca o rezisten neliniar. Pentru tensiuni B-E (VT4) mici,
rezistena echivalent este foarte mare, efectul de untare a jonciunii
emitorului VT4 este redus i ca urmare intrarea n conducie a VT4 este
accelerat.


Familia de circuite integrate numerice CMOS

Spre deosebire de tranzistoarele bipolare, la cele unipolare (cu efect de cmp -
FET) conducia curentului electric este asigurat de un singur tip de purttori de
43

sarcin. n tranzistoarele FET curentul este controlat de un cmp electric, care
moduleaz conducia canalului. Canalul poate fi cu conducie de tip p sau cu
conducie de tip n. Conducia prin dispozitiv (mai concret prin canal) ncepe la o
anumit valoare numit tensiune de prag U
GS
(tipic pentru tranzistorul cu canal n
Ugs p n=+l,5 V, iar pentru tranzistorul cu canal p Ugs p p= -1,5 V). n circuitele
integrate logice, de regul, sunt formate tranzistoare cu efect de cmp cu gril
izolat, care au structura MOS - metal - oxid (izolator) - semiconductor.
Tranzistoarele FET prezint fa dc tranzistoarele bipolare urmtoarele
avantaje:
Tranzistoarele unipolare au impedana de intrare foarte mare i ele sunt
dispozitive comandate n tensiune.
n cazul porilor electronice cu tranzistoare FET lipsete dezavantajul
acumulrii i disiprii purttorilor minoritari i, prin urmare, timpii de
comutare sunt determinai numai de ncrcarea i descrcarea
capacitilor tranzistorului.
Deoarece n tranzistoarele unipolare circuitul este realizat de un singur
tip de purttori de sarcin, probabilitatea proceselor de generare-
recombinare este mult mai mic ca n tranzistoarele bipolare. Prin
urmare, lipsete zgomotul de generare-recombinare, fapt, care explic
nivelul foarte mic de zgomot propriu n comparaie cu tranzistoarele
bipolare.
Tranzistoarele FET prezint o integrabilitate superioar fa de
tranzistoarele bipolare. Aria ocupat de un MOS FET n circuitul
integrat este cu cteva ordine mai mic ca cea ocupat de un tranzistor
bipolar.
Tranzistoarele MOS FET se presteaz foarte bine pentru utilizare ca
element cu aciune direct, deoarece semnalul logic "0" este chiar 0 V.

Familiile de circuite logice cu tranzistoare unipolare se realizeaz:
familia PMOS - cu tranzistoare cu canal de tip p,
familia NMOS- cu tranzistoare cu canal de tip
familia CMOS- cu tranzistoare de ambele tipuri.

Aceste familii dc circuite se deosebesc att din punct de vedere al
parametrilor, ct i din punct de vedere al tehnologiei fabricaiei, deci implicit i al
costului acestora. Circuitele de tip PMOS au procesul de fabricaie cel mai simplu,
dar viteza de comutaie cea mai cobort datorit mobilitii mici a golurilor.
Circuitele de tip NMOS au un proces de fabricaie mai complicat, i o vitez de
comutaie mai ridicat. Circuitele de tip CMOS au viteza de comutaie medie dar
permit realizarea unei structuri de circuit, care nu consum energie de la sursele de
alimentare n nici una din strile stabile, consumnd curent numai n timpul
tranziiei dintr-o stare n alta.
Familia de circuite integrate CMOS a fost dezvoltat aproximativ n aceeai
perioad cu familia TTL, dar iniial a avut o extindere mai redus datorit timpilor
de propagare mai mari i implicit a frecvenei de operare mai reduse (cuprins tipic
44

ntre 1 i 10 MHz). La realizarea acestor circuite sunt folosite tranzistoare MOS cu
canal n i canal p, evitndu-se utilizarea rezistenelor.
Familia CMOS ofer o serie de avantaje fa de circuitele TTL:
creterea densitii de integrare de circa zece ori, permind astfel integrarea
unor funcii suplimentare;
rezistena de intrare este foarte mare, curenii de intrare sunt foarte mici, ceea
ce corespunde la un factor de branament mai mare dect la TTL;
tehnologia este simpl, deci i ieftin;
puterea consumat n regim static este foarte mic, neglijabil;
este posibil folosirea unei plaje lrgite de tensiune de alimentare (pentru seria
4000, 318 V);
au o margine de zgomot (mult) mai mare dect cea ntlnit la familia TTL;

Dezavantajul major al seriei 4000 const n timpul de propagare mai mare dect
la TTL, dar datorit perfecionrilor tehnologice ulterioare timpul de propagare a
fost redus considerabil la seriile CMOS rapide.
Seriile CMOS utilizate n prezent sunt:
- seria 4000, aprut n 1972 care se folosete i n prezent n aplicaii industriale
datorit marginii de zgomot foarte mari. Poate fi utilizat n aplicaii n care
frecvena semnalelor de la intrrile circuitelor logice nu depete civa MHz,
tensiunea de alimentare fiind V
DD
= 3 15 V, iar marginea de zgomot depinde
de tensiunea de alimentare: U
z
= 30% V
DD
.
- seriile CMOS rapide (74HCxxx, 74HCTxxx) dezvoltate dup 1980 au
performane superioare seriei 4000, prima variant fiind compatibil cu niveluri
de tensiune de intrare CMOS (tensiunea de alimentare fiind cuprins n
intervalul 2 - 6V), iar cea de-a doua cu niveluri de tensiune de intrare TTL,
tensiunea de alimentare fiind cuprins n intervalul 4,5 5,5 V.
- seriile performante (74ACxxx, 74ACTxxx) au proprieti mbuntite fa de
HC (tensiunea de alimentare 6V), prima variant fiind compatibil cu niveluri
de tensiune de intrare CMOS (tensiunea de alimentare fiind cuprins n
intervalul 2 - 6V), iar cea de-a doua cu niveluri de tensiune de intrare TTL,
tensiunea de alimentare fiind cuprins n intervalul 4,5 5,5 V.

CMOS este familia circuitelor logice cu tranzistoare MOS complementare. n
cadrul acestor circuite integrate, ambele tranzistoare, MOS cu canal n i MOS cu
canal p, sunt fabricate n acelai cristal. Principalul avantaj al acestor circuite
logice (CMOS) este consumul foarte mic de energie deoarece, indiferent de starea
n care se afl, un tranzistor este n conducie, iar complementarul (conectat n
serie) este blocat. Rezult c circuitul format dintr-un cuplu de tranzistoare
complementare este parcurs numai de curentul rezidual al tranzistorului blocat. Alt
avantaj al circuitelor din familia CMOS este posibilitatea funcionrii la tensiuni de
alimentare aflate ntr-un domeniu larg de valori. nc un moment benefic pentru
aplicarea acestor circuite este faptul c, att tensiunea de alimentare, ct i
tensiunea de comand au aceleai valori i polaritate.
45

n fig. 28 este prezentat schema unui inversor logic CMOS. Constructiv,
circuitul este format din dou tranzistoare MOS complementare: tranzistorul VT1
este cu canal de tip - p, iar tranzistorul VT2 - cu canal de tip n.

Figura 28. Schema inversorului C-MOS.

Pentru a explica funcionarea circuitului n fig.29 sunt reprezentate
caractcristicile de transfer ale tranzistoarelor, iar n fig.30 - diagramele temporale
ale tensiunilor la comutaii.


a) b)
Figura 29. Caracteristica de transfer Figura 30. Diagramele temporale
a) cu canal de tip-p ale tensiunilor in inversor
b) cu canal de tip-n

Cnd la intrare este aplicat nivel jos de tensiune (zero logic) ((U
int
< U
prag
),
tranzistorul VT2 (cu canal de tipn) are tensiunea pe gril mai mic ca tensiunea
de prag (U
int
=E1< U
GS p
) i VT2 este blocat, iar VT1 (cu canal de tipp) n acest
caz are tensiunea gril-surs negativ (U
GS
~ -E) i va fi n conducie. Tranzistorul
VT1, avnd rezistena cu mult mai mic ca a tranzistorului VT2 (blocat), practic
46

toat tensiunea sursei de alimentare E este aplicat pe VT2 (dren-surs) i la ieire
vom avea: U
ie
=+E, adic unitate logic.
Dac la intrare este aplicat nivel nalt de tensiune (unitate logic) (U
int
>U
prag
),
tranzistorul VT2 are pe gril tensiune mai mare ca cea de prag (U
int
=E
2
> U
GS p
) i
este n conducie, iar VT1 are tensiunea gril-surs aproape de zero (mai mic ca
tensiunea de prag) i este blocat. Prin urmare, practic toat tensiunea de alimentare
este aplicat pe VT1, iar la ieire vom avea tensiune de nivel jos (zero logic).

Varieti ale schemelor elementelor logice C-MOS:

a) Poarta logic I-NU
n fig. 31 este prezentat schema electrica a circuitului logic CMOS dc tip I-
NU.
Tranzistoarele VT3 i VT4 (cu canal n) sunt conectate n serie i sunt
tranzistoare de comand, iar tranzistoarele VT1 i VT2 (cu canal p) sunt conectate
n paralel i sunt tranzistoare de sarcin. Tensiunea de ieire se culege din divizorul
de tensiune, n care braul superior este format de tranzistoarele VT1 i VT2, iar
braul inferior este format de tranzistoarele VT3 i VT4.


Figura 31. Schema circuitului logic C-MOS I-NU

Dac pe toate intrrile se aplic "1", tranzistoarele VT3 i VT4 sunt n
conducie. n aa mod rezistena braului inferior al divizorului devine mult mai
mic ca rezistena braului superior, iar la ieire se stabilete "0". Dac se aplic
"0" cel puin la una din intrri, nivel jos de tensiune se aplic pe grilele unei
perechi de tranzistoare complementare (VT1 i VT4 sau VT2 i VT3), din care cel
inferior este blocat, iar cel superior trece n conducie. n aa mod rezistena
braului superior al divizorului devine mult mai mic ca rezistena braului inferior,
iar la ieire se stabilete "1".

b) Poarta logic SAU-NU
n fig. 32 este prezentat schema electrica a circuitului logic CMOS de tip
SAU-NU.
47


Figura 32. Schema circuitului logic C-MOS SAU-NU.

Tranzistoarele VT3 i VT4 (cu canal n) sunt conectate n paralel i sunt
tranzistoare de comand, iar tranzistoarele VT1 i VT2 (cu canal p) sunt conectate
n serie i sunt tranzistoare de sarcin. Tensiunea de ieire se culege din divizorul
de tensiune, n care braul superior este format de tranzistoarele VT1 i VT2, iar
braul inferior este format de tranzistoarele VT3 i VT4.
Dac pe toate intrrile se aplic "0", tranzistoarele VT3 i VT4 sunt blocate.
Sursa tranzistorului VT1 este conectat direct la sursa de alimentare +E. Prin
urmare, pe grila VT1 tensiunea va fi negativ i ca valoare absolut mai mare ca
tensiunea de prag U
GS
> U
GS p
. Deci VT1 este n conducie i rezistena sa (dren-
surs) este foarte mic. Atunci toat tensiunea sursei de alimentare +E este aplicat
pe sursa tranzistorului VT2, i VT2 este n conducie. n aa mod rezistena
braului superior al divizorului devine mult mai mic ca rezistena braului inferior,
iar la ieire se stabilete "1".
Dac se aplic "1" cel puin la una din intrri, tensiunea de nivel nalt se
aplic pe grilele unei perechi de tranzistoare complementare (VT1 i VT4 sau VT2
i VT3), din care cel superior este blocat, iar cel inferior trece n conducie. n aa
mod la ieire se stabilete "0".

Familia ECL (Emitor Cuplat - Logic)

Familia TTL utilizeaz tranzistoare bipolare npn care conduc la saturaie sau
sunt blocate. Principalul factor care limiteaz viteza de comutare este eliminarea
sarcinilor stocate n baz la comutarea tranzistorului din starea saturat n starea
blocat. Familia ECL (emitter-coupled logic) este implementat tot cu tranzistoare
npn bipolare, i utilizeaz comutarea unui curent fix, inferior curentului de
saturaie. Din acest motiv uneori aceast familie este uneori denumit ca fiind
CML (current-mode logic). Reducerea timpului de propagare se realizeaz prin:
evitarea saturaiei tranzistoarelor prin nsi schema circuitului;
structura schemei folosite, aici utilizndu-se etajul diferenial ca circuit de
baz, funcionnd n comutaie de curent;
48

reducerea la dou a numrului de etaje consecutive ale circuitului logic;
micorarea amplitudinii semnalelor logice.
Circuitele integrate logice cuplate prin emitor (ECL) sunt cunoscute datorit
parametrilor nali de vitez. Circuitele ECL reprezint o variant de circuite
integrate fr saturaia tranzistoarelor componente. Dezavantajul principal al
acestei soluii este creterea consumului de energie i scderea fiabilitii.
Elementul principal al circuitelor ECL l constituie dispozitivele formate pe
baza comutatorului de curent. Cea mai simpl schem a comutatorului de curent
este reprezentat n fig. 33.

Figura 33. Comutatorul de curent.
Curentul sum ale emitoarelor celor dou tranzistoare VT1 i VT2 este stabilit
de generatorul de curent I. Dac pe baza VT1 (intrarea x) este aplicat o tensiune
de nivel jos, atunci VT1 este blocat i tot curentul I circul prin VT2. Pe baza VT2
se aplic tensiunea de referin U
ref
, care este mai mare ca nivelul "0" i mai joas
ca nivelul "1". Prin urmare, VT2 este n conducie i la ieirea F2 este format "0",
iar la ieirea F1 - "1".
Dac la intrare este aplicat tensiune corespunztoare nivelului "1", atunci
VT1 este n conducie i la ieirea F1 este format nivelul "0", iar la ieirea F2 este
format "1" deoarece U
ref
< U
int
i, respectiv, VT2 este blocat. Parametrii
generatorului sunt alei n aa mod nct tranzistoarele VT1 i VT2 nu ating
regimul de saturaie. n aa mod se capt parametri de vitez mult mai nali.
Poarta fundamental a seriei ECL este circuitul, care realizeaz att funcia
SAU, ct i funcia SAU-NU (fig. 34).

49


Figura 34. Schema porii fundamentale ECL


Funcia SAU se obine prin punerea n paralel a tranzistoarelor VT1, VT2,

i
VT3. Tranzistoarele ce corespund intrrilor, sunt in aceeai ramur a etajului
diferenial format cu VT3. Curentul prin etajul diferenial este comutat de pe
ramura din stnga pe ramura din dreapta sau invers. Rezistenele R
1
, R
2

conecteaz
intrrile x1i x2 la V
EE
, permind funcionarea circuitului cu intrri flotante.
Etajul de ieire este realizat cu repetoarele VT5, VT6. Pentru evitarea
saturaiei tranzistoarelor care conduc, valorile componentelor etajului sunt astfel
calculate nct s permit funcionarea nesaturat a acestor tranzistoare.

Rolul etajului de ieire este de a:
amplifica curentul oferit la ieire;
mri factorul de branament la ieire;
asigura o rezisten de ieire mic (tipic 7 ), deci ncrcarea rapid a
capacitilor parazite.
Asigur compatibilitatea dintre nivelurile logice de ieire i cele de intrare
ale porii ECL prin scderea tensiunii pe jonciunile B-E
Modul de alimentare neobinuit (masa la colector i V
EE
n emitor) prezint 2
avantaje:
orice scurtcircuit ntre una dintre ieiri i mas nu conduce la distrugerea
porii;
borna V
EE
a tensiunii de alimentare este afectat de zgomote i de pulsaiile
tensiunii redresate. Efectul acestor pulsaii ale tensiunii de alimentare se
aplic prin Re etajului diferenial de intrare, fiind pentru acest etaj semnal de
mod comun i n consecin sunt rejectate.

Avantajele familiei ECL (seria 10K):
Timp de propagare redus: tp = 2ns;
lipsa vrfurilor de curent absorbit de la sursa de alimentare atunci cnd
ieirile circuitului comut dintr-o stare n alta; ic = 4,2mA 4,8mA;
50

valoarea mare a rezistenei de intrare a unui astfel de circuit;
rezistena de ieire mic implic reducerea timpului de propagare i
creterea factorului de branament;
la ieire sunt disponibile simultan ieirile Y i

;
circuitul logic are etajul de ieire cu emitorul n gol (OE). Se pot astfel
interconecta dou sau mai multe ieiri, rezultnd o funcie logic suplimentar
Emitorul cu potenial mai ridicat blocheaz jonciunea BE a tranzistorului care
prezenta nainte de conectare un potenial mai sczut.

Dezavantajele familiei ECL:
creterea consumului de energie
incompabilitatea nivelurilor logice ECL cu nivelurile logice ce corespund
celorlalte familii;
fiabilitate sczut

Parametrii familiei ECLin PS
Cele mai noi circuite ECL produse de firma Motorola sunt denumite ECL in
PS, acronim provenit de la denumirea ECL in Pico Seconds, pentru care timpul de
propagare este de 500 ps iar frecvena maxim de operare pentru un bistabil de 1,4
GHz. Exist anumite pori n aceast serie cu t
p
= 100 ps i P
D
= 5 mW, rezultnd
un factor de merit de 0,5 pJ.
1. Nivelurile logice sunt -0,8 V (0 Logic) i -1,7 V (1 logic), fiind compatibile
cu celelalte familii ECL.
2. Factorul de branament tipic este 25.
3. Puterea medie disipat de o poart este de 25 mW, superioar celei de la
seria AS.





Circuite logice I
2
L (Integrated Injection Logic logica integrat
de injecie)

Familia I
2
L de CI logice (Integrated Injection Logic logica integrat de
injecie) este realizat n tehnologie bipolar.
Circuitele I
2
L au o vitez de lucru comparabil cu cea din tehnologia bipolar,
au o densitate de componente pe unitatea de arie mai mare dect tehnologia MOS,
consum o putere comparabil cu cele din familia CMOS si au o capacitate la
ieire foarte mic. Pentru avansarea tehnologiilor de construire la elaborarea circuitelor
integrate este dorit aplicarea rezolvrilor schemotehnice, care utilizeaz elemente de
acelai tip, de ex. numai VT. Aa o cutare a dus la elaborarea aproape simultan a
elementului cu logic integrat injectat de ctre firma Philips i IBM.
Funcionarea circuitelor I
2
L se bazeaz pe controlul injectrii de curent n
baza unui tranzistor comutator multicolector.
51

Schema electric principial a EL I
2
L snt prezentate n figura 35.











Figura 35. Circuitul de baz (inversor) din familia I
2
L

Particularitile elementului I
2
L:
1. Lipsa rezistoarelor, ce considerabil simplific tehnologia de producere a CI.
2. Utilizarea alimentrii dup principiul curentului, la care n CI se stabilete nu U
dar I, care nemijlocit este injectat n regiunea semiconductorului, ce constituie
structura unuia din VT;
3. nlocuirea spaial a cristalului semiconductor a regiunilor, care funcional
aparin diferitor VT. Pe lng aceasta structura este amplasat att pe orizontal
ct i pe vertical. Aa rezolvare permite de a refuza utilizarea rezolvrilor
speciale pentru separarea regiunilor, ce aparin diferitor elemente cum este
necesar de fcut n elemente TTL i ECL.
4. Valoarea mic a diferenei de tensiune logic, ce permite maximal de a mri
rapiditatea elementului.
5. Stabilitatea curentului injectorului n toate regimurile de funcionare a
elementului.
n schema prezentat n fig. 35, VT2 cu multe colectoare ndeplinete funcia de
invertor a semnalului de intrare, iar VT1 generator (injector) a curentului bazei I
B
a
VT2. Curentul injectorului este determinat de valoarea rezistenei R, care de regul se
execut comun pentru o grup de elemente.
O particularitate important a elementului I
2
L este posibilitatea de a varia curentul
injectorului n diapazon larg, de schimbat rapiditatea lui. Real curentul injectorului
poate varia de la 1nA-1mA, adic cu 6 ordine.
Principiul de funcionare a schemei I
2
L se reduce la urmtoarele: presupunem c
semnalul extern la intrarea elementului (baza VT2) lipsete, ce corespunde semnalului
1 logic. n acest caz curentul injectorului curgnd prin baza VT2 o satureaz. La
colectoarele lui, prin urmare i la ieirile elementului este prezent tensiunea nivelului
logic jos, egal cu tensiunea de saturaie a VT2. Real aceasta este de 0,1...0,2V. Pentru
I
2
L snt adevrate urmtoarele relaii: U
0
=0,1...0,2V; U
1
=0,6...0,7V;
Din relaii urmeaz c diferena de tensiune logic pentru I
2
L constituie 0,4...0,6V.
Utiliznd schema prezentat se poate realiza operaiile logice de baz SI-NU,
SAU-NU.
Pe fig. 36 este prezentat schema logic, construit pe 3 invertoare I
2
L.
Ie 1
Ie 2 Int
R
I
VT1
VT2
+U
a
52

Particularitatea elementului I
2
L este posibilitatea conectrii paralele a ctorva
borne de ieire. Din schema prezentat urmeaz c la conectarea paralel a ctorva ieiri
ntr-un punct comun fa de variabilele de intrare se realizeaz operaia logic SAU-
NU. ns referitor la semnalele de ieire a elementelor se realizeaz operaia logic I.
Astfel, dac nu e necesar dezlegarea galvanic ntre semnalele de intrare i ieire,
atunci operaia I se ndeplinete fr oricare cheltuieli schemotehnice suplimentare
prin simpla conectare a ieirilor corespunztoare a elementului logic. Dup inversia
rezultatului operaiei SAU-NU ndeplinite, cu ajutorul elementului adugtor fa de
variabilele de intrare se ndeplinete operaia logic SAU, iar fa de semnalele de ieire
a primelor elemente I-NU. Astfel, elementul logic I
2
L permite unificarea maximal
a structurii circuitului integrat, micornd suprafaa cristalului i ridicarea rapiditii de
funcionare.

















Timpul de reinere a propagrii elementului logic I
2
L la curentul injectorului 0,1
A constituie 10 ns. Pe lng aceasta, energia de comutare pentru acest element este cu
cteva ordine mai mic ca la elementele TTL. n vederea rezistenei mici la perurbaii,
condiionat de diferena tensiunilor logice mici, I
2
L se utilizeaz n exclusivitate n
componena CIM i CIFM, iar ca CCCI aparte cu grad mic de integrare nu se produc.
Circuitele implementate n aceast tehnologie se utilizeaz pentru realizarea
memoriilor si microprocesoarelor si au urmtoarele avantaje:
Factor de calitate excelent, P
Q
<P
J
;
Tensiune de alimentare redus, valoarea minim fiind 1.5V;
Densitate de integrare mare deoarece lipsesc rezistenele;
Proiectare simpl, fr etape intermediare ntre proiectare i implementare;
Curentul de alimentare se poate optimiza acionnd asupra curentului I;
Utiliznd interfee specifice se pot interconecta cu celelalte circuite bipolare.


Memoria semiconductoare

Memoria seminconductoare - sunt circuite integrate care au ca scop stocarea
informaiei sub form binar. Memoriile reprezinta categoria de circuite integrate
VT4
VT3
X
0
X
1
VT1
VT2
VT6
VT7
y
0
= x
1
+x
0
=x
1
x
0
y
1
= x
1
+x
0
=x
1
x
0
53

cu cea mai mare raspndire si vnzare n lume n prezent. Ele se gasesc sub forma
distincta sau intra n componenta altor circuite integrate cum ar fi microprocesoare,
microcontrolere, circuite de telecomunicatii, etc.

Clasificarea memoriei:
Se mpart n dou mari categorii:
Volatile, care menin informaia doar atat timp cat sunt alimentate
memorii cu citire-scriere (RAM Random-Access Memory),
permit operaiile de citire/scriere asupra oricrei celule de
memorie, accesate similar, indiferent de poziia sa n matrice;
pot fi clasificate in:
statice (SRAM Static Random Access Memory)
dinamice (DRAM Dynamic Random Access Memory )
Nevolatile, care menin informaia si dupa oprirea alimentarii
memorii doar cu citire (ROM Read-Only Memory), al cror
coninut nu poate fi modificat printr-un proces uzual de
citire/scriere; clasificate astfel:
permanente (mascata) (ROM Read-Only Memory)
programabile (fuzibil) (PROM Programmable Read-
Only Memory)
reprogramabile (REPROM REProgrammable Read-Only
Memory)
tergere pe baz de raze X (UVEPROM
Ultraviolet Erasable Programmable Read-Only
Memory)
tergere electric (EEPROM Electrically Erasable
Programmable Read-Only Memory)



Parametrii memoriei:
Timpul de acces este cel mai important parametru dinamic al unei
memorii si reprezinta durata dintre momentul adresarii memoriei pna
la momentul n care la iesirea de date devine disponibila informatia
accesata. Timpul de acces este cuprins ntre cteva ns la cele mai rapide
memorii SRAM la cteva sute de ns la cele mai lente memorii EPROM.
Capacitatea memoriei (exprimata de obicei n multipli de biti sau de
octeti) este C = m k unde:
m = numarul de cuvinte distincte ce pot fi adresate;
k = numarul de biti ce corespund fiecarui cuvnt memorat.

Elemente de memorie RAM static cu tranzistoare bipolare.

Elementele de memorie (EM) a RAM static pot fi construite pe baza tuturor
tipurilor de elemente logice (TTL, ECL; I
2
L). Fiecare din aceste tipuri posed
prioriti i neajunsuri proprii, ce determin domeniul de aplicare a lor.
54

EM static elementare, ce utilizeaz VT bipolare, snt dispozitive costisitoare,
ndeplinite pe baza diferitor elemente bistabile. Aceast clas de scheme deine n
momentul de fa rapiditatea maximal.
n fig. 36 este prezentat schema electric principial a EM elementar pe VT
bipolare.


Figura 36. Schema elementului de memorie pe VT bipolare.

Elementul prezentat utilizeaz tehnologia TTL i este destinat pentu aplicarea
n dispozitivul de memorie cu adresare 1D. Baza lui constituie 2 invertoare,
ndeplinite pe 2 VT cu trei emitoare VT1 i VT2. Invertoarele snt conectate serie
i snt cuprinse de reacie negativ serie, datorit cruia invertoarele funcioneaz
ca bistabil. Comanda acestui bistabil se face cu potenialele U
sarcin
, U
ref
, U
a
, care
sunt aplicate prin magistrala de adrese A, i magistralele de date Pi i Pj. Diferite
relaii ntre valorile potenialelor U
s
, U
r
i U
a
formeaz regimurile de funcionare a
elementului: pstrare, nscriere sau citire.
Regimul de pstrare a informaiei este asigurat de meninerea ntre poteniale
a relaiei: U
s
=Ur>U
a
. n acest caz bistabilul se afl n una din strile stabile, cnd
un tranzistor se afl n conducie, iar altul este blocat. Prin emitorul 1 al
tranzistorului n conducie circul un curent, iar prin emitoarele 2 curentul lipsete.
Presupunem starea 1": VT
2
este n conducie, iar VT1 - blocat.
Regimul de citire
Pentru citirea informaiei din bistabil este format un curent prin magistrala de
date P
j
. Starea bistabilului nu se schimb. Prin urmare, pentru a citi unitatea logic
este necesar comutarea emitoarelor tranzistorului n conducie VT2 prin aplicarea
pe emitorul 1 a unui potenial mai mare fa de emitorul 2: U
a
>U
s
.
Regimul de nscriere:
Pentru pstrarea strii 1" a bistabilului este necesar: U
s
-U
r
. Prin urmare,
pentru citire formm condiia: U
a
>U
s
=U
r
. Pentru stocarea unitii (1") sunt
necesare condiiile: U
s
<U
r
i U
a
> U
r
. Dac bistabilul se afl n starea 1", atunci
starea lui nu se va schimba, iar dac bistabilul se afla n starea 0" (VT1 - n
conducie, iar VT2 - blocat), atunci se vor realiza simultan condiiile: U
s
<U
r
i
U
a
>U
r
. n aa mod tranzistorul VT1 va fi blocat.

Eelementele de memorie RAM static pe tranzistoare TEC

55

Utilizarea TEC n EM RAM static permite de a obine o mpachetare de grad
mai mare a elementelor, micorarea costului i puterii consumate, ns pe lng
aceasta se micoreaz rapiditatea RAM.
Schema electric principial a elementului de memorie RAM static cu
structura D este prezentat n fig. 37.












Figura 37. Schema elementului de memorie RAM static pe VT TEC.

Elementul de memorie conine:
- VT1 i VT2 formeaz 2 invertoare, care sunt construite pe cheile cu
sarcin dinamic pe TEC MOS, invertoarele formeaz structura
bistabilului.
- P
1
i P
2
- contactele de ieire;
- R
1
i R
2
rezistoarele de limitare;
- VT5 i VT6 formeaz contactul de selectare (CS);

Regimul de pstrare: presupunem c tranzistorul VT1 este deschis, iar VT2
nchis. Dac la intrarea de selectare este aplicat o tensiune insuficient de
deschidere a tranzistoarelor VT5 i VT6, bistabilul practic este deconectat de la
ieirile P1 i P2 a EM i informaia la aceste ieiri lipsete. n cazul EM se gsete
n regim de pstrare.

Regimul de citire/nscriere: Dac la intrarea CS este aplicat tensiunea
suficient pentru deschiderea VT5 i VT6, informaia nscris n bistabil va aprea
la ieirile elementului. n cazul nostru P1 tensiunea joas, iar la P2 tensiunea de
nivel nalt. Aceste valori a tensiunii se citesc de la magistrala intern a CI de ctre
amplificatorul de citire.
Pentru nscrierea informaiei noi n condiia de selectare a elementului
necesar, la ieirile P1 i P2, amplificatorul de citire formeaz valori noi la nivelele
de tensiune. n cazul dat, este necesar ca la intrarea P1 de aplicat tensiunea de nivel
nalt, iar la P2 de nivel jos. Tensiunea de nivel jos untnd VT2, va nltura de la
grila VT1 tensiunea care -l inea n stare deschis, n acest caz tranzistorul VT1
trece n stare nchis. Astfel tensiunea de pe grila acestuia va crete pn la
valoarea tensiunii de deschidere a VT2. n rezultat VT2 se va deschide, iar VT1 va
VT2 VT1
VT3 VT4
R2
R1
VT5 VT6
P2 P1
CS
+U
al
56

trece n stare nchis. n bistabil se nscrie informaia nou, care se va pstra pn la
urmtoarea nscriere.
Particularitatea sistemei cercetate reprezint nscrierea informaiei prin
aplicarea la intrrile acesteia valoarea tensiunii de nivel jos, aceasta este mult mai
comod, deoarece sporete fiabilitatea funcionrii elementului de memorie. Acest
element ca i EM pe tranzistoare bipolare, permite citirea i nscrierea informaiei
prin aceleai contacte ce este important n simplitatea CI.
EM cercetat poate fi uor transformat n dispozitiv cu structura 2 D. Pentru
aceasta serie cu VT5 i VT6 este necesar de introsu nc 2 tranzistoare de acelai
tip cu grile mpreunate care va forma o a doua intrare de selectare CS2 a
elementului. Schema unei asemenea structuri este prezentat n fig. 38.






De menionat faptul c indiferent de tipul EM utilizate n CI RAM, circuitele
ei de intrare i ieire se ndeplinesc compatibile cu nivelele logice ale elementului
TTL. Aceasta permite standardizarea CI de memorie, asigurnd utilizarea lor
mpreun.
Reprezentarea grafic a CI RAM este prezentat n fig. 39.









Acest circuit RAM static de tipul 132 PU 132, i este ndeplinit pe VT
nMOS. Schema integrat conine 14 contacte de intrare pentru adrese (A
13
A
0
), o
intrare pentru informaie DI, o ieire pentru informaie DO, contactul de permitere
a funcionrii CS i contactul de dirijare cu regimul de nscriere/ citire (WR/RD).
La aplicarea tensiunii de nivel jos la contactul de dirijare (WR/RD =0) se
ndepliete nscrierea informaiei, iar la aplicarea tensiunii de nivel nalt
(WR/RD=1) citirea informaiei.

MEMORIA RAM DINAMIC

n EM RAM dinamic informaia se pstreaz n form de capacitate pe
condensator. n acest caz pentru obinerea tensiunii pe condensator cu valoarea 0
sau 1, ea trebuie s posede nivele repartizate ntr-un anumit diapazon. Pentru
aceasta, pentru asigurarea regimurilor de ncrcare/descrcare, la condensator este
necesar se conectat circuite adugtoare, la care rezistena trebuie s fie de valoare
RAM
A0
.
.
A13

DI

CS

WR/
RD





DO

VT5
VT5`
R1 la drena VT1
CS1
CS2
57

destul de mare. Ca urmare, condensatorul ncrcat pn la un nivel anumit, peste un
timp oarecare pierde sarcina sa i tensiunea lui iese din zona constantei logice
iniiale.
Utilizarea memorie de acest tip este argumentat tehnic numai n cazul, cnd
timpul de pstrare a informaiei t
pstr.
este considerabil mai mare dect timpul
pentru restabilirea ei: t
pstr.
=t
pstr.
/t
rest.
>>1.
Pentru ndeplinirea ultimei condiii este necesar de a mri rezistena
autoncrcrii condensatorului, prin care se nelege o oarecare rezisten
echivalent, conectat paralel cu condensatorul i care ia n consideraie att
autoncrcarea proprie, ct i descrcarea prin circuitele externe ale
condensatorului. Tendina de a mri aceast rezisten a dus la utlizarea EM RAM
dinamic numai pe TEC.
Mrirea timpului de pstrare a informaiei n aceste EM este posibil, ns
pentru aceasta este necesar de a mri capacitatea condensatorului, ceea ce duce la
creterea suprafeei condensatorului.
Dup cum rezult din principiul de funcionare, particularitatea memorie
RAM dinamiceste necesitatea restabilirii periodice, adic regenerarea sarcinii pe
condensator. Pentru aceasta informaia din EM periodic se citete, iar apoi din nou
se renscrie cu restabilirea nivelului necesar de tensiune.
n comparaie cu RAM static, cea dinamic posed rapiditate sczut, ns
ele sunt considerabil mai simple, ieftine i asigur un nivel nalt de integrare, adic
presupune elaborarea CI cu un volum mare de informaie pstrat.
n fig. 40 este prezentat principiul structurii de memorie 1D simplificat.


MD- magistrala de date;
CS decodorul de adrese;
C
m
capacitatea magistralei;
C
p
condensatorul de memorie (pstrare);
















VT1
VT2
VT3 VT4
C
m
C
p
CS

MD

y
0
y
1
+U
al
ieire

R1
58

Principiul de funcionare: Schema EM include condensatorul de memorie C
p

i cheia pe VT1, care conecteaz acest condensator la MD. Grila VT1 este
conectat la ieirea decodorului de adrese CS. De aceia la aplicarea contactului CS
tensiunea de nivel nalt tranzistorul VT1 se deschide, conectnd C
p
la MD. n acest
caz n dependen de regimul de funcionare se poate citi informaia sau de nscris
alta nou.
La MD este conectat grila VT2, ce ndeplinete rolul de amplificator de
citire. Dup conectarea condensatoului la MD de la ieirea amplificatorului se
culege tensiunea proporional tensiunii iniiale de pe condensatorul C
p
.
E necesar de menionat, c pentru pstrarea volumului mare de informaie, CI
RAM dinamic trebuie s conin un numr mare de elemente de memorie, care
trebuie s fie conectate la MD, deaceia MD are o lungime mare i prin urmare i
valoarea capacitii proprii este mare (C
m
). De regul se ndeplinete condiia
C
m
>>C
p
.
Procesul de citire a informaiei presupune urmtorul ir de aciuni:
- nainte de citire a informaiei trebuie de fixat nivelul tensiunii MD;
- la elementul necesar se aplic semnlul de selectare CS;
- C
p
se conecteaz la C
m
, ce este nsoit de repartizarea sarcinii i schimbarea
corespunztoare a MD;
- de la ieirea amplificatorului se citete semnalul, proporional sarcinii
condensatorului EM ales.
Dup cum urmeaz din cele spuse mai sus, citirea informaiei din EM este
nsoit de distrugerea ei. De aceia n caz de necesitate a pstrrii informaie n
continuare, ea trebuie renscris din nou. nscrierea informaie se ndeplinete
utiliznd tranzistoarele VT3 i VT4, care la semnalul de dirijare comuteaz MD. La
selectarea EM necesar, condensatorul se ncarc pn la tensiunea MD.
Structura real a CI de memorie RAM dinamic este mult mai complicat, ca
cea prezentat n figur. Ea conine registre i circuite care dirijeaz cu procesul de
regenerare, de asemenea conine i o matrice adugtoare, care se utilizeaz n cal



Memorii ROM (Read Only Memory)
ROM (Read Only Memory - Memorie doar citibila) este o memorie care
contine informatii (de obicei programe) nemodificabile pe durata utilizarii
calculatorului. Memoria ROM este scrisa o singura data, de obicei la fabricarea
calculatorului. Acest tip de memorie nu poate fi rescrisa ori stearsa. Avantajul
principal pe care aceasta memorie il aduce este insensibilitatea fata de curentul
electric.
Continutul memoriei se pastreaza chiar si atunci cind nu este alimentata cu
energie. Memoria ROM este in general utilizata pentru a stoca BIOS-ul (Basic
Input Output System) unui PC. In practica, o data cu evolutia PC-urilor acest timp
de memorie a suferit o serie de modificari care au ca rezultat rescrierea/arderea
"flash" de catre utilizator a BIOS-ului.
Scopul, evident, este de a actualiza functiile BIOS-ului pentru adaptarea
noilor cerinte si realizari hardware ,ori chiar pentru a repara unele imperfectiuni de
59

functionare. Astfel ca in zilele noastre exista o multitudine de astfel de memorii
ROM programabile (PROM-Progamable Read Only Memory-, EPROM-
Electricaly Eraseable Programmable Read Only Memory-, etc) prin diverse tehnici,
mai mult sau mai putin avantajoase in functie de gradul de complexitate al operarii
acestora.
Componenta ROM-BIOS este livrata de catre firma producatoare a
calculatorului in memoria ROM a sistemului de calcul. Imediat ce se porneste
sistemul intra in lucru o rutina a acestei componente.Ca regula generala ROM-
BIOS egalizeaza toate diferentele constructive ale sistemului de calcul fata de
conventiile DOS.
BIOS-ul este un program de marime mica (< 2MB) fara de care computerul
nu poate functiona, acesta reprezinta interfata intre componentele din sistem si
sistemul de operare. Principiul fundamental de realizare a interfetei ROM-BIOS
este acela ca el ofera niste rutine de intrerupere prin care se realizeaza legatura cu
toate perifericele legate la sistem.
Celulele de memorie sunt organizate matriceal, locaiile fiind liniile matricei.
Celulele de pe o coloan sunt conectate la aceeasi linie de bit de date si sunt
constituite din elemente semiconductoare: diode bipolare, tranzistoare bipolare,
tranzistoare MOS etc.
Caracteristici generale:
- acces aleatoriu;
- nevolatile (informaia coninut nu se pierde la ntreruperea tensiunii de
alimentare);
- pot fi doar citite de unitatea central (Read Only);
- scrierea se face cu dispozitive speciale;
- timp de acces 25 - 30 ns pentru tehnologia bipolar, 100 - 500 ns pentru
MOS;
- densitate de integrare mare, consum mic, pre de cost sczut pe bit.
- tehnologia de fabricaie ( bipolar, MOS, CMOS, etc.).

n schema general a unui circuit de memorie ROM (fig.3), sunt utilizate
notaiile obinuite pentru semnalele electrice aferente:
60



Figura 41. Schema general a unui circuit de memorie ROM

- Chip Select, selecie circuit; semnalul CS n stare activ (0) activeaz circuitul,
adic permite operaii cu memoria;

- - Output Enable, validare iesire date;

PROG - programare memorie (scriere date);
Ao, A1, . . . , An - linii ale magistralei de adrese (determin locaia adresat);
Do, D1, . . . , Dk - linii de date (se conecteaz la magistrala de date).

Semnalul CS este generat de adresa circuitului de memorie iar semnalul

(Output Enable) este generat de comanda de citire memorie.
Dup intervalele de timp t
CS
, respectiv t
OE
, datele sunt disponibile si stabile la
iesirea circuitului (de la stabilirea adresei - timpul de acces). Timpul t
OH
reprezint
intervalul n care datele se menin la iesire, dup dispariia comenzii

. Durata
total a operaiei de citire este egal cu durata meninerii adresei pe magistral.

Memoria ROM propriu-zis

Este ncrcat cu un anumit coninut nc din procesul de fabricaie.
Informaia nscris nu mai poate fi modificat.
Avantaje : densitate foarte mare de integrare, pre de cost sczut/bit, la serii
mari. O larg utilizare au primit aceste memorii pentru tabele de date aritmetice, de
conversie pentru coduri, programe fixe pentru sisteme automate, etc.
Principalul dezavantaj este imposibilitatea modificrii informaiei, ceea ce
face inutile circuitele de memorie, cnd informaia coninut nu mai prezint
interes.
Exemplu: Structura intern a unei celule de memorie MOS ROM (fig.4).
Celula de memorie este un tranzistor MOS. Informaia este transmis fabricantului
de ctre utilizator, pentru crearea unor msti foto, prin intermediul crora, pentru
"1" logic, nu se finalizeaz tranzistorul din nod.
61



Figura 42. Celula de memorie ROM de tip MOS


Memoria PROM (Programmable ROM)
Este o memorie de tip ROM - programabil de ctre utilizator cu ajutorul unui
echipament electronic special, conectat de regul la un calculator.
n procesul de fabricaie fiecare element de memorie (tranzistor) este conectat n
serie cu un fuzibil din Al sau Ni-Cr, cu lungime de ordinal micronilor. n procesul de
programare (scriere), fuzibilul poate fi distrus cu un tren de impulsuri de curent de 100-
1000 mA. O conexiune intact determin memorarea unui ''0'' logic iar o conexiune
ntrerupt etermin memorarea unui "1" logic.
Ca si la memoria ROM, informaia nu mai poate fi modificat dect prin
ntreruperea altor conexiuni (trecerea din 0 n 1). Structura intern a unei celule de
memorie PROM cu tranzistoare bipolare este prezentat n figura 43.

Figura 43. Celula de memorie PROM cu tranzistoare bipolare.


Memoria EPROM (Erasable and Programmable ROM)
Circuitele de memorie EPROM pot fi programate si sterse de un numr de ori (30 -
100), utiliznd pentru scriere echipament electronic special, conectat la un
calculator. Prin stergeri si reprogramri repetate, creste timpul de stergere (10 min
- 60 min). Stergerea se face cu raze ultraviolete, motiv pentru care "chip"-urile
sunt prevzute cu o fereastr transparent de cuar. Memoria EPROM de tip MOS
stocheaz informaia ca o sarcin definitiv ntr-o poart a unui tranzistor
MOSFET (transistor MOS cu efect de cmp), care are o poart suplimentar
(flotant) izolat electric (tranzistor cu poart flotant si injecie n avalans).
Poarta flotant poate fi ncrcat (la programare) cu sarcin electric printr-o
injecie de electroni sub aciunea unui cmp electric intens; sarcina negativ
acumulat n poarta flotant modific tensiunea normal de prag, astfel c
62

tranzistorul selectat cu UG normal, prezint la iesire 1- logic dac nu a fost injectat
si 0 - logic dac a fost anterior injectat; astfel, o memorie nescris (''alb'') are toate
celulele n 1 - logic, iar la programare unele celule trec n 0 - logic.
Poarta flotant fiind izolat electric de restul componentelor semiconductoare,
sarcina electric se menine peste 10 ani, cu o pierdere de cel mult 30%, chiar la
temperaturi ridicate.



Figura 44. Celula de memorie EPROM cu tranzistoare MOS.