02 - Componente Si Circuite in Telecomunicatii II

nvmntul profesional i tehnic n domeniul TIC
Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013
Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic
str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro
Coponente !i circuite electronice n telecounica ii
"aterial de n#$are % partea a &&-a
Doeniul' (e)nic
Calificarea' (e)nician de telecounicaii
*i#el 3
200+
,U(OR'
*ina Oltean % Profesor grad didactic
COORDO*,(OR'
"irela -ie % Profesor grad didactic
CO*SU-(,*./'
&O,*, C0RS(E, expert CNDPT
1,2R&E-, C&O2,*U expert CNDPT
,*1E-, POPESCU expert CNDPT
D,*, S(RO&E expert CNDPT
Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n
domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-
2013
2
Cuprin3
I. Introducere....................................................................................................................................6
II. Resurse......................................................................................................................................13
Tema 4 Funcii logice..............................................................................................................14
Fia de documentare 4.1 Forme de exprimare a funciilor logice .....................................14
Actiitatea de !n"are 4.1.1 Forme de exprimare a funciilor logice.................................1#
Actiitatea de !n"are 4.1.2 Tipuri de repre$ent"ri ale funciilor logice............................1%
Actiitatea de !n"are 4.1.3 Identificarea formelor elementare........................................21
Actiitatea de !n"are 4.1.4 &onstruirea diagramelor '()................................................23
Tema 4 Funcii logice..............................................................................................................24
Fia de documentare 4.2 *inimi$area funciilor logice......................................................24
Actiitatea de !n"are 4.2.1 +,inerea formelor elementare..............................................2#
Actiitatea de !n"are 4.2.2 +rgani$ator grafic al minimi$"rii..........................................2%
Actiitatea de !n"are 4.2.3 -tapele minimi$"rii.............................................................3/
Tema 0 1ori logice..................................................................................................................32
Fia de documentare 0.1 Tipuri de pori logice...................................................................32
Actiitatea de !n"are 0.1.1 1rincipiul de func ionare al por ilor logice ..........................3#
Actiitatea de !n"are 0.1.2 Actiitate practic" ( 1or i logice ..........................................3%
Actiitatea de !n"are 0.1.3 'erificarea func ion"rii por ilor logice simple .....................43
Actiitatea de !n"are 0.1.4 2imularea func iilor logice cu elemente simple de circuit ....40
Fia de documentare 0.2 1arametrii electrici 3I4..................................................................4#
Actiitatea de !n"are 0.2.1 &ircuite &*+2 .....................................................................02
Actiitatea de !n"are 0.2.2 5ielurile logice de intrare i de ie ire ale por ilor logice . .04
Actiitatea de !n"are 0.2.3 Actiitate de sinte$" 6 1or i logice .......................................00
Fia de documentare 0.3 1arametrii electrici 3II4................................................................06
Actiitatea de !n"are 0.3.1 7ate de catalog ale &I din seria #4xx....................................6/
Actiitatea de !n"are 0.3.2 7ate de catalog ale &I din seria 4///....................................61
Actiitatea de !n"are 0.3.3 8gomotul electric...................................................................62
Actiitatea de !n"are 0.3.4 &aracteristicile circuitelor logice TT9 i &*+2 ..................64
Fia de documentare 0.4 Intr"rile neutili$ate ale porilor logice.........................................66
Actiitatea de !n"are 0.4.1 Intr"rile neutili$ate ale por ilor I tip TT9 ...........................6:
Actiitatea de !n"are 0.4.2 Intr"rile neutili$ate ale por ilor 2A; tip TT9 .......................6%
Actiitatea de !n"are 0.4.3 *onta<e de conectare a intr"rilor neutili$ate ale por ilor TT9
...............................................................................................................................................#/
Fia de documentare 0.0 2inte$a funciilor logice cu pori logice.......................................#2
Actiitatea de !n"are 0.0.1 2inte$a cu por i uniersale 5A57 ........................................##
Actiitatea de !n"are 0.0.2 Actiitate practic" 1 ( por i uniersale 5A57 ....................#:
Actiitatea de !n"are 0.0.3 2inte$a cu por i logice simple ...............................................:/
Actiitatea de !n"are 0.0.4 Actiitate practic" 2 ( por i uniersale 5A57 ....................:2
Actiitatea de !n"are 0.0.0 2inte$a cu por i simple i uniersale ....................................:4
Actiitatea de !n"are 0.0.6 'erificarea implement"rii func iilor logice ...........................:6
Tema 6 &ircuite logice com,inaionale...................................................................................::
Fia de documentare 6.1 7ecodificatoare............................................................................::
Actiitatea de !n"are 6.1.1 7ecodificator digital cu % ie iri .............................................%2
Actiitatea de !n"are 6.1.2 &onertor ,inar($ecimal din # segmente...............................%3
Actiitatea de !n"are 6.1.3 7ecodificator de 2 ,i i ...........................................................%4
Actiitatea de !n"are 6.1.4 2inte$a &9& cu decodificatorul #442 ..................................%0
Tema 6 &ircuite logice com,inaionale...................................................................................%6
Fia de documentare 6.2 &odificatoare................................................................................%6
Actiitatea de !n"are 6.2.1 &odificator cu 0 intr"ri..........................................................%:
Actiitatea de !n"are 6.2.2 &odificator $ecimal(,inar....................................................1//
Actiitatea de !n"are 6.2.3 &odificatorul #414: ............................................................1/1
Tema 6 &ircuite logice com,inaionale ................................................................................1/3
Fia de documentare 6.3 7emultiplexoare........................................................................1/3
Actiitatea de !n"are 6.3.1 7emultiplexoare i decodificatoare ...................................1/6
Actiitatea de !n"are 6.3.2 7emultiplexor cu 4 linii de adres" ......................................1/:
Actiitatea de !n"are 6.3.3 7emultiplexorul integrat #4100 ..........................................1/%
Tema 6 &ircuite logice com,inaionale.................................................................................11/
Fia de documentare 6.4 *ultiplexoare i comparatoare digitale .....................................11/
Actiitatea de !n"are 6.4.1 *ultiplexoare digitale .........................................................114
Actiitatea de !n"are 6.4.2 *ultiplexorul digital #4101 ................................................110
Actiitatea de !n"are 6.4.3 &omparator digital de doi ,i i ............................................11#
Actiitatea de !n"are 6.4.4 &omparatorul digital #4:0 ..................................................11:
Tema # &ircuite logice seceniale........................................................................................11%
Fia de documentare #.1 1re$entare general" a circuitelor ,asculante ,ista,ile ..............11%
Actiitatea de !n"are #.1.1 &ircuite ,asculante ,ista,ile ( generalit" i .........................121
............................................................................................................................................121
Tema # &ircuite logice seceniale........................................................................................122
Fia de documentare #.2 &ircuite ,asculante ,ista,ile de tip R(2.....................................122
Actiitatea de !n"are #.2.1 &ircuite ,asculante ,ista,ile R(2 ........................................120
Actiitatea de !n"are #.2.2 =ista,ili R(2 cu por i 5+R .................................................126
Actiitatea de !n"are #.2.3 =ista,ili R(2 cu por i 5A57 ..............................................12:
Actiitatea de !n"are #.2.4 2inte$a ,ista,ililor R(2 cu circuite #4//.............................13/
Fia de documentare #.3 &ircuite ,asculante ,ista,ile de tip >().....................................131
Actiitatea de !n"are #.3.1 =ista,ili >() ........................................................................134
Actiitatea de !n"are #.3.2 =ista,ili >() 6 ?Idei care merit" spuse@..............................136
Actiitatea de !n"are #.3.3 =ista,ili >() 6 ?Tenis@........................................................13#
Tema # &ircuite logice seceniale........................................................................................13:
Fia de documentare #.4 &ircuite ,asculante ,ista,ile de tip *aster(2lae......................13:
Actiitatea de !n"are #.4.1 &ircuite *aster(2lae..........................................................14/
Actiitatea de !n"are #.4.2 2emnalul de ie ire al circuitelor *aster(2lae ...................141
Fia de documentare #.0 &ircuite ,asculante ,ista,ile de tip T ........................................143
Actiitatea de !n"are #.0.1 Ta,elul de ade"r al ,ista,ililor de tip T ............................140
............................................................................................................................................140
Actiitatea de !n"are #.0.2 &ircuit ,asculant ,ista,il de tip T #4#3...............................146
Tema # &ircuite logice seceniale........................................................................................14#
Fia de documentare #.6 &ircuite ,asculante ,ista,ile de tip 7........................................14#
Actiitatea de !n"are #.6.1 &ircuite ,asculante ,ista,ile de tip 7..................................14%
Actiitatea de !n"are #.6.2 2emnalul de ie ire al unui ,ista,il de tip 7 ........................10/
Actiitatea de !n"are #.6.3 &ircuit ,asculant ,ista,il de tip 7 #4#4..............................101
Actiitatea de !n"are #.6.4 'ersatilitatea ,ista,ililor >()...............................................102
Fia de documentare #.# 1re$entare general" a num"r"toarelor electronice ....................103
Actiitatea de !n"are #.#.1 1re$entare general" a num"r"toarelor electronice...............106
Actiitatea de !n"are #.#.2 &aracteristici ale num"r"toarelor electronice......................10#
Tema # &ircuite logice seceniale........................................................................................10:
Fia de documentare #.: 5um"r"toare electronice asincrone............................................10:
Actiitatea de !n"are #.:.1 5um"r"tor asincron modulo 16...........................................162
Actiitatea de !n"are #.:.2 5um"r"toare asincrone cu &== >()...................................164
4
Fia de documentare #.% 5um"r"toare electronice sincrone.............................................160
Actiitatea de !n"are #.%.1 5um"r"tor sincron modulo 16.............................................16:
Actiitatea de !n"are #.%.2 5um"r"tor sincron reersi,il modulo :...............................16%
Actiitatea de !n"are #.%.3 5um"r"tor sincron modulo 1/............................................1#/
Tema #. &ircuite logice seceniale.........................................................................................1#1
Fia suport #.1/. &ircuite de memorare...............................................................................1#1
Actiitatea de !n"are #.1/.1 &ircuite de memorare........................................................1#0
Fia de documentare #.11 Registre....................................................................................1#6
Actiitatea de !n"are #.11.1 Registre ( re$umat..............................................................1:1
Actiitatea de !n"are #.11.2 Registre i num"r"toare .....................................................1:3
III. Alosar de termeni...................................................................................................................1:0
I'. =i,liografie............................................................................................................................1:#
0
&4 &ntroducere
Materialul de nvare are rolul de a conduce elevul la dobndirea compeentelor
Identific componente electronice i Analizeaz montaje cu circuite integrate
digitale
Domeniul (e)nic
Calificarea (e)nician de telecounicaii
Nivelul de calificare 3
Materialul cuprinde:
- fie de documentare
- activiti de nvare
- glosar
Prezentul material de nvare se adreseaz elevilor de nivel 3, domeniul (e)nic,
calificarea (e)nician de (elecounicaii4
Copetena 5
Re6ultatul
n#$$rii
(ee Eleente coponente
Copetena 1
dentific
componente
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
(ea 74
Funcii lo8ice
!ia de documentare "#
Forme de exprimare a funciilor
logice
,cti#itatea de n#$ are 74141
Forme de exprimare a funciilor
logice peer learning!
Tipuri de reprezentri ale
func iilor logice asociere!
dentificarea formelor
elementare asociere!
Construirea diagramelor V-K
transformare!
(ea 74
Funcii lo8ice
!ia de documentare "$
"inimi#area funciilor logice
Ob inerea formelor elementare
transformare, asociere!
Organizator grafic al
minimizriire#olvare de
Copetena 5
Re6ultatul
n#$$rii
pro$leme, organi#ator grafic!
Etapele minimizrii simulare,
peer learning!
Copetena 1
dentific
componente
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
(ea 94
Pori lo8ice
!ia de documentare %#
%ori logice
Principiul de func ionare al
por ilor logice deci#ii, deci#ii!
Por i logice activitate practic
exerci iu practic!
Verificarea func ionrii por ilor
logice simple transformare!
Simularea func iilor logice cu
elemente simple de circuit
cu$ul, transformare!
(ea 94
Pori lo8ice
!ia de documentare %$
%arametrii electrici I!
Circuite CMOS (organi#ator
grafic)
Nivelurile logice de intrare i
ie ire ( potrivire)
Activitate de sintez Por i
logice (re#olvare de pro$leme)
(ea 94
Pori lo8ice
!ia de documentare %&
%arametrii electrici II!
Date de catalog ale C din seria
74xx documentare!
Date de catalog ale C din seria
4000 documentare!
Zgomotul electric diagrama
&enn!
Caracteristicile circuitelor logice
TTL i CMOS
(hart mental)
!ia de documentare %"
#
Copetena 5
Re6ultatul
n#$$rii
Copetena 1
dentific
componente
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
(ea 94
Pori lo8ice
Intrrile neutili#ate ale por ilor
logice
ntrrile neutilizate ale por ilor
TTL peer learning!
ntrrile neutilizate ale por ilor
CMOS peer learning!
Montaje de conectare a intrrilor
neutilizate ale por ilor TTL
potrivire'asociere!
(ea 94
Pori lo8ice
!ia de documentare %%
(inte#a funciilor logice cu pori
logice
Sinteza cu por i universale
NAND(re#olvare de pro$leme,
deci#ii)
Activitate practic 1 Por i
universale NAND (simulare,
exerci iu practic )
Sinteza cu por i logice simple
(cu$ul)
Activitate practic 2 - Por i
universale NAND simulare,
transformare!
Sinteza cu por i simple i
universale simulare!
,cti#itatea de n#$ are 9494:
Verificarea implementrii
func iilor logice studiu de ca#,
)*accuse!
Copetena 1
dentific
componenete
(ea :' Circuite lo8ice
co;inaionale
!ia de documentare '#
+ecodificatoare
,cti#itatea de n#$ are :4141
Decodificator digital cu 9 ie iri
pro$lemati#are!
Convertor binar-zecimal din 7
segmente pro$lemati#are!
:
Copetena 5
Re6ultatul
n#$$rii
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
Decodificatoare de 2 bi i
re#olvare de pro$leme!
Sinteza CLC cu decodificatorul
7442 re#olvare de pro$leme!
(ea :'
Circuite lo8ice co;inaionale
!ia de documentare '$
Codificatoare
Codificator cu 5 intrri
pro$lemati#are!
Codificator zecimal-binar
transformare!
Codificatorul 74148 exerci iu
practic!
(ea :'
!ia de documentare '&
+emultiplexoare
Demultiplexoare i
decodificatoare (diagram &enn
, -acela i dar diferit .)
Demultiplexor cu 4 linii de
adres (re#olvare de pro$leme)
Demultiplexorul integrat 74155
(exerci iu practic )
(ea :'
!ia de documentare '"
"ultiplexoare i comparatoare
digitale
Multiplexoare digitale (tenis!
Multiplexorul digital 74151
(re#olvare de pro$leme,
exerci iu practic!
Comparator digital de 2 bi i
(simulare!
Copetena 1
dentific
(ea 7'
Circuite lo8ice 3ec#eniale
Fi!a de docuentare 741
%re#entare general a
circuitelor $asculante $ista$ile
Circuite basculante bistabile
generalit i ( tenis)
%
Copetena 5
Re6ultatul
n#$$rii
componenete
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
Copetena 1
dentific
componenete
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
(ea 7'
!ia de documentare ($
Circuite $asculante $ista$ile de
tip /0(
Circuite basculante bistabile R-
S ("idei care merit spuse.)
Bistabili R-S cu por i NOR
(piramida)
Bistabili R-S cu por i NAND
(piramida)
Sinteza bistabililor R-S circuite
7400 (simulare, exerci iu
practic)
(ea 7'
!ia de documentare (&
tip 102
Bistabili J-K (reconstruc ie )
Bistabili J-K ("idei care merit
spuse.)
Bistabili J-K (tenis)
(ea 7'
!ia de documentare ("
Circuite $asculante $ista$ile
"aster0(lave
Circuite Master-Slave
(simulare, piramida)
Semnalul de ie ire al circuitelor
Master-Slave (re#olvare de
pro$leme, mo#aic)
(ea 7'
!ia de documentare (%
tip T
Tabelul de adevr al bistabililor
de tip T (re#olvare de
pro$leme)
de tip T 7473 (simulare,
exerci iu practic )
1/
Copetena 5
Re6ultatul
n#$$rii
Copetena 1
dentific
componenete
electronice
Copetena 2
Analizeaz
montaje cu
circuite integrate
digitale
(ea 7'
!ia de documentare ('
tip +
,cti#itatea de n#$ are 74:41
Circuite basculante bistabile de
tip D (transformare)
Semnalul de ie ire al unui
bistabil de tip D (re#olvare de
pro$leme)
de tip D 7474 (simulare,
exerci iu practic!
Versatilitatea bistabililor J-K
(transformare)
(ea 7'
!ia de documentare ((
%re#entare general a
numrtoarelor electronice
Prezentare general a
(aide0memoire, organi#ator
grafic)
Caracteristici ale
(documentare)
(ea 7'
!ia de documentare ()
3umrtoare asincrone
,cti#itatea de n#$ are 74<41
Numrtor asincron modulo 16
(reconstrucie, simulare)
,cti#itatea de n#$ are 74<42
Numrtoare asincrone cu CBB
J-K (simulare)
(ea 7'
!ia de documentare (*
3umrtoare sincrone
,cti#itatea de n#$ are 74+41
Numrtor sincron modulo 16
(simulare)
Numrtor sincron reversibil
modulo 8 (transformare)
11
Copetena 5
Re6ultatul
n#$$rii
Numrtor sincron modulo 10
(transformare)
(ea 7'
!ia de documentare (#+
/egistre
Registre rezumat (cu$ul)
Registre i numrtoare
(pro$lemati#are)
Absolventul nvmntului liceal de nivel 3 cu specialitatea (e)nician de
telecounicaii trebuie s fie capabil s ndeplineasc sarcini cu caracter tehnic de
montaj, punere n funciune, ntreinere, exploatare i reparare a reelelor de
telecomunicaii, s utilizeze elementele de baz n tehnologia informaiei i
comunicaiilor.
Absolvenii vor fi capabili s testeze prototipurile, s conceap i s realizeze scheme
de montaj ale echipamentelor de telecomunicaii, s contribuie la estimarea cantitilor
i costurilor materiale, la estimarea forei de munc necesare. De asemenea,
absolvenii vor asigura controlul tehnic al instalaiilor, vor ntreine sistemele de
telecomunicaii n vederea funcionrii conform specificaiilor i reglementrilor.
12
&&4 Re3ur3e
Prezentul material de nvare cuprinde diferite tipuri de resurse care pot fi folosite
de elevi:
- fie de documentare
- activiti de nvare
- glosar de termeni specializa i
Elevii pot folosi att materialul prezent (n format printabil PDF) ct i varianta online.
13
(ea 7 Funcii lo8ice
Fi!a de docuentare 741 Fore de e=priare a funciilor lo8ice
Copetene'
dentific componente electronice
Analizeaz montaje cu circuite integrate digitale
O funcie lo8ic$ este definit de una sau mai multe variabile care nu pot lua
dect valorile "0 sau "1.
Funcia logic poate conine un numr variabil de termeni. Numrul maxim de termeni
N este egal cu 2
n
(unde n este numrul de variabile ale funciei). n aparatura digital
valorile logice "0 i "1 ale variabilelor funciei sunt reprezentate prin dou potenialuri
diferite.
a4 Repre6entarea funciilor lo8ice cu ta;el de ade#$r
Repre6entarea ta;elar$ cuprinde toate combinaiile posibile de variabile de
intrare i nregistreaz, n dreptul fiecreia, valoarea corespunztoare la ieire pentru
funcia f.
E=eplu: Pentru o funcie f oarecare cu trei variabile ,, 2, C tabelul de adevr poate fi:
, 2 2 f
0 0 0 0
0 0 1 1
0 1 0 0
1 0 0 0
0 1 1 1
1 0 1 1
1 1 0 0
1 1 1 0
Repre6entarea 3u; for$ canonic$ noral di3>uncti#$ utilizeaz o expresie
constnd din variabile conectate printr-un operator ,*D rezultnd termeni care vor fi
conectai cu operatori OR.
For$ canonic$ noral di3>uncti#$ ?f4c4n4d4@ este redat printr-o 3u$ de produ3e,
adic printr-un numr de termeni conectai printr-un operator ,*D reunii apoi printr-un
operator OR.
E=eplu'
( ) ABC C AB C B A C B A BC A C B A C B A C B A C B A f + + + + + + + = B B
Notnd
C B A
cu
/
P
,
C B A
cu
1
P
, etc., forma canonic normal disjunctiv se
poate rescrie astfel:
f?,A 2A C@B P
0
CP
1
C P
2
CP
3
CP
7
CP
9
CP
:
CP
7
Repre6entarea funciei lo8ice 3u; for$ canonic$ noral con>uncti#$
? f4c4n4c4@ folosete un produ3 de 3ueA obinut cu operatori ,*D care conecteaz
termeni legai prin operatori OR.
( )
( )( )( )( )( )( )( )( ) C B A C B A C B A C B A C B A C B A C B A C B A
C B A f
+ + + + + + + + + + + + + + + +
= B B
Notnd
( ) = + + C B A
S
0
,
( ) = + + C B A
S
1
etc., funcia se poate rescrie:
f?,A 2A C@B S
0
S
1
S
2
S
3
S
7
S
9
S
:
S
7
Repre6entarea prin dia8rae Deitc)-Earnau8)4 Diagramele Deitc)-Earnau8)
sunt o reprezentare grafic a formelor canonice. Diagrama Deitc)-Earnau8) const
dintr-o suprafa bidimensional de ptrate sau csue, fiecare ptrat/csu
corespunznd unui termen produs canonic.
O caracteristic a diagramelor Deitc)-Farnau8) este aceea c orice csu difer
de csua adiacent printr-o singur variabil.
Dou diagrame Deitc)-Earnau8) cu trei i patru variabile sunt prezentate mai jos. Sunt
opt, respectiv aisprezece combinaii a cte trei /patru variabile i fiecreia dintre aceste
combinaii i este alocat cte o csu n diagram.
10

Pentru a uura transcrierea unei funcii sub forma unei diagrame V-K este util s
se memoreze ordinea de completare a zonelor cu coeficienii termenilor canonici
respectivi.
Repre6entarea funciilor lo8ice 3u; for$ eleentar$
Spre deosebire de formele canonice prezentate mai sus, termenii forelor eleentare
nu conin toate variabilele de intrare.
Se poate ajunge de la o form de reprezentare canonic la una elementar prin
operaia numit inii6are.
Forele eleentare de exprimare a unei funcii ofer avantaje fa de formele
canonice la realizarea practic (implementare) a funciei deoarece numrul de circuite i
componente electronice implicat este mai mic.
E=eplu de scriere a unei funcii sub form elementar:
( ) C B B A C B A f + = B B
Pentru 4 variabile de intrare Pentru 3 variabile de intrare
16
,cti#itatea de n#$are 74141 Fore de e=priare a funciilor lo8ice
Copetena'
O;iecti#ul #i6at' Dup finalizarea acestei activiti, vei fi capabil
s recunoti diferitele forme de exprimare a funciilor logice
s utilizezi diferitele forme de exprimare a funciilor logice
Durata' 50 minute
(ipul acti#it$ii' peer learning ,metoda grupurilor de e-peri.
Coninutul acti#it$ii de n#$are' Forme de exprimare a funciilor logice
Enun'
Se d urmtoarea expresie logic sub form de tabel de adevr:
A = & f
/ / / 1
/ / 1 /
/ 1 / 1
/ 1 1 /
1 / / 1
1 / 1 /
1 1 / 1
1 1 1 /
. S se transforme funcia dat ca:
a) sum de produse (f.c.n.d.)
b) produs de sume (f.c.n.c.)
c) diagram Veitch-Karnaugh
. S se exprime urmtoarea diagram V-K sub form elementar.

,2
CD
00 01 11 10
00 1 0 0 1
01 1 1 0 1
11 0 1 1 1
10 1 0 1 1
Su8e3tii :
Se va consulta Fi a de documentare 4565
1#
Etapa 1
Clasa va fi mprit n 4 grupe
Timp de lucru pentru aceast etap: 19 inute
Fiecare grup va avea de rezolvat cte una dintre sarcinile .a, .b, .c, respectiv .
,utoe#aluare' dup 10 minute, fiecare grup se va autoevalua comparnd rezultatele
cu etalonul prezentat de profesor (Flip-chart, video-proiecie etc.)
Etapa 2
Clasa va fi reorganizat n grupe de minimum 4 persoane astfel nct s fie
reunii cte cel puin 1 dintre membrii grupurilor iniiale.
Timp de lucru pentru aceast etap: 20 inute
Enun'
Se d urmtoarea urmtoarea funcie logic
f
3
B P
9
CP
7
CP
+
CP
10
CP
11
CP
13
CP
17
S se transforme aceasta pentru a obine:
a) tabelul de adevr
b) un produs de sume (f.c.n.c.)
c) o diagram Veitch-Karnaugh
E#aluare'
Feedback-ul acestei etape va fi obinut prin "turul galeriei, cnd produsele
muncii fiecrui grup vor fi agate pe perete i se vor ncuraja comentariile.

1:
,cti#itatea de n#$are 74142 (ipuri de repre6ent$ri ale funciilor lo8ice
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s recunoti i s utilizezi
diferitele forme de exprimare a funciilor logice
Durata' 10 minute
(ipul acti#it$ii' asociere
Su8e3tii'
Clasa poate fi organizat frontal
Enun'
Completeaz casetele cu denumirea corespunztoare fiecrei forme de reprezentare a
funciilor logice:

,2
CD
00 01 11 10
00 0 1 0 1
01 1 1 0 1
11 0 1 1 0
10 1 0 0 1
, 2 C f
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
a4 44444444444444444444444444444444444444444444
1%
1 0 1 0
1 1 0 1
1 1 1 0
f
4
= P
0
+P
1
+P
2
+P
6
+P
7
+P
8
f = S
0
S
3
S
6
S
11
S
12
S
13
S
14
f(A,B,C) = AB +BC +A
E#aluare'
Se poate realiza prin inter-evaluare, apoi prin confruntare cu rezolvarea etalon a
profesorului.
;4 44444444444444444444444444444444444444444444
c4 44444444444444444444444444444444444444444444
d4 44444444444444444444444444444444444444444444
e4 44444444444444444444444444444444444444444444
2/
,cti#itatea de n#$are 74143 &dentificarea forelor eleentare
Copetena'
O;iecti#ul #i6at' La sfr itul perioadei de lucru vei fi capabil
S discriminezi ntre formele elementare i formele canonice de reprezentare a
funciilor logice
Durata' 20 minute
(ipul acti#it$ii' asociere
Su8e3tii'
Clasa poate fi organizat n grupe de 3-4 elevi
Enun'
Studiaz cu atenie urmtoarele expresii de funcii logice i completeaz tabelul cu
informaiile necesare.
( ) B A B B A f + = B
1
( ) B A B A AB B A B A f + + + = B
2
( ) D C B B A C B A f + = B B
3
( ) C B A C B A BC A C AB C B A C B A C B A ABC C B A f + + + + + + + = B B
4
( ) B A B A D C B A f + + = B B
0
( ) BD D B f = B
6
( ) Y XZ Y X Z Y X f + + = B B
#
( ) YZ X XY Z X f + + = B
:
( ) X XYZ Z Y X f + = B B
%
( ) ( )( ) Y Y Z X XY Z Y X f + + = B B
1/
21
Fore eleentare Fore canonice ,lte fore
E#aluare'
Se poate realiza prin inter-evaluare ntre grupe, apoi evaluarea prin confruntare
cu rezolvarea etalon.
22
,cti#itatea de n#$are 74147 Con3truirea dia8raelor D-E
Copetena'
s construie ti diagrame V-K utiliznd forme canonice i elementare
Durata' 30 minute
(ipul acti#it$ii' transformare
Su8e3tii'
Enun'
Furnizeaz diagramele V-K asociate funciilor urmtoare:
( ) B A B A AB B A B A f + + + = B
1
( ) C B A C B A BC A C AB C B A C B A C B A ABC C B A f + + + + + + + = B B
2
( ) BD D B f = B
3
( ) Y XZ Y X Z Y X f + + = B B
4
( ) X XYZ Z Y X f + = B B
0
E#aluare'
Se poate realiza prin inter-evaluare ntre grupe, apoi evaluarea prin confruntare
cu rezolvarea etalon.
23
(ea 7 Funcii lo8ice
Fi!a de docuentare 742 "inii6area funciilor lo8ice
Copetene'
n practica designului circuitelor integrate digitale, dou dintre cele mai importante
aspecte le reprezint costul circuitului i fiabilitatea acestuia. De aceea, etapa de
proiectare este aceea n care se va lua decizia n legtur cu forma final a funciei
logice care va fi implementat.
Prin inii6are se nelege trecerea de la o form canonic la o form
elementar de exprimare a funciei, prin eliminarea unor variabile de intrare din termenii
funciei.
Scopul inii6$rii const n obinerea unei expresii a crei implementare va
costa mai puin sau care va opera mai rapid dect prin implementarea expresiei iniiale.
Una dintre cele mai rspndite metode de minimizare este aceea utiliznd dia8raele
Deitc)-Earnau8).
"inii6area prin dia8raele Deitc)-Earnau8) reprezint o metod vizual
simpl de identificare a termenilor care pot fi combinai.
(e)nica inii6$rii cu a>utorul dia8raelor Deitc)-Earnau8)'
. Se ncepe, de obicei, de la funcia exprimat ca sum de produse.
. Se marcheaz cu 1 csuele din diagrama Veitch-Karnaugh care corespund
termenilor din expresie; csuele rmase pot fi marcate fie cu zerouri pentru a
indica faptul c funcia va fi 0 n aceste situaii, fie vor rmne goale.
. Se grupeaz cele mai largi suprafee valide de 1 formate din csue adiacente
(pe orizontal sau vertical ); suprafeele pot conine un numr de csu e/ptrate
egal cu puteri ale lui 2.
24
V. Se consider a fi csue adiacente inclusiv cele de pe latura opus (sus/jos sau
stnga/dreapta), ntruct ele corespund termenilor care au doar o variabil
diferit.
V. Aceste suprafee maximale corespund termenilor elementari, iar reprezentarea
grafic este ilustrarea teoremei:
A B A B A = +
V. Forma elementar se obine ca o sum de produse, unind prin operatori S,U
?OR@ termenii elementari rezultai n urma etapei V.
E=eplu: S se minimizeze funcia
f = P
0
+P
2
+P
5
+P
7
+P
8
+P
9
+P
10
+P
11
+P
12
+P
14
folosind diagrama V-K .
REGO-D,RE'

AB
CD
00 01 11 10
00 1 1 1
01 1 1
11 1 1
10 1 1 1

Din nsumarea tuturor termenilor elementari rezult forma elementar urmtoare:
B A B A BD A f + + + =
Pentru construirea diagramei Karnaugh se poate porni i de la f.c.n.c., caz
n care suprafeele maximale vor fi date de csuele adiacente coninnd 0
logic.
at, de exemplu, transformarea unei diagrame V-K asociate unei funcii din f.c.n.d. n
f.c.n.c.
A
B
B A
BD A
A
20
AB
CD
00 01 11 10 B
CD
00 01 11 10
00 1 1 00 0 0
01 1 1 1 01 0
11 1 1 11 0 0
10 1 1 10 0 0
f.c.n.d. f.c.n.c.
Tehnica acestei transformri este de a ncercui suprafee maximale formate din csue
adiacente coninnd 0, n loc de 1.
26
,cti#itatea de n#$are 74241 O;inerea forelor eleentare
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s reprezin i o funcie logic sub
form elementar pornind de la reprezentarea cu diagram V-K
Durata' 30 minute
(ipul acti#it$ii' transformare/ asociere
Su8e3tii'
Coninutul acti#it$ii de n#$are' Minimizarea funciilor logice
Enun'
Asociaz fiecare diagram V-K formei elementare creia i corespunde:
a) b)
A B
C D
00 01 11 10
00 0 1 1 1
01 1 1 1 0
11 0 0 1 0
10 0 1 1 0
c) d)
A B
C D
00 01 11 10
00 1 0 0 0
01 1 1 1 0
11 1 0 0 0
10 1 0 0 0
A B
C D
00 01 11 10
00 1 1 1 1
01 1 0 0 1
11 1 0 0 1
10 1 1 1 1
A B
C D
00 01 11 10
00 0 0 0 0
01 0 1 1 0
11 0 1 1 0
10 0 0 0 0
2#
D C A D C A B A AB f + + + =
1
D C B B A f + =
2
B A B A D f + + =
3
BD f =
4
E#aluare'
Se poate realiza prin inter-evaluare, apoi evaluarea prin confruntare cu
rezolvarea etalon.

2:
,cti#itatea de n#$are 74242 Or8ani6ator 8rafic al inii6$rii
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s structurezi informaia
referitoare la minimizarea funciilor logice
Durata' 20 minute
(ipul acti#it$ii' rezumat/ organizator grafic
Su8e3tii'
Enun'
Studiaz !ia de documentare "$ i rezum informaia esenial ntr-o form grafic
pe care o consideri adecvat ( de exemplu utiliznd dreptunghiuri, cercuri, triunghiuri
etc.).
E#aluare'
Se va realiza o inter-evaluare ntre grupele de elevi.
2%
,cti#itatea de n#$are 74243 Etapele inii6$rii
HHH
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s utilizezi tehnici de lucru n
echip pentru a deduce modul de minimizare a circuitelor logice.
Durata' 35 minute
(ipul acti#it$ii' simulare/ peer learning
Su8e3tii'
Clasa poate fi organizat n 4 grupe
***
Se recomand a se efectua aceast activitate pentru recapitulare, dup
studierea Fi elor de documentare 4575, 8565 i 8585
Enun'
1rupa 14
Se d urmtoarea funcie logic:
C B A BC A C B A C AB f + + + =
S se realizeze tabelul de adevr corespunztor.
1rupa 24
Se d urmtoarea funcie logic:
C B A BC A C B A C AB f + + + =
Poziionai termenii funciei n diagrama V-K.
1rupa 34
Se d o funcie logic avnd urmtoarea diagram Veitch-Karnaugh:
S se minimizeze funcia logic.
1rupa 74
Se d urmtoarea expresie minim a unei funcii logice:
C 0
C 1
A B AB AB AB
0 0 01 11 10
0 1 1 0

1 1 0 0
3/
B A C B C A f + + =
S se prelucreze funcia de mai sus pentru a putea fi implementat doar cu pori logice
NAND.
Su8e3tii'
Dup 20 minute, grupele se vor ntlni n plen. Se vor expune pe perete/tabl
rezultatele obinute de ei, n ordinea strict a numerotrii grupelor.
Ce conclu6ie tra8eiI
E#aluare'
Se va realiza o inter-evaluare ntre elevi, la care se va puncta:
ncadrarea n timp pentru finalizarea sarcinii de lucru
Corectitudinea soluiei furnizate
Aportul adus n cadrul discuiei n plen
31
(ea 9 Pori lo8ice
Fi!a de docuentare 941 (ipuri de pori lo8ice
Copetene'
O poart$ lo8ic$ este un circuit electronic cu una sau mai multe intrri i o singur
ieire.
Poarta logic accept pe fiecare intrare una din dou tensiuni i genereaz la ieire
una din dou tensiuni.
n acest sens, ne referim uneori la tensiunile porilor logice ca la un ni#el lo8ic
de tensiune Jnalt$K (SUS sau L&1L) i, respectiv, un nivel logic de tensiune
J>oa3$K (MOS sau -ON).
Algebra boolean folosete trei operatori fundamentali cu care pot fi definite toate
funciile logice ce pot fi ndeplinite de porile logice, i anume:
*U ? 9ngle#' *O( ) - negare, inversare
O& ? 9ngle#' ,*D)
S,U ? 9ngle#: OR)
Toate funciile care se obin cu ajutorul acestor operatori sunt implementate de circuite
numite pori lo8ice.
14 Poarta *U ?*O(@
Porile logice opereaz, dup cum s-a artat mai sus, cu semnale de intrare numite
#aria;ile lo8ice, adic variabile care pot fi sau adevrate, sau false (1 sau 0).
De multe ori, se dorete ca, n timpul funcionrii dispozitivelor electronice, o
variabil s fie modificat, de exemplu din 1 n 0 sau din 0 n 1. Aceasta este chiar
operaia fundamental *UA realizat de poarta *U ?*O(@.
Tabelul de adevr, simbolul de circuit i expresia boolean corespunztoare unei pori
*U ?*O(@ sunt:
32

Cnd intrarea este 010 ieirea este MOS i invers5
$ 2oarta 3I ,A45.
n proiectarea unui sistem digital se dorete, uneori, stabilirea momentului n care dou
semnale logice preiau simultan valoarea logic 1.
n aplicaii cu semnale de control, exist multe situaii n care trebuie dat o
comand dac mai multe condiii sau evenimente coexist. Este exact ceea ce fac
operatorul i poarta O& ?,*D@4
O& sunt prezentate mai jos:
C B A f =

Cnd toate intrrile sunt SUS ieirea este SUS4
, f
0 1
1 0
, 2 C f
0 0 0 0
0 0 1 0
0 1 1 0
0 1 0 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
,
A f =
,
2
C
(a;elul 3
(a;elul 2
Fi8ura 7
Fi8ura 9
33
34 Poarta S,U ?OR@
Aceast poart semnaleaz prezena, n mod obinuit, a cel puin unui eveniment,
lucru indicat prin asocierea variabilei 1. Operaia S,U i poarta S,U corespunztoare
modeleaz astfel de situaii.
S,U cu trei intrri vor fi:
, 2 C f
0 0 0 0
0 0 1 1
0 1 1 1
0 1 0 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

Pentru orice intrare SUS ieirea va fi SUS
74 Poarta O&-*U ?*,*D@
Pentru a implementa funciile O&, S,U i *U, ca dealtfel orice expresie boolean,
se pot folosi pori uni#er3ale. Una dintre acestea este poarta O&-*U ?*,*D@.
Tabelul de adevr, simbolul de circuit i expresia boolean pentru o poart O&-*U
?*,*D@ cu trei intrri sunt:
, 2 C f
0 0 0 1
0 0 1 1
0 1 0 1
1 0 0 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
,
2
C
C B A f + + =
,
2
C
C B A f =
(a;elul 7
Fi8ura :
34

Orice intrare MOS va produce ieirea SUS4
94 Poarta S,U-*U ?*OR@
O alt poart$ uni#er3al$ este poarta S,U-*U ?*OR@. Pentru o poart S,U-*U
?*OR@ cu trei intrriA tabelul de adevr, expresia boolean i simbolul de circuit sunt:

Orice intrare SUS produce ieirea MOS
Orice poart care realizeaz operaia *OR n logic pozitiv, realizeaz operaia
*,*D n logic negativ i invers.
:4 Poarta S,U EPC-US&D ?POR@
, 2 C f
0 0 0 1
0 0 1 0
0 1 0 0
1 0 0 0
0 1 1 0
1 0 1 0
1 1 0 0
1 1 1 0
,
2
C
C B A f + + =
(a;elul :
(a;elul 9
Fi8ura 7
Fi8ura <
30
eirea porii S,U EPC-US&D (EPC-US&DE OR) este n starea "1 atunci i numai
atunci cnd o singur intrare este n starea "1.
Pentru o poart S,U EPC-US&D cu dou intrri simbolul, funcia boolean i tabelul de
adevr sunt cele de mai jos:

Aceast poart poate fi privit i ca o combinaie de pori O& i S,U4
, 2 f
0 0 0
0 1 1
1 0 1
1 1 0
,
2
B A f =
(a;elul 7
Fi8ura +
36
,cti#itatea de n#$are 94141 Principiul de func ionare al por ilor lo8ice
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activit i vei fi capabil s identifici principiul de
funcionare al diverselor pori logice.
Durata' 10 minute
(ipul acti#it$ii' decizii/ decizii
Su8e3tii'
Clasa va fi organizat n perechi
Se vor utiliza cartona e avnd nscrise simboluri de por i logice i enun uri
reprezentnd principiul de func ionare.
Coninutul acti#it$ii de n#$are' Por i logice
Enun'
Plaseaz cartonaele cu simbolul porilor logice n coloana stng, iar pe cele cu
exemplificarea funcionrii porilor logice n coloana dreapt.
Fiecrui cartona-simbol i corespunde un singur cartona-funcionare!
Funcionare
Simbolul
porilor logice
3#
Cartonae cu pori logice: AND, OR, NOT, XOR.
Cartonae cu funcionare:
Cnd A este 1 i B este 1, ieirea este 0.
Cnd A este 1, ieirea este 0.
E#aluare'
Se va efectua o inter-evaluare ntre dou perechi alturate.
3:
,cti#itatea de n#$are 94142 ,cti#itate practic$ - Por i lo8ice
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activit i vei fi capabil s lucrezi practic cu pori
logice integrate.
Durata' 50 minute
(ipul acti#it$ii' e-erci iu practic
Su8e3tii'
Clasa va fi organizat n 6 echipe
Dup 20 minute se va realiza internv area, fiecare echip prezentnd clasei
(cte 4-5 minute) rezultatele lucrrii efectuate.
Enun'
Ec)ipa 1
a. S se verifice tabelul de adevr pentru o poart S (AND) cu dou intrri.
b. Conectai n ieirea porii dou LED-uri pentru a semnala starea logic, prin
aprindere:
LED
1
"1 logic
LED
2
"0 logic
c. Desenai schema electric.
d. Completai tabelul de adevr.
e. Notai starea LED-urilor.
f. Observai efectul lsrii n gol a intrrilor.
3%
Ec)ipa 2
a. S se verifice tabelul de adevr pentru o poart SAU (OR) cu dou intrri.
b. Conectai n ieirea porii dou LED-uri pentru a semnala starea logic a ieirii,
prin aprindere:
LED
1
"1 logic
LED
2
"0 logic
f. Observai efectul lsrii n gol a intrrilor.
Ec)ipa 3
a. S se verifice tabelul de adevr pentru o poart NU (NOT) cu dou intrri.
b. Conectai la ieirea inversorului dou LED-uri pentru a semnala starea logic a
ieirii, prin aprindere:
LED
1
"1 logic
LED
2
"0 logic
'cc
A57
#4/:
'cc
A57
#432
4/
f. Desenai schema electric i verificai funcionarea unui buffer.
Ec)ipa 7
a. S se verifice tabelul de adevr pentru o poart SNU (NAND) cu dou intrri.
b. Conectai la ieirea porii dou LED-uri pentru a semnala starea logic, prin
aprindere:
LED
1
"1 logic
LED
2
"0 logic
Ec)ipa 9
a. S se verifice tabelul de adevr pentru o poart SAU NU (NOR) cu dou intrri.
'cc
A57
#4/4
'cc
A57
#4//
41
aprindere:
LED
1
"1 logic
LED
2
"0 logic
Ec)ipa :
a. S se verifice tabelul de adevr pentru o poart SAU EXCLUSV (XOR) cu
dou intrri.
aprindere:
LED
1
"1 logic
LED
2
"0 logic
'cc
A57
#4/2
'cc
A57
#4:6
42
E#aluare' Se va realiza o inter-evaluare ntre echipe.
,cti#itatea de n#$are 94143 Derificarea func ion$rii por ilor lo8ice 3iple
Copetena'
O;iecti#ul #i6at' Aceast acticitate te va ajuta:
S identifici diverse tipuri de circuite electronice digitale
S precizezi funcionarea tipurilor de circuite studiate
Durata' 30 minute
(ipul acti#it$ii' transformare
6nun7
Fiecare echip primete ca sarcin prezentarea uneia dintre porile logice studiate.
Echipele au la dispoziie seturi de cartonae cu diverse tabele de adevr, seturi de
cartonae cu simboluri de pori logice i alte seturi coninnd scheme de circuit cu
ntreruptoare i LED-uri care simuleaz funcionarea porilor logice.
a5 ;tili#ai un catalog de circuite integrate pentru a verifica concordana dintre
ta$elul de adevr ales i sim$olul porii logice pe care o avei de pre#entat5
$5 (criei un scurt paragraf n care s sinteti#ai informaiile pe care le0ai dedus prin
asocierea dintre cartonaul0sim$ol cu cartonaul0ta$el i, respectiv, cartonaul ,
simulare5
Su8e3tii'
Clasa va fi organizat n 3 echipe
Elevii aleg acele cartonae care corespund tipului de poart pe care o au de
prezentat i vor trece apoi la redactarea paragrafului.
La sfritul perioadei de lucru, reprezentanii echipelor vor veni n faa clasei i
vor prezenta, oral, paragraful-rezumat pe care l-au realizat.
43
Se vor afia pe tabl, flip-chart sau pe perete asocierile obinute ntre cele trei
seturi de cartonae.
E#aluare' Se va realiza o inter-evaluare ntre echipe avndu-se n vedere '
asocierile de realizat' simbol Qtabel de adevr Qcircuit de simulare
utilizarea catalogului de produse
prezentarea porii logice
44
,cti#itatea de n#$are 94147 Siularea func iilor lo8ice cu eleente
3iple de circuit
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s argumentezi utilizarea unei
por i logice simple
Durata' 30 minute
(ipul acti#it$ii' cu8ul/ transformare
6nun:
Se d urmtoarea diagram de circuit:
Folose te un cub pe care l rostogole ti pe mas. Cubul are nscrise pe fiecare dintre
feele sale +escrie, Compar, <nali#ea#, <socia#, <plic, <rgumentea#5
Semnifica ia cerinelelor de pe feele cubului este urmtoarea:
De3crie' Descrie elementele componente ale schemei din figur.
Copar$: Compar funcionarea schemei cu aceea a schemei care ar conine un
singur ntreruptor.
,nali6ea6$: Analizeaz funcionarea circuitului cnd cele dou ntreruptoare sunt
n paralel ntre ele i legate n serie cu becul.
,3ocia6$: Asociaz schemei date un tabel de adevr.
,plic$' Sugereaz o aplica ie pentru un astfel de circuit.
40
,r8uentea6$' Argumenteaz de ce funcionarea acestui circuit este similar cu a
porii logice O&.
Su8e3tii'
Clasa va fi mpr it n 6 echipe.
Reprezentantul echipei va rostogoli cubul. Echipa sa va explora tema din
perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul
pe o foaie de flip-chart.
E#aluare'
Dup 10 minute, echipele se reunesc n plen i vor mprti clasei rezultatul
analizei. (cte 8 minute pentru fiecare echip)
Se va afia pe tabl, flip-chart sau pe perete rezultatele ntregii discuii.
Se va ncuraja o inter-evaluare ntre echipe.
46
Fi!a de docuentare 942 Paraetrii electrici ?&@
Copetene'
Circuitele lo8ice sunt realizate din tranzistoare, diode i rezistoare sub form de
circuite integrate. Practic, se utilizeaz tehnologia circuitelor semiconductoare integrate
care presupune nglobarea, ntr-o singur capsul, a mai multor pori.
Se utilizeaz termenul de integrare pe scar mic SS& (9ngle#: Sall Scale
&nte8ration) atunci cnd numrul de pori pe capsul este mic (de obicei sub12). Pentru
un numr de pori pe capsul pn la 100 se utilizeaz termenul de integrare pe scar
medie "S& (9ngle#: "ediu Scale &nte8ration ), pentru circuite logice cu 100 pn la
1000 de pori pe capsul se folosete denumirea de ntegrare pe scar larg -S&
(9ngle#: -ar8e Scale &nte8ration), iar pentru un numr de mii de pori pe capsul, se
folosete termenul de ntegrare pe scar foarte larg D-S& 9ngle#: DerR -ar8e Scale
&nte8ration).
Porile tip ((-4 Prima familie de pori integrate, nc utilizat, care a reprezentat
un succes tehnologic a fost familia numit ((- (9ngle#: Transistor Transistor Logic,
/omn: Logic tip tranzistor-tranzistor). Numrul de pori pe capsul specific acestei
tehologii este mic, de obicei ntre 2 i 100.
Familia TTL este una dintre cele mai populare familii; logica TTL asigur
realizarea unor circuite destul de complexe pe un acelai cip (9ngl: chip; $ucat mic
de semiconductor pe care se formea# simultan componentele unui circuit integrat).
Porile tip "OS4 Porile tip etal o=id 3iliciu (9ngle#: etal o=ide 3ilicon) au
nlocuit porile TTL n multe situaii practice i sunt utilizate n circuitele integrate pe
scar foarte larg datorit consumului de putere mult mai mic.
Un tranzistor "OS are trei "terminale, terminalul surs (9ngle#: source@,
terminalul dren (9ngle#: drain@, i terminalul poart (9ngle#: gate). Se pot utiliza
att tranzistoare cu canal n ct i tranzistoare cu canal p.
Cu ajutorul tranzistoarelor "OSA care nlocuiesc tranzistoarele bipolare, se poate
obine o densitate mare de integrare.
4#
Timpii de comutare pot fi mbuntii prin utilizarea C"OS ?CO"P-E"E*(,RS
"OS @, tehnologie n care sunt utilizate ambele tipuri de tranzistoare MOS
ntegratele C"OS au nglobat i o reea de protecie contra descrcrilor
electrostatice care pot aprea ntre dou terminale ale circuitului, pentru a se
mpiedica strpungerea oxidului de poart al tranzistoarelor pentru descrcri
electrostatice de pn la 1kV.
Toate circuitele "OS vor fi introduse n ambalaje antistatice i conductive.
Stocarea sau transportul vor fi fcute n ambalajele livrate de fabricant sau cu
terminalele "cufundate" n materiale spongioase conductive.
Este recomandat legarea la mas a tuturor echipamentelor de manipulare.
Suprafeele de lucru utilizate trebuie s fie conductive. Cei care lucreaz cu
circuite C"OS vor purta la ncheietura minii un fir conductiv nseriat cu o
rezisten de 1 M, conectat la mas.
n continuare vor fi stabilite cteva con#enii care vor fi utilizate n studiul circuitelor
integrate digitale.
Notm cu & - input (intrare)
O - output (ieire)
Lucrnd n logica pozitiv, n care atribuim zero logic celui mai sczut nivel de
tensiune i unu logic celui mai ridicat nivel de tensiune, considerm:
- - LOW LEVEL ("0")
L - HGH LEVEL ("1")
D
CC
- tensiunea de alimentare (la circuitele TTL);
1*D - GROUND (punct de mas);
D
DD
A D
SS
- tensiuni de alimentare la circuitele CMOS;
*C - neconectat.
Definim ca tranziie pozitiv a unui semnal trecerea (frontul) semnalului din nivel logic
jos n nivel logic sus, iar tranziie negativ, din nivel logic sus n nivel logic jos.
Dac acionarea se face pe front, aceasta se marcheaz

Acionarea pe palier se noteaz cu valoarea logic corespunztoare.
.
Fi8ura 10
4:
Simbolul " " pe o intrare indic nivelul activ jos (intrarea acioneaz pe nivelul de
"0" logic).
*i#elurile de ten3iune lo8ice !i curenii core3pun6$tori
Dispozitivele logice necesit, la intrare, un nivel minim de tensiune pentru a nregistra
un 1 logic, i un nivel maxim de tensiune pentru a nregistra 0 logic.
D
&L
nivelul de tensiune de intrare n starea "1" (SUS)
D
&L
este tensiunea necesar pentru a genera un 1 logic sau SUS la intrarea porii.
Dac tensiunea este sub aceast valoare, ea nu va fi recunoscut drept 1 logic.
Pentru seria 7400, toate tensiunile peste 2V vor fi tratate drept tensiuni de intrare de
nivel SUS (1 logic).
D
OL
- nivelul de tensiune de ieire n starea "1" (SUS)
D
OL
este tensiunea prezent la ieirea unei pori, cnd ieirea este n 1 logic.
Valoarea minim a acestei tensiuni trebuie s fie specificat.
D
&-
- nivelul de tensiune de intrare n starea "0" (MOS)
D
&-
este tensiunea necesar pentru a genera un 0 logic sau un nivel MOS la intrarea
porii. Dac tensiunea este mai mare dect aceast valoare, ea nu va fi recunoscut
drept nivel MOS. Pentru un ((-, orice tensiune sub 0,8V va fi recunoscut drept nivel
MOS al tensiunii de intrare.
D
O-
- nivelul de tensiune de ieire n starea "0" (MOS)
D
O-
este tensiunea prezent la ieirea unei pori atunci cnd ieirea se afl n 0
logic. Aceast tensiune are, de asemenea, valori maxime specificate.
EPE"P-U'
Pentru o poart *UA reprezentarea nivelurilor de tensiune la ieire i la intrare
este urmtoarea:
Pentru circuitele ((-, 1 logic este reprezentat de o tensiune nominal de 3,4V,
dei ea poate lua valori ntre 2,4V i 5V. Asociem adesea lui 1 logic valoarea de
+5V. Tensiunea de alimentare a circuitelor ((- este tot de +5V.
Un 0 logic este reprezentat de 0,2V nominal, dar poate fi generat cu valori ntre
0V i 0,4V. n general, asociem lui 0 logic valoarea de 0V.
&
OL
reprezint curentul la ieirea porii asociat unui 1 logic la ie!irea acesteia.
V
OH
V
H
V
OL
V
L
Fi8ura 11
4%
&
O-
reprezint curentul la ieirea porii asociat unui 0 logic la ie!irea acesteia.
&
&L
reprezint curentul de intrare n poart asociat unui 1 logic la intrarea acesteia.
&
&-
reprezint curentul de intrare n poart asociat unui 0 logic la intrarea acesteia.
Valorile de tensiune i curent trebuie s asigure compatibilitatea ntre circuite
(ieirea unei pori s fie recunoscut de intrarea urmtoarei pori care trebuie
comandat ).
Variaiile produse de toleranele componentelor realizate practic, ct i cele
datorate distorsiunilor i zgomotului, fac ca situaia ideal a dou niveluri unice
de tensiune, corespunztoare celor dou valori logice, s fie imposibil de obinut
practic.
Pentru a se putea distinge ntre cele dou stri, trebuie prevzut o regiune
intermediar, interzis valorilor posibile ale tensiunii, iar informaia va fi
reprezentat practic prin domenii sau benzi de tensiune.
n figura de mai jos sunt definite, ca exemplu, caracteristicile nivelurilor logice ieire-
intrare pentru circuite CMOS i TTL standard.
C,R,C(ER&S(&C& DE C,R,C(ER&S(&C& DE
&*(R,RE &EO&RE
(V)
T1T lo8ic ie!ire
T1T lo8ic intrare
RE1&U*E
&*(ER"ED&,R/
RE1&U*E
&*(ER"ED&,R/
T0T lo8ic ie!ire T0T lo8ic intrare
a4 Circuite C"OS
9D D
CC
?D@
9
D
DD

4,99
3A9
1A9
0A01
0
D
OL
D
&L in
D
&- a=
D
O-
D
SS
D ?D@
0
0,4
0A<
2
2A7
D
O- a=
D
&- a=
D
&L in
D
OL in
0/
;4 Circuite ((- 3tandard
Fi8ura 124 Caracteri3ticile ni#elurilor lo8ice ie!ire % intrare
01
,cti#itatea de n#$are 94241 Circuite C"OS
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activit i vei fi capabil s identifici
caracteristici ale diverselor tipuri de circuite electronice digitale
Durata' 19 inute
(ipul acti#it$ii' or8ani6ator 8rafic ?dia8raa Denn@
Su8e3tii'
Clasa va fi organizat n echipe de 4-5 elevi
Coninutul acti#it$ii de n#$are' Parametrii electrici ai por ilor logice
Enun'
Consult Fi a de documentare 856 pentru a construi o diagram Venn ca mai jos care
s con in enun urile urmtoare:
1. Tehnologia de fabrica ie con ine att tranzistoare MOS tip n ct i p.
2. Tehnologia de fabrica ie folose te tranzistoare cu 3 terminale, tip n sau p.
3. Tehnologia de fabrica ie folose te tranzistoare bipolare.
4. Permit o densitate mare de integrare.
5. Lucrul cu aceste circuite impune ata area unui fir conductiv la ncheietura minii.
6. Realizeaz timpi de comuta ie superiori.
7. O intrare neutilizat i neconectat preia automat valoarea HGH.
8. Trebuie introduse n ambalaje antistatice i conductive.
9. Stocarea sau transportul lor se face n ambalajul original sau cu terminalele
cufundate n material spongios conductiv.
10. Au avantajul unui consum mai mic de putere fa de circuitele TTL.
11. ntegratele au nglobat i o reea de protecie contra descrcrilor electrostatice.
02
Recoand$ri 3uplientare'
Elevii vor nscrie n interiorul fiecrei suprafe e enun urile adevrate referitoare
la tema respectiv.
vor prezenta diagrama Venn pe care au realizat-o. Se vor compara diagramele
grupelor i se va argumenta, n cazul contestrii de ctre ceilal i elevi.
E#aluare'
Se va realiza o inter-evaluare ntre echipe.
03
,cti#itatea de n#$are 94242 *i#elurile lo8ice de intrare i de ie ire ale
por ilor lo8ice
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activit i vei fi capabil s utilizezi corect nota iile
referitoare la parametrii de intrare i de ie ire ai por ilor logice.
Durata' 19 inute
(ipul acti#it$ii' Potri#ire
Su8e3tii'
Clasa va fi organizat n perechi sau se poate lucra individual.
Enun'
n prima linie a tabelului de mai jos sunt nscrise nota ii corespunztoare parametrilor
de intrare i ie ire ai unei por i logice . ntrodu aceste nota ii n coloana , astfel nct
fiecreia sa i corespund o explica ie n coloana 2.
E#aluare' Se va realiza o inter-evaluare ntre colegi.
04
,cti#itatea de n#$are 94243 ,cti#itate de 3inte6$ % Por i lo8ice
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activit i vei fi capabil s utilizezi n situa ii concrete
no iunile discutate n cadrul temei 92or i logice:
Durata' 39 inute
(ipul acti#it$ii' Re6ol#are de pro;lee
Su8e3tii'
Clasa va fi organizat pe echipe
Enun'
Se d schema logic din figur:
i nivelurile de ieire TTL:
U
0L
=0,4V
U
0H
=3,4V
Caracteristica diodei electroluminiscente este urmtoarea:
a)S se determine valoarea rezistenei R astfel ca LED-ul s funcioneze n punctul
static de funcionare M;
b)S se completeze tabelul de adevr al ie irii (LED-ul) pentru schema din figur f = f
(A,B,C), indicndu-se strile pentru care LED-ul se aprinde;
c)S se nlocuiasc circuitul logic din figur cu o singur poart.
C #4//
C #4//
C #4/2
R
9-7
D0'
A
=
&
I
1/mA
1B6'
* 12F
;
00
Fi!a de docuentare 943 Paraetrii electrici ?&&@
Copetene'
&unitatea la 68oot
Pot exista mici variaii ntre nivelul de tensiune nominal declarat la diverse
circuite pentru 0 logic i 1 logic. Tensiuni cobornd pn la 2V vor fi recunoscute ca 1
logic, iar tensiuni urcnd pn la 0,8V vor fi recunoscute ca 0 logic, permind prezena
n sistem a unui "zgomot electric strin.
G8oot este un termen utilizat pentru a descrie semnalele electrice nedorite ce
iau natere pe cablurile unui sistem. Provine din operaia de comutare normal a
porilor logice, care poate genera interferen n circuitele nvecinate i pe linii, att prin
radiaie electromagnetic, ct i prin variaiile surselor de alimentare asociate.
"ar8inea sau ar>a de 68oot este nivelul de tensiune prezent ca zgomot
electric care poate fi tolerat n sistem. El se exprim prin tensiunea de zgomot permis
care poate fi adunat sau sczut dintr-un semnal logic generat, astfel nct semnalul
logic s fie nc recunoscut la intrare ca nivel logic.
n TTL, marjele de zgomot, att la nivel logic 0 ct i la nivel logic 1, sunt de +0,4V.
Aceste marje de zgomot sunt aplicabile 68ootului continuu de >oa3$ frec#en$
(ar>e sau ar8ini de 68oot de curent continuu).
Comportarea circuitelor logice sub influena 68ootului di3continuu sau de
foarte nalt$ frec#en$ poate fi, ns, considerabil diferit de cea manifestat n cazul
zgomotului de joas frecven.
Zgomotele ntlnite n sistemele logice pot fi :
zgomote externe (induse n sistem de mediul nconjurtor);
zgomote n linia de alimentare (cuplate prin distribuirea n sistemul logic a alimentrii
n curent continuu i / sau curent alternativ);
zgomote n linia de mas (induse n linia de mas din cauza buclelor de mas
realizate necorespunztor);
06
zgomote de diafonie (induse n liniile de semnal de ctre liniile de semnal adiacente);
zgomote de la liniile de transmisie neadaptate, care determin apariia reflexiilor
(reflexii n liniile de transmisie).
Zgomotul este foarte greu de analizat. El este, de cele mai multe ori, o combinaie
aleatorie a mai multora dintre tipurile de zgomot menionate mai sus.
munitatea la zgomot a unei familii de circuite integrate este n strns legtur
cu frecvena maxim de lucru. Micorarea timpului de rspuns al logicii determin
micorarea imunitii la zgomot.
Puterea
n cataloagele de produse intereseaz n mod deosebit parametrul numit putere
disipat.
P
d
(puterea disipat) este definit ca fiind puterea absorbit de la sursa de
alimentare de o poart, la un factor de umplere de 50% i o frecven suficient de joas.
Cu ct crete complexitatea C, disiparea de putere pe poart trebuie s scad
(n direct legtur cu cantitatea de cldur ce poate fi disipat n jonciunea
semiconductorului).
Puterea consumat de porile logice depinde de starea intrrilor i ieirilor, adic
de valorile logice pe care acestea le preiau.
De asemenea, puterea consumat variaz de la o familie de circuite integrate la
alta. Circuitele integrate mai rapide vor consuma, de regul, mai mult putere
dect cele lente, dat tehnologia modern a condus la performana realizrii de
circuite integrate digitale care consum foarte puin, fiind, n acelai timp, extrem
de rapide.
Astfel, n cazul porilor TTL standard P
d
este de 10mW/poart; la circuitele
CMOS P
d
este de 1mW/poart.
(en3iunea de alientare
Circuitele CMOS se pot alimenta cu tensiuni V
DD
avnd valori ntre 3V i 15V, sau
ntre 3V i 18V, depinznd de tipul acestora.
0#
Comparativ, circuitele TTL standard accept numai tensiuni de alimentare situate
ntre minim 4,75V i maxim 5,25V. (Valorile de tensiune se msoar fa de mas, dac
nu este altfel specificat.)
Att n cazul valorilor limit absolute ct i n cazul condiiilor de funcionare
recomandate, toate valorile de tensiune n cazul circuitelor CMOS sunt msurate n
raport cu potenialul terminalului V
SS
.
Dite6a
Viteza dispozitivelor logice este dat de ntUr6ierea de propa8are, sau tipul de
propa8are prin poart$.
0ntUr6ierea de propa8are este definit ca timpul necesar ca un digit binar s fie
propagat de la intrare la ieire.

Fi8ura 13 0ntUr6ierea de propa8are
Fan-out5Fan-in
Dispozitivele logice necesit curent electric la intrare pentru funcionare, acesta
depinznd de nivelul logic necesar i de tipul dispozitivului.
La ieirea porii, ele furnizeaz curent electric, care este, de asemenea,
dependent de nivelul logic al ieirii i de tipul dispozitivului.
De multe ori, ieirea unei pori logice este intrare pentru o alt poart logic din
aceeai familie. Dac ieirea unei pori poate furniza, n cele mai defavorabile condiii,
suficient curent pentru a comanda maximum zece intrri, se spune c are un fan-out
egal cu 10.
F,* - &* se definete ca numrul maxim de ieiri ce pot fi conectate n paralel la o
intrare. F,* - OU( se definete ca numrul maxim de intrri ce pot fi conectate la o
ieire. F,* - OU( B &
0
5 &
&

,#anta>ele utili6$rii C& tip C"OS fa$ de circuitele inte8rate ((- 3unt'
t
d
t
d
0:
Problemele termice practic nu exist (dect dac circuitele CMOS lucreaz la
frecvene apropiate de frecvena lor maxim i la tensiuni de alimentare mai mari
de 10V);
decuplarea sursei de alimentare a circuitelor CMOS presupune utilizarea unui
singur condensator pe plac (n cazul circuitelor TTL fiind necesar decuplarea
la alimentarea fiecrui circuit);
pentru circuitele CMOS, deoarece curenii de alimentare sunt foarte mici, nu sunt
necesare precauii speciale (ca n cazul circuitelor TTL ), legate de lungimea i
grosimea traseelor;
tensiunea de alimentare nu mai are valori att de restrictive, ca n cazul
circuitelor TTL.
marginea de zgomot este de 1,5V, fa de 0,4V la circuitele TTL;
consumul de putere este redus;
viteza de lucru este mare.
la nivel de sistem, schemele realizate cu circuitele CMOS sunt mai ieftine.
n scopul formrii unei imagini de ansamblu asupra performanelor familiilor de circuite
logice studiate, prezentm tabelele orientative de mai jos:
(a;elul < Performan e ale seriilor 4000 i 74xx
Seria 5
(e)nolo8ia
Seria 70005
C"OS
Seria 77LC5
C"OS de
are #ite6$
Seria 77LC(5
C"OS de are #ite6$
copati;il cu ((-
Seria 77-S5
((- Sc)ottFR de ic$
putere
,lientarea 3 - 15V 2 - 6V 5V 0.5V 5V 0.25V
&ntr$ri
mpedan de valori mari. ntrrile neutilizate
se vor conecta la +Vss sau 0V.
n mod normal intrrile nu pot fi comandate
satisfctor de ie iri 74LS.
mpedan e foarte mari.
ntrrile neutilizate se vor
conecta la +Vss sau 0V.
Sunt compatibile cu ie iri
74LS (TTL).
ntrrile neconectate preiau
valoarea 1 (HGH).
Pentru a le men ine n 0
logic ele trebuie s furnizeze
1mA la ie ire.
Fan-out
O ie ire poate comanda pn la
50 intrri CMOS, 74HC sau
74HCT, ns doar o intrare
74LS.
O ie ire poate comanda pn la 50
intrri CMOS, 74HC sau 74HCT, ns
doar 10 intrri 74LS.
O ie ire poate comanda
pn la 10 intrri 74LS sau
50 intrri 74HCT.
Frec#en $
a=i$
= 1MHz = 25MHz = 25MHz = 35MHz
Con3u de
putere
al inte8ratului
= W = W = W = mW
0%
,cti#itatea de n#$are 94341 Date de catalo8 ale C& din 3eria 77==
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s utilizezi cataloage de circuite
integrate pentru scopuri specifice.
Durata' 19 inute
(ipul acti#it$ii' docuentare
Su8e3tii :
Clasa va fi organizat n grupe de 4-5 elevi.
Se vor folosi Fi a de documentare 8575 i Fi a de documentare 85=5
Enun'
a. Utilizeaz un catalog de produse electronice pentru circuite integrate digitale
pentru a gsi informa ii despre urmtorii parametri ai unui integrat 7400:
1) Func ie
2) Tensiune de alimentare
3) Niveluri logice
4) munitate la zgomot
5) Putere disipat
6) Fan-in/fan-out
7) ntrzierea de propagare
8) Dimensiune
9) Capsul de ambalare
b. Explic importan a fiecruia dintre ace ti parametri.
E#aluare:
6/
muncii fiecrui grup vor fi agate pe perete i se vor ncuraja comentariile i
inter-evaluarea.
,cti#itatea de n#$are 94342 Date de catalo8 ale C& din 3eria 7000
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s utilizezi cataloage de circuite
integrate pentru scopuri specifice .
Durata' 19 inute
(ipul acti#it$ii' docuentare
Su8e3tii :
Se vor folosi Fi a de documentare 8575 i Fi a de documentare 85=5
Enun'
a. Utilizeaz un catalog de produse electronice pentru circuite integrate digitale
pentru a gsi informa ii despre urmtorii parametri ai unui C 4025:
1) Func ie
2) Tensiune de alimentare
3) Niveluri logice
4) munitate la zgomot
5) Putere disipat
6) Fan-in/fan-out
7) ntrzierea de propagare
8) Dimensiune
9) Capsul de ambalare
b. Explic importan a fiecruia dintre ace ti parametri.
E#aluare'
inter-evaluarea.
61
,cti#itatea de n#$are 94343 G8ootul electric
Copetena'
O;iecti#ul #i6at'
S dezvolte conceptul de zgomot electric n legtur cu cicuitele digitale
Durata' 19 inute
(ipul acti#it$ii' dia8ra$ Denn
Coninutul acti#it$ii de n#$are' Parametrii por ilor logice
O;iecti#ul acti#it$ii de n#$are'
Dup finalizarea acestei activiti, vei fi capabil s utilizezi no iunea de zgomot
electric utilizat n sistemele logice digitale.
Su8e3tii :
Enun'
Dintre urmtoarele enun uri, selecteaz-le pe acelea care sunt adevrate referitor la
zgomotul din sistemele digitale i plaseaz-le n interiorul diagramei. Enun urile care
nu sunt adevrate n acest context, le vei plasa n afara diagramei, iar pe cele despre
care nu e ti sigur, pe conturul diagramei.
Motiveaz- i fiecare alegere!
1. Atunci cnd sunt preluate semnale foarte mici, zgomotul are efecte foarte
dificil de eliminat fa de semnalul util.
2. Zgomotul poate "masca semnalul util astfel nct acesta nu mai poate fi
detectat.
3. Semnalul perturbator devine cu att mai neimportant cu ct distan a de
transmitere a semnalului util este mai mare.
4. O cantitate de energie electric nedorit (electric, electromagnetic sau
radio) care poate degrada calitatea semnalului util transmis.
5. EM sau Electromagnetic nterference provine de la surse electrice
externe.
62
6. RF sau Radio Frequency nterference provine de la surse interne radio,
radar sau microunde.
7. Zgomotul nu poate proveni de la fulgere.
8. Celelalte fire din cablu pot induce zgomot.
E#aluare:
inter-evaluarea.
63
,cti#itatea de n#$are 94347 Caracteri3ticile circuitelor lo8ice ((- i C"OS
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s compari din punct de vedere
electric circuitele TTL i CMOS.
Durata' 20 inute
(ipul acti#it$ ii' )art$ ental$ ?re6uat@
Coninutul acti#it$ii de n#$are' Parametrii por ilor logice
Su8e3tii :
Enun'
Utiliznd Fi a de documentare 85=, realizeaz o hart mental care s includ
caracteristicile circuitelor TTL i CMOS, dup cum este sugerat n diagrama de mai jos:
diferit
difer
it
difer
it
difer
it
difer
it
difer
it
difer
it
9a
fel
9a
fel
9a
fel
9a
fel
9a
fel
9a
fel
difer
it
difer
it
difer
it
difer
it
difer
it
difer
it
CIRCUIT
E
TTL
CIRCUIT
E
TTL
CIRCUITE
CMOS
CIRCUITE
CMOS
9a
fel
9a
fel
64
Su8e3tii 3uplientare: n diagrama de mai sus, prin diferit se n elege orice
caracteristic specific doar categoriei respective, n vreme ce prin la fel se n elege
orice caracteristic asemntoare ambelor categorii.
E#aluare: Feedback-ul acestei etape va fi obinut prin "turul galeriei, cnd produsele
muncii fiecrui grup vor fi agate pe perete i se vor ncuraja comentariile i inter-
evaluarea.
60
Fi!a de docuentare 947 &ntr$rile neutili6ate ale porilor lo8ice
Copetene'
Nu totdeauna intrrile de care dispune o poart logic vor fi utilizate. Se pune
problema corectei tratri a acestora pentru a nu se induce stri false n circuit.
La circuitele TTL, intrrile neutilizate flotante (lsate n aer) se comport ca i cum
ar fi conectate la bara de HGH; ele preiau, deci, automat, valoarea 1 logic.
Nu se recomand lsarea intrrilor neutilizate n gol deoarece se reduce, astfel,
imunitatea la zgomot a circuitului.
n cazul porilor TTL, n vederea realizrii unor timpi de propagare mai buni i ai
unei imuniti la zgomot mai bune, intrrile neutilizate se menin n "1 logic / "0 logic
prin conectarea lor ntr-una din urmtoarele variante:
a. La o surs independent de 2,4 3,5 V
Fi8ura 17
b. La una dintre intrrile utilizate ale por ii
!igura #%
c4 La V
CC
(sursa de alimentare) printr-o rezisten de 1k
D
CC

1k 1k
66
Fi8ura 1:
d) La ieirea unei pori care furnizeaz permanent "1 logic sau "0 logic
!igura #(
e) Direct la mas
n cazul porilor C"OS, pentru a nu se genera stri false la ieire, intrrile
neutilizate se vor conecta o;li8atoriu
a@ fie la V
DD
(sursa de alimentare)
;@ fie la V
SS
(masa)
n cazul lsrii lor n aer, circuitul poate prelua un curent foarte mare care l poate
distruge.
Astfel, o intrare nefolosit trebuie conectat la sursa de alimentare dac poarta este de
tip NAND sau AND , sau la mas dac poarta este de tip OR sau NOR.
n fiecare dintre aceste cazuri, func ionarea por ii depinde de intrrile folosite n mod
normal, intrarea nedorit/nefolosit neinfluen nd acest lucru.
Privind comparativ cu circuitele TTL, la circuitele CMOS cade regula considerrii unei
intrri n gol ca fiind n starea "1 logic.
Toate legturile de alimentare pentru un circuit CMOS se vor face obligatoriu
nainte de conectarea sursei.
Orice modificare adus circuitului cu integrate CMOS se va face dup$
decuplarea alimentrii.
6#
,cti#itatea de n#$are 94741 &ntr$rile neutili6ate ale por ilor & tip ((-
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s conectezi corect o intrare
neutilizat a unei por i logice tip TTL.
Durata' 20 inute
(ipul acti#it$ii' peer learnin8 ?etoda 8rupurilor de e=peri@A 3tudiu de ca6
Coninutul acti#it$ii de n#$are' ntrrile neutilizate ale por ilor logice
Su8e3tii'
Clasa va fi mpr it n patru grupe. Fiecare grup va avea de rezolvat cte o
sarcin de lucru, a), b), c) sau d).
Dup 10 minute, se vor reorganiza grupele astfel nct s con in cte cel pu in
1 membru al fiecreia dintre grupele ini iale. Aceasta este faza n care sarcina de
lucru se va aborda global, grupele ajungnd la o concluzie final.
Enun'
Fie o poart ((- & cu trei intrri A, B respectiv C.
n cazul n care avem nevoie doar de dou dintre cele trei intrri, analiza i care dintre
urmtoarele solu ii va fi abordat n legtur cu cea de-a treia intrare, neutilizat:
a) C permanent conectat to logic 1 (bara de +5V)
b) C permanent conectat to logic 0 (bara de 0V)
c) C conectat la A sau la B
d) C neconectat (flotant)
E#aluare'
nter-evaluare ntre grupurile finale.
6:
,cti#itatea de n#$are 94742 &ntr$rile neutili6ate ale por ilor S,U tip ((-
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s conectezi corect o intrare
neutilizat a unei por i logice SAU tip TTL.
Durata' 20 inute
(ipul acti#it$ii' peer learnin8 ?etoda 8rupurilor de e=peri@A 3tudiu de ca6
Su8e3tii'
Clasa va fi mpr it n patru grupe. Fiecare grup va avea de rezolvat cte o
sarcin de lucru, a), b), c) sau d).
Dup 10 minute, se vor reorganiza grupele astfel nct s con in cte cel pu in
1 membru al fiecreia dintre grupele ini iale. Aceasta este faza n care sarcina de
lucru se va aborda global, grupele ajungnd la o concluzie final.
Enun'
Fie o poart ((- S,U cu trei intrri A, B respectiv C.
n cazul n care avem nevoie doar de dou dintre cele trei intrri, analiza i care dintre
urmtoarele solu ii va fi abordat n legtur cu cea de-a treia intrare, neutilizat:
e) C permanent conectat to logic 1 (bara de +5V)
f) C permanent conectat to logic 0 (bara de 0V)
g) C conectat la A sau la B
h) C neconectat (flotant)
E#aluare'
nter-evaluare ntre grupurile finale.
6%
,cti#itatea de n#$are 94743 "onta>e de conectare a intr$rilor neutili6ate
ale por ilor ((-
Copetena'
O;iecti#ul acti#it$ii de n#$are'
Acest activitate te va ajuta s discriminezi ntre montaje care furnizeaz 0 logic
respectiv 1 logic pe intrarea neutilizat.
Durata' 20 inute
(ipul acti#it$ii' potri#ire ?a3ociere@
Su8e3tii'
Clasa poate fi mpr it n perechi, pe grupe sau se poate lucra chiar individual.
Se poate folosi Fi a de documentare 8545
Enun'
Studiaz schemele urmtoare care prezint diverse situa ii de tratare a intrrilor
neutilizate ale por ilor TTL.
Completeaz tabelul de mai jos cu informa iile cerute.
a. E 2A7 % 3A9 D

;4
c4 D
CC

1k 1k

d4
#/

e4
f4
g.
Sc)e$ Daloarea lo8ic$ a
intr$rii neutili6ate
Denuirea eleentului la care 3e
conectea6$ intrarea neutili6at$
a
;
c
d
e
f4
84
E#aluare'
nter-evaluare ntre grupe, n perechi sau autoevaluare prin confruntarea cu
rezolvarea etalon furnizat de profesor.
#1
Fi!a de docuentare 949 Sinte6a funciilor lo8ice cu pori lo8ice
Copetene'
Sinte6a funciilor lo8ice folo3ind pori lo8ice presupune implementarea n
practic a funciilor logice cu diverse pori logice. Prin urmare, se va ajunge la o
proiectare i o desenare a schemei cu simbolurile logice asociate circuitelor i la
calcularea numrului de circuite integrate necesare.
O implementare eficient impune un numr redus de pori logice o schem
minim - necesitnd un pre de cost ct mai redus i prezentnd un grad de fiabilitate
ct mai ridicat.
Sinteza cu pori logice este o implementare cu circuite integrate pe scar redus
(SS), deoarece circuitele utilizate sunt dintre cele mai simple: pori *U, O&, S,U, O&-*U,
S,U-*U, S,U-EPC-US&D ?POR@.
Etapele sintezei sau implementrii cu pori logice sunt urmtoarele:
14 "inii6area funciei lo8ice4
Pentru implementarea unei singure funcii logice, se impune, mai nti, minimizarea
acesteia, pentru obinerea unei forme elementare.
24 "inii6area ipleent$rii
A doua etap n procesul de sintez o constituie compararea schemelor obinute prin
implementarea funciei elementare cu diverse pori i alegerea tipului de poart care
conduce la schema cea mai redus ca dimensiuni.
Pentru minimizarea implementrii unei funcii logice este necesar ca:
S se utilizeze circuite integrate ct mai uniforme ca tip, pentru a prentmpina
eventuale disfuncionaliti ale schemei.
S se aleag tipul de circuit integrat cel mai potrivit pentru implementare.
#2
Datorit versatilitii porilor O&-*U ?*,*D@, orice schem cu pori logice se poate
transforma ntr-o schem echivalent cu pori O&-*U.
De exemplu, o poart S-NU poate fi utilizat ca poart inversoare dac se realizeaz
una din urmtoarele configuraii:
EPE"P-U'
34 S se minimizeze funcia urmtoare utiliznd diagramele V-K:
D ABC D C AB D B A f + + =
REGO-D,RE'
Funcia trebuie adus la forma canonic; se vor completa variabilele lips din expresiile
termenilor canonici folosind relaia (X +X) = 1 (principiul terului exclus).
( )
14 12 6 4
P P P P
D ABC D C AB D C B A D BC A D ABC D C AB C C D B A D ABC D C AB D B A f
+ + +
= + + + = + + + = + + =
Diagrama Veitch-Karnaugh corespunztoare f.c.n.d. este urmtoarea:
00 01 11 10
00 1 1
01
11
10 1 1
D B f =
Fi8ura 1<
Fi8ura 1+
#3
Tabelul de adevr asociat acestei funcii va fi urmtorul:
, 2 C D f
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
7 0 1 0 0 1
9 0 1 0 1 0
: 0 1 1 0 1
7 0 1 1 1 0
< 1 0 0 0 0
+ 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
17 1 1 1 0 1
19 1 1 1 1 0
Suprafaa maxim ce acoper 1-rile corespunde lui
D B
i are dimensiunea 2
2
ptrate
(deoarece laturile diagramei sunt adiacente).
Funcia minim se poate implementa cel mai bine cu un C tip TTL 7400, n care se vor
utiliza 3 dintre cele patru pori NAND aflate n integrat (att operatorul NU ct i
operatorul S pot fi realizai utiliznd operatorul i poarta corespunztoare NAND).
(a;elul 11
#4
CI din seria 74XX Numr de !"r i a#e
CI
$i!u# !"r ii de %a& Numru# de intrri
!e !"art
74'0 1 NAND (
7420 2 NAND 4
7421 2 AND 4
7410 ' NAND '
7411 ' AND '
7412 ' NAND cu ie iri "!en
c"##ect"r
'
7427 ' N)* '
7400 4 NAND 2
7402 4 N)* 2
740' 4 NAND cu ie iri "!en
c"##ect"r
2
740( 4 AND 2
7409 4 AND cu ie iri "!en
c"##ect"r
2
74'2 4 )* 2
74(+ 4 X)* 2
741'2 4 NAND cu intrri
$ri,,er -c.mitt
2
(a;elul + Caracteri3ticile C& din 3eria 77==
#0
CI din seria 4000 Numr de !"r i a#e
CI
$i!u# !"r ii de %a& Numru# de intrri
!e !"art
40+( 1 NAND/AND (
4002 2 N)* 4
4012 2 NAND 4
407( 2 )* 4
40(2 2 AND 4
402' ' NAND '
4020 ' N)* '
407' ' AND '
4070 ' )* '
4001 4 N)* 2
4011 4 NAND 2
40'0 4 X)* 1n2ec.it 2
4070 4 X)* 2
4071 4 )* 2
4077 4 3XC45-IV36N)* 2
40(1 4 AND 2
409' 4 NAND cu intrri
$ri,,er -c.mitt
2
(a;elul 10 Caracteri3ticile C& din 3eria 7000
Ta$elul > din Fi a de documentare 85= con ine diverse informa ii referitoare la seriile de
C din seriile 74xx i 4000, care sugereaz compatibilitatea sau incompatibilitatea
diverselor combina ii n cadrul unei aceleea i scheme logice.
#6
,cti#itatea de n#$are 94941 Sinte6a cu por i uni#er3ale *,*D
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s transformi o schem compus
din por i universale NAND ntr-o poart simpl echivalent.
Durata' 20 inute
(ipul acti#it$ii' Re6ol#are de pro;lee i Deci6iiA deci6ii
Coninutul acti#it$ii de n#$are' Sinteza func iilor logice cu por i logice
Su8e3tii : Clasa va fi organizat n grupe de 4-5 elevi.
Enun' Plaseaz cartonaele cu simbolul porilor logice n coloana dreapt, iar pe cele
cu schemele echivalente de interconectare a porilor NAND n coloana stng.
Scheme de interconectare a porilor NAND:
E#aluare' Feedback-ul acestei etape va fi obinut prin "turul galeriei, cnd produsele
muncii fiecrui grup vor fi agate pe perete i se vor ncuraja comentariile i inter-
evaluarea.
Poart logic
echivalent
Scheme de
interconectare NAND
##
,cti#itatea de n#$are 94942 ,cti#itate practic$ 1 - por i uni#er3ale *,*D
Copetena'
Analizeaz montaje cu circuite integrate
digitale
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s transformi o schem compus
din por i universale NAND ntr-o poart simpl echivalent.
Durata' 20 inute
(ipul acti#it$ii' SiulareA e=erci iu practic
Su8e3tii : Clasa va fi organizat n grupe de 4-5 elevi.
Enun'
Se d funcia logic (f.c.n.d.):
A=& & A= A=& f + + =
a)S se implementeze f cu pori NAND cu dou intrri;
b)Completai schema logic obinut cu pinii circuitelor integrate utilizate, n vederea
realizrii practice i verificrii funcionrii circuitului;
c)Precizai numrul de circuite integrate necesar pentru implementare.
d)Conectai n ieirea circuitului un LED care s semnalizeze prin aprinderea sa "1
logic;
e)Completai tabelul de adevr al funciei logice, notnd pentru fiecare combinaie a
variabilelor A, B, C starea LED-ului.
'cc
A57
#4//
#:
#%
,cti#itatea de n#$are 94943 Sinte6a cu por i lo8ice 3iple
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s abordezi n mod global tema
sintezei cu por i logice.
Durata' 90 inute
(ipul acti#it$ii' Cu;ul
Coninutul acti#it$ii de n#$are' por i logice
Su8e3tii:
Clasa se va organiza n 6 echipe.
Reprezentantul echipei va rostogoli cubul. Echipa sa va explora tema din
perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul
pe o foaie de flip-chart.
Dup aproximativ 10 minute, echipele se reunesc n plen i vor mprti clasei
rezultatul analizei. (cte 8 minute pentru fiecare echip)
Afiai pe tabl, flip-chart sau pe perete rezultatele ntregii discuii.
6nun:
Se d urmtoarea diagram de circuit:
Folose te un cub care semnific, n mod simbolic, tema ce urmeaz a fi explorat: %ori
logice. Cubul are nscrise pe fiecare dintre feele sale +escrie, Compar, <nali#ea#,
<socia#, <plic, <rgumentea#5
Rezolv sarcina care i-a revenit prin rostogolirea cubului.
Semnifica ia etichetelor-cerin e este urmtoarea:
De3crie' Descrie elementele componente ale schemei din figur.
:/
Copar$: Compar funcionarea schemei cu aceea a schemei care ar conine un
singur ntreruptor.
,nali6ea6$: Analizeaz funcionarea circuitului cnd cele dou ntreruptoare sunt
n paralel ntre ele i legate n serie cu becul.
,3ocia6$: Asociaz schemei date un tabel de adevr.
,plic$' Nume te o aplica ie pentru un astfel de circuit.
,r8uentea6$' Argumenteaz similitudinea func iorii acestui circuit cu aceea a
porii logice O&.
E#aluare'
Se recomand inter-evaluarea sau autoevaluarea.
:1
,cti#itatea de n#$are 94947 ,cti#itate practic$ 2 - por i uni#er3ale *,*D
Copetena'
O;iecti#ul #i6at' Dup finalizarea acestei activiti, vei fi capabil:
s interconectezi componente electronice i
s determini tabelul de adevr al unei funcii logice al crei circuit este dat.
Durata' 30 inute
(ipul acti#it$ii' 3iulareA tran3forare
Su8e3tii :
Clasa se va organiza n 3 echipe.
Fiecare dintre cele trei echipe va primi cte una dintre schemele de circuit de
mai jos.
Toi vor avea urmtoarele sarcini de lucru referitoare la fiecare dintre scheme:
6nun:
Realizai practic circuitul din figur.
Determinai tabelul de adevr al funciei logice simulate de acest circuit.
nlocuii circuitul cu o singur poart integrat care s ndeplineasc aceeai
funcie.
,
2
C9
D
10F
330
2C171
C9
D
10F
330
2C171 ,
2
a.
%.
:2
6valuare:
nter-evaluare tinnd cont de urmtoarele criterii:
Realizarea practic a montajului
Determinarea tabelului de adevr
Determinarea tipului de poart a crei func ionare este simulat de circuitul
respectiv
,
2
C9
D
10F
330
2C171
c.
:3
,cti#itatea de n#$are 94949 Sinte6a cu por i 3iple i uni#er3ale
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s utilizezi tehnici de lucru n
echip pentru a aborda tema (inte#a funciilor logice din perspectiva unui
proiect, innd cont de cunotinele teoretice precum i de cerinele clientului.
Durata' 39 inute
(ipul acti#it$ii' 3iulare
Su8e3tii'
Clasa se va organiza pe echipe
vor expune soluia gsit de colegii lor.
Clasa va analiza fiecare soluie i va opta, cu argumente, pentru soluia care
respect cel mai bine cerinele clientului i cerinele tehnice ale proiectului.
Afiai pe tabl, flip-chart sau pe perete rezultatele ntregii discuii.
6nun:
Sarcina este proiectarea unui circuit ca parte component a unui computer.
Funcionarea circuitului este dat de funcia:
D B D A D C B A f + + + =
. n Caietul
de sarcini, clientul a impus urmtoarele cerine:
a. dimensiune minim pentru placa de circuit
b. pre de cost minim
c. fiabilitate maxim
Fiecare echip va aborda sarcina de lucru pornind de la urmtoarele restricii de
proiectare:
1. Echipa 1 este obligat s implementeze funcia dat doar cu pori NAND.
2. Echipa 2 este obligat s implementeze funcia dat doar cu pori NOR.
:4
3. Echipa 3 este liber s foloseasc toate tipurile de pori logice de care are
nevoie.
6valuare:
Se va realiza o inter-evaluare ntre elevi, la care se va puncta:
mplementarea cu pori a funciei logice
Justificarea soluiei obinute din perspectiva cerinelor clientului
"|inuta argumentrii
:0
,cti#itatea de n#$are 9494: Derificarea ipleent$rii func iilor lo8ice
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s
selectezi componente electronice pentru realizarea unor circuite logice i
s justifici varianta aleas
Durata' 39 inute
(ipul acti#it$ii' 3tudiu de ca6A MVaccu3e
Coninutul acti#it$ii de n#$are' sinteza func iilor logice cu por i logice
Su8e3tii'
Clasa se organizeaz pe echipe (aprarea, acuzarea, jura ii i judectorul)
Numrul de elevi din echipa aprrii acuzrii, respectiv aprrii, va fi sensibil mai
mare dect n celelalte dou echipe.
Echipa aprrii va rezolva sarcinile i , iar echipa acuzrii sarcinile i .
6nun:
Un comerciant angajeaz o echip de speciali ti pentru proiectarea unui circuit automat
comandat digital pentru livrarea de ceai i lapte sub form de doze din aluminiu.
Proiectanii prezint urmtoarea schem logic:
Dup ce utilizeaz automatul respectiv pentru o vreme, comerciantul observ c ncepe
s ias n pierdere.
. Comentai urmtorul enun:
Fant$
one6i
2uton
lapte
2uton
ceai
&e!ire
ceai5lapte
:6
?%roiectantul schemei de circuit de mai sus este acu#at de falimentarea afacerii.5
. Dac schema logic de mai sus vi se pare corect, propunei o variant
m$untit!
. Dac schema logic de mai sus vi se pare incorect, corectai eroarea de
proiectare!
E#aluare' nter-evaluare a elevilor n care se vor avea n vedere urmtoarele criterii:
Sesizarea corect a func ionrii schemei
Puterea de convingere a reprezentan ilor aprrii, acuzrii, jura ilor i
judectorului
Solu iile propuse pentru remediere/mbunt ire
:#
(ea : Circuite lo8ice co;inaionale
Fi!a de docuentare :41 Decodificatoare
Copetene'
n logica co;inaional$, ieirea unui circuit este determinat doar de starea
intrrilor din acel moment.
Exist anumite funcii logice care sunt solicitate, n practic, destul de frecvent, de
aceea ele au fost implementate prin fabricarea unei singure capsule MS. Din categoria
acestor dispozitive fac parte decodificatorul, demultiplexorul, codificatorul i
multiplexorul.
Decodificatorul
Decodificatorul realizeaz funcia de recunoatere a diverselor combinaii de
variabile de la intrare prin activarea cte uneia singure dintre ieirile sale.
Cu alte cuvinte, activarea fiecreia dintre liniile de ieire implic apariia unei
anumite configuraii sau a unui anumit cod pe intrare.
Exist o relaie foarte bine stabilit ntre numrul de linii de intrare i numrul de linii
de ieire. De exemplu, pentru trei linii de intrare, se pot realiza opt combinaii diferite ale
strilor acestora (0 sau 1), astfel nct pentru fiecare astfel de combinaie trebuie s
existe cte o linie de ieire care se va activa cnd respectiva combinaie va aprea.
Dac notm cu numrul intrrilor, rezult c numrul ieirilor n va fi n B 2
.
La decodificatoare, ieirile sunt, de regul, acti#e n 0, ceea ce nseamn c ele
stau normal n 1 logic i devin 0 pentru a indica activarea.
Dac intrarea de validare este activ n 0, ea trebuie setat n 0 pentru a activa
dispozitivul.
::
Decodificatoarele furnizeaz la ieire toi termenii canonici de tip produs.
Decodificatoarele au, n afara intrrilor , o intrare special numit intrare de
#alidare (E). Rolul acesteia este de a activa dispozitivul i de a permite ieirilor
s i schimbe starea.
E=eple'
14 Decodificator din 3 n <
Tabelul de adevr corespunztor funcionrii decodificatorului TTL 74LS138 este
prezentat mai jos:
E C B A
/
Y
1
Y
2
Y
3
Y
4
Y
0
Y
6
Y
#
Y
1 x x x 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1
0 1 1 0 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 0
Schema bloc a unui decodificator din 3 n 8 este:
24 Decodificator ;inar % 6ecial
F
0
F
1
F
2
F
3
F
4
F
5
F
6
F
7
Fi8ura 20
(a;elul 12
:%
Pentru un astfel de decodificator sunt necesare 4 intrri. Tabelul de adevr i schema
logic arat astfel:
&*(R/R& &EO&R&
*r4
Gec4
2
3
,
2
2
2
2
1
C
2
0
D 0 1 2 3 7 9 : 7 < +
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
7 0 1 0 0 0 0 0 0 1 0 0 0 0 0
9 0 1 0 1 0 0 0 0 0 1 0 0 0 0
: 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 0 1 1 1 0 0 0 0 0 0 0 1 0 0
< 1 0 0 0 0 0 0 0 0 0 0 0 1 0
+ 1 0 0 1 0 0 0 0 0 0 0 0 0 1

Vor fi folosite doar 10 dintre cele 16 combinaii posibile, adic cele
corespunztoare exprimrii n binar a valorilor de la 0 la 9. Combinaiile
corespunztoare exprimrii n binar a valorilor de la 10 la 15 reprezint 3t$ri
inter6i3e4
Fi8ura 21
(a;elul 13
%/
n mod normal la ieiri se folosesc pori O&-*U (*,*D@, astfel nct ieirile vor fi
inversate (fa de tabelul de adevr prezentat mai sus).
34 Con#ertor ;inar-6ecial cu 7 3e8ente
Exist situaii n care este util afiarea, din segmente, a cifrelor zecimale reprezentate
de codurile de pe intrarea codificatorului. Se face, astfel, trecerea de la cuvintele binare
ale intrrii (A, B, C, D) la cuvintele de ieire care s comande segmentele a,b,c,d,e,f,g,
obinnd toate cifrele ntre 0 i 9.
*r4
6ec4 , 2 C D a ; c d e f 8
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
7 0 1 0 0 0 1 1 0 0 1 1
9 0 1 0 1 1 0 1 1 0 1 1
: 0 1 1 0 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
< 1 0 0 0 1 1 1 1 1 1 1
+ 1 0 0 1 1 1 1 1 0 1 1
Cele apte segmente ne sunt suficiente pentru a construi imaginea oricrei cifre
zecimale. Considernd a,b, c, d, e, f, g funcii logice, ne intereseaz cum putem
implementa circuitele de comand corespunztoare fiecrui segment din cifra care
trebuie afiat.
n urma minimizrilor cu ajutorul diagramelor Veitch Karnaugh se obin funciile:
D B D B D C A a + + + =
D C D C B b + + =
D C B c + + =
D B D C B C B D C d + + + =
D B D C e + =

D C D B C B A f + + + =
C B D B C B A g + + + =
a
f b
g

e c
d
(a;elul 17
Fi8ura 22
%1
,cti#itatea de n#$are :4141 Decodificator di8ital cu + ie iri
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s planifici activit i n vederea
proiectrii unui decodificator.
Durata' 79 inute
(ipul acti#it$ii' Pro;leati6are
Coninutul acti#it$ii de n#$are' Decodificatoare
Su8e3tii:
Clasa va fi organizat n 6-7 echipe.
Se va folosi Fi a de documentare @565
vor expune, pe foi de flip-chart ag ate de perete sau pe tabl, produsele muncii
n echip.
Enun:
Decodificatorul TTL 74LS138 trebuie modificat astfel nct s furnizeze 9 ie iri i s fie
activ n 1.
Realizeaz tabelul de adevr i schema bloc pentru noul dispozitiv.
E#aluare'
%2
,cti#itatea de n#$are :4142 Con#ertor ;inar-6ecial din 7 3e8ente
Copetena'
O;iecti#ul #i6at'
implementrii unei scheme logice de decodificator.
Durata' 39 inute
Su8e3tii:
Clasa va fi organizat n 7 echipe.
Se vor folosi Fi a de documentare @565 precum i Fi a de documentare 8585
expune, pe foi de flip-chart ag ate de perete sau pe tabl, produsele muncii n
echip.
Enun:
Sunte i ucenici ntr-o echip de proiectare a dispozitivelor electronice digitale dintr-o
mare firm productoare. Profesioni tii cu experien au intrat n concediu i au lsat
proiectarea convertorului binar-zecimal cu 7 segmente n stadiul de la pagina 80 din
Fi a de documentare @565
Cele apte segmente a0g ale convertorului trebuie urgent fcute s func ioneze!
mplementeaz fiecare dintre func iile logice a0g printr-o schem de circuit minim.
%3
,cti#itatea de n#$are :4143 Decodificator de 2 ;i i
Copetena'
O;iecti#ul #i6at'
implementrii unei scheme logice de decodificator.
Durata' 39 inute
Su8e3tii:
Clasa va fi organizat pe echipe.
echip.
Enun:
S se realizeze cu pori S NU (NAND) i por i NU (inversoare) un decodificator de doi
bii.
Tabelul de adevr corespunztor unui astfel de dispozitiv este:
A B f
0
f
1
f
2
f
3
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0
Se consider c A este variabila cu cea mai mare semnificaie (LSB). eirea selectat
va fi pus n eviden prin aprinderea unui LED.
%4
,cti#itatea de n#$are :4147 Sinte6a C-C cu decodificatorul 7772
Copetena'
O;iecti#ul #i6at'
implementrii unei scheme logice cu ajutorul por ilor i decodificatoarelor.
Durata' 39 inute
Su8e3tii:
echip.
Enun:
S se implementeze cu decodificatorul binar-zecimal 7442 i pori funcia:
6 4 1 /
1 1 1 1 f + + + =
'cc
A57
#42/
'cc
A57
#442
A = & 7
% : #
/
1
%0
Fi!a de docuentare :42 Codificatoare
Copetene'
Codificatorul reprezint un circuit logic combinaional care furnizeaz la ieire un
cuvnt binar de n bii (cod), atunci cnd numai una dintre cele intrri ale sale este
activat.
Codificatorul 6ecial % ;inar
Pentru a putea codifica fiecare dintre intrrile prezentate n cod zecimal pe codificator,
este necesar ca ieirile dispozitivului s fie n numr de 4.
Se noteaz cu i
0
, i
1
,.i
9
intrrile n codificator i cu A, B, C, D ieirile.
Scrierea sau codificarea fiecrui numr zecimal ca secven de patru bii este dat n
tabelul de mai jos:
& , 2 C D
0(i0) 0 0 0 0
1(i1) 0 0 0 1
2(i2) 0 0 1 0
3(i3) 0 0 1 1
4(i4) 0 1 0 0
5(i5) 0 1 0 1
6(i6) 0 1 1 0
7(i7) 0 1 1 1
8(i8) 1 0 0 0
9(i9) 1 0 0 1
Este nevoie s implementm fiecare dintre ieirile A, B, C i D.
(a;elul 19
%6
Studiind tabelul de mai sus, observm c funciile logice A, B, C i D vor fi 1 logic
pentru urmtoarele combinaii:
A = i
8
+i
9
B = i
4
+i
5
+i
6
+i
7
C = i
2
+i
3
+i
6
+i
7
D = i
1
+i
3
+i
5
+i
7
+i
9
%#
,cti#itatea de n#$are :4241 Codificator cu 9 intr$ri
Copetena'
O;iecti#ul #i6at'
implementrii unei scheme logice de codificator.
Durata' 39 inute
Coninutul acti#it$ii de n#$are' Codificatoare
Su8e3tii:
Clasa va fi organizat n echipe.
Se va consulta Fi a de documentare @575
Enun:
Ai de realizat tabelul de adevr pentru un dispozitiv digital care codific primele 5 cifre
zecimale.
Care dintre diagramele de mai jos este cea corect? Argumenteaz de ce celelalte
diagrame nu corespund cerin ei de lucru.
&ntrar
e
, 2 C
0(i0) 0 0 0
1(i1) 0 0 1
2(i2) 0 1 0
3(i3) 0 1 1
4(i4) 1 0 0
&ntrar
e
, 2 C D
0(i0) 0 0 0 0
1(i1) 0 0 0 1
2(i2) 0 0 1 0
3(i3) 0 0 1 1
4(i4) 0 1 0 0
&ntrar
e
, 2 C D
1(i1) 0 0 0 1
2(i2) 0 0 1 0
3(i3) 0 0 1 1
4(i4) 0 1 0 0
5(i5) 0 1 0 1
%:
E#aluare'
Se va realiza o inter-evaluare ntre echipe, ncurajndu-se ntrebrile pentru a
ajuta elevii s- i argumenteze deciziile.
&ntrar
e
, 2 C D
0(i0) 0 0 0 0
1(i1) 0 0 0 1
2(i2) 0 0 1 0
3(i3) 0 0 1 1
4(i4) 0 1 0 0
5(i5) 0 1 0 1
&ntrar
e
, 2 C D E
0(i0) 0 0 0 0 0
1(i1) 0 0 0 0 1
2(i2) 0 0 0 1 0
3(i3) 0 0 0 1 1
4(i4) 0 0 1 0 0
%%
,cti#itatea de n#$are :4242 Codificator 6ecial-;inar
Copetena'
O;iecti#ul #i6at'
implementrii unei scheme logice de codificator zecimal-binar.
Durata' 70 inute
(ipul acti#it$ii' (ran3forare
Su8e3tii:
echip.
Enun:
Realizeaz schema logic a codificatorului zecimal-binar din Fi a de documentare @575
E#aluare'
1//
,cti#itatea de n#$are :4243 Codificatorul 7717<
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s utilizezi catalogul de circuite integrate
pentru interpretarea unui tabel de adevr i pentru identificarea pinilor pentru CD
74148.
Durata' 39 inute
(ipul acti#it$ii' E=erci iu practic
Su8e3tii:
echip.
Enun:
Mai jos se dau schema dispunerii pinilor pentru codificatorul 74148, precum i tabelul
de adevr al acestui dispozitiv.
-I #
I
6
I
0
I
4
I
3
I
2
I
1
I
/
I
2
A
1
A / A A2 -/
1 X X X X X X X X 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
0 X X X X X X X 0 0 0 0 0 1
0 X X X X X X 0 1 0 0 1 0 1
0 X X X X X 0 1 1 0 1 0 0 1
0 X X X X 0 1 1 1 0 1 1 0 1
'cc
A57
#414:
-+
A
/
A
1
A2
A
2
4
I
0
I
6
I
#
I
3
I
2
I
1
I
/
I
-I
1/1
0 X X X 0 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 0 1 0 1
0 X 0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
Sarcini de lucru:
a. dentific intrrile i ieirile codificatorului 74148;
b. Define te intrrile i ie irile identificate la punctul a@ i specific modul de
activare.
c. ndic materialele necesare verificrii funcionrii circuitului 74148.
E#aluare'
1/2
Fi!a de docuentare :43 Deultiple=oare
Copetene'
Deultiple=orul este un decodificator avnd o singur linie de intrare a datelor,
(intrarea de validare a decodificatorului); codul de adres conduce informaia de pe
intrarea de date E pe una dintre liniile corespunztoare de la ieire.
x
0
, x
1
,.....x
m
intrri de adres;
y
0
, y
1
,.....y
n
ieiri active n zero
Cnd intrarea E este activ, circuitul funcioneaz ca un decodificator obinuit;
cnd este inhibat, ieirile sunt dezactivate.
Decodificatoarele i demultiplexoarele semnaleaz la ieire termenii canonici
disjunctivi, prin urmare aceste circuite pot fi utilizate pentru implementarea
direct a CLC, fr a apela la minimizare.
Demultiplexorul se comport ca un "comutator logic care permite cuplarea
intrrii de date cu oricare din liniile de ieire, selectabil prin cele (m+1) linii de
adres.
n majoritatea cazurilor, decodificatoarele i demultiplexoarele se ntlnesc sub
form integrat, avnd ieirile (i, eventual, intrarea E) active n 0 logic.
Exist circuite DMUX cu mai multe intrri de validare, dintre care unele
nenegate, ceea ce faciliteaz extinderea decodificrii i demultiplexrii.
D"UP
x
/
x
1

x.
m
-
E
/
E
1
....................E
n
Fi8ura 27
1/3
E=eplu'
Deultiple=or cu 3 linii de adre3$ !i 2
3
linii de ie!ire'
Schema bloc:
Schema logic:
Fi8ura 2:
Fi8ura 29
1/4
Tabelul de adevr asociat acestei structuri este:
E X2 X1 X0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1 X X X 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1
0 1 1 0 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 0
(a;elul 1:
1/0
,cti#itatea de n#$are :4341 Deultiple=oare i decodificatoare
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s discriminezi ntre
caracteristicile demultiplexoarelor i ale decodificatoarelor.
Durata' 19 inute
(ipul acti#it$ii' Dia8ra$ Denn ,9acela i dar diferit:.
Coninutul acti#it$ii de n#$are' Demultiplexoare
Su8e3tii'
n suprafa a de intersec ie a diagramei Venn se vor plasa elementele comune
echip.
Enun:
Realizeaz o diagram Venn, ca mai jos, n care s compari caracteristicile
demultiplexoarelor i decodificatoarelor, utiliznd ca resurse Fi a de documentare @565
i Fi a de documentare @5=
1/6
1/#
,cti#itatea de n#$are :4342 Deultiple=or cu 7 linii de adre3$
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s proiectezi un demultiplexor.
Durata' 30 minute
Su8e3tii:
Ca resurs se va folosi Fi a de documentare @5=5
vor expune, pe foi de flip-chart ag ate de perete sau pe tabl, produsele muncii
n echip. Se va ncuraja argumentarea solu iilor.
Enun:
Realizeaz schema bloc, tabelul de adevr i schema logic pentru un demultiplexor cu
4 linii de adres.
E#aluare'
1/:
,cti#itatea de n#$are :4343 Deultiple=orul inte8rat 77199
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s interpretezi informa iile
con inute n cataloagele de circuite integrate referitoare la un demultiplexor.
Durata' 30 minute
(ipul acti#it$ii' E=erci iu practic
Su8e3tii:
Enun:
Utilizeaz un catalog de circuite digitale integrate pentru a ndeplini urmtoarele sarcini
de lucru referitoare la DMUX 74155 a crui schem de dispunere a pinilor este
prezentat mai jos:
a. dentific intrrile i ieirile dispozitivului;
b. Define te intrrile i ie irile identificate la punctul a@ i specific modul de
activare.
c. ndic materialele necesare verificrii funcionrii dispozitivului.
E#aluare'
'cc
#4100
A57 1& 1A = 1F
3
1F
2
1F
1
1F
/
: # 6 0 4 3 2 1
4 0 6 #
16 10 14 13 12 11 1/ %
/ 1 2 3
2F
3
2F
2
2F
1
2F
/
2& 2A A
A
=
&
D0'
1/%
Fi!a de docuentare :47 "ultiple=oare i coparatoare di8itale
Copetene'
"ultiple=orul ("UP) este un circuit care permite selecia i transmiterea datelor
de la fiecare dintre cele m intrri la o cale de ieire unic.
Selecia cii de intrare se face printr-un cuvnt binar de n bii care este legat de
numrul m al intrrilor prin relaia B 2
n
4
Pornind de la circuitul D"UP se poate cupla la fiecare ieire a acestuia intrarea unui
circuit S,U, condiionat de cte o poart O&.
Se observ c la ieirea general se poate selecta, pe rnd, cte un termen de
la ieirile D"UP, activnd, pe rnd, intrrile de condiie a
i
de la porile S.
Cnd una din intrrile a
i
este 1, n funcia de ieire va apare termenul canonic
corespunztor. Prin urmare pentru implementarea unei funcii f = a
i
P
i
, la
intrrile de condiii se vor introduce, n ordinea din tabelul de adevr, coeficienii
a
i
ai termenilor canonici.
x
/
x
1
x
m(1
*;G
a
n(1
a
n(2
.....................................a
/
eire date
Fi8ura 27
11/
Deoarece ieirile de la DMUX sunt, de obicei, negate (se utilizeaz pori NAND),
nainte de a se introduce n porile AND premergtoare circuitului SAU, aceste
ieiri se vor nega prin inversoare.
MUX digital se poate utiliza n tehnica telecomunicaiilor pentru transmiterea unui
numr mare de semnale digitale pe o singur linie, sau pentru conversia datelor
paralel serie.
E=eplu'
"UP di8ital cu < intr$ri
Tabelul de adevr:
E
, 2 C P0 P1 P2 P3 P7 P9 P:
P7
1 X X X 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0
0 1 1 0 0 0 0 0 0 0 1 0
0 1 1 1 0 0 0 0 0 0 0 1
(a;elul 17
111
Schema logic:
Circuitul logic corespunztor este:
Fi8ura 2<
Fi8ura 2+
112
Coparatorul di8ital
Acesta este un CLC care permite determinarea valorii relative a dou numere binare X
i Y.
Mrimile de intrare sunt cei n bii ai fiecruia dintre cele dou numere, iar
cele trei ieiri au rolul de a indica relaia care este adevrat:
X = Y; X > Y; X< Y.
n cazul a dou numere X i Y, de doi bii (X
1
X
0
) i (Y
1
Y
0
), putem obine
urmtoarele trei funcii:
X
1
X
0
= Y
1
Y
0
, ieirea B este adevrat
X
1
X
0
> Y
1
Y
0
, ieirea A este adevrat
X
1
X
0
< Y
1
Y
0
, ieirea C este adevrat.
Vor fi 4 variabile de intrare (X
1
X
0
Y
1
Y
0
) i trei variabile de ieire A, B, C. Tabelul
de adevr este:
X
1
X
0
Y
1
Y
0
A B C
0 0 0 0 0 1 0 X = Y
0 0 0 1 0 0 1 X < Y
0 0 1 0 0 0 1 X <Y
0 0 1 1 0 0 1 X <Y
0 1 0 0 1 0 0 X >Y
0 1 0 1 0 1 0 X =Y
0 1 1 0 0 0 1 X <Y
0 1 1 1 0 0 1 X <Y
1 0 0 0 1 0 0 X >Y
1 0 0 1 1 0 0 X >Y
1 0 1 0 0 1 0 X =Y
1 0 1 1 0 0 1 X <Y
1 1 0 0 1 0 0 X >Y
1 1 0 1 1 0 0 X >Y
1 1 1 0 1 0 0 X >Y
1 1 1 1 0 1 0 X =Y
Funciile booleene pentru ieirile A, B, C pot fi deduse dintabelul de adevr i pot fi
implementate cu pori logice sau cu DMUX (deoarece n expresiile funciilor apar
termenii canonici).
(a;elul 1<
113
,cti#itatea de n#$are :4741 "ultiple=oare di8itale
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s caracterizezi circuitele
multiplexoare.
Durata' 20 minute
(ipul acti#it$ii' Tenis
Coninutul acti#it$ii de n#$are' Multiplexoare
Su8e3tii:
Clasa va fi organizat n perechi
Are loc un schimb de ntrebri, care dureaz pn se produce prima gre eal,
moment n care cellalt elev prime te un punct.
Elevii "servesc pe rnd, iar sistemul de punctare este cel din tenis: 0, 15, 30, 40,
game, cu "egalitate la 40-40.
Se poate juca i la "dublu mixt!
Enun:
n perechi, pune ntrebri colegului pentru a-i verifica cuno tin ele folosind Fi a de
documentare @545
E#aluare'
Se va realiza o inter-evaluare n interiorul perechilor.
114
,cti#itatea de n#$are :4742 "ultiple=orul di8ital 77191
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil
s implementezi un CLC cu ajutorul multiplexorului 74151.
s verifici practic funcionarea circuitului ob inut.
Durata' 50 minute
(ipul acti#it$ii' Re6ol#are de pro;leeA e=erci iu practic
Coninutul acti#it$ii de n#$are' Multiplexoare
Su8e3tii:
Clasa poate fi organizat n perechi sau echipe
Enun:
Mai jos se dau schema de dispunere a pinilor precum i tabelul de adevr
corespunztoare unui MUX 74151.
Sarcini de lucru:
C B A S W H
X X X 1 0 1
0 0 0 0 X
0 / G
0 0 1 0 X
1 1 G
0 1 0 0 X
2 2 G
0 1 1 0 X
3 3 G
1 0 0 0 X
4 4 G
1 0 1 0 X
5 0 G
1 1 0 0 X
6 6 G
1 1 1 0 X
7 # G
'cc
A57
#4101
G
4
G
0
G
6
G
#
A = &
G
3
G
2
G
1
G
/
H 2
110
a. mplementeaz cu MUX 74151 un CLC care s semnaleze apariia numerelor
impare n intervalul (0,7).
b. Verific practic funcionarea circuitului.
c. Noteaz materialele necesare pentru desfurarea lucrrii de laborator.
E#aluare'
Se va realiza o inter-evaluare n interiorul perechilor sau ntre echipe.
116
,cti#itatea de n#$are :4743 Coparator di8ital de doi ;i i
Copetena'
O;iecti#ul #i6at'
s implementezi un comparator digital pentru doi bi i cu ajutorul por ilor simple
din seria TTL 74xx.
Durata' 30 minute
(ipul acti#it$ii' Siulare
Coninutul acti#it$ii de n#$are' Comparatoare digitale
Su8e3tii:
Enun:
dentific circuite de pori simple din seria TTL74xx cu ajutorul crora se poate realiza
compararea a doi bii.
E#aluare'
11#
,cti#itatea de n#$are :4747 Coparatorul di8ital 77<9
Copetena'
O;iecti#ul #i6at'
s utilizezi comparatorul digital 7485
Durata' 30 minute
Coninutul acti#it$ii de n#$are' Comparatoare digitale
Su8e3tii:
Enun:
Se dau urmtoarele cuvinte de 8 bi i:
A = (A
0
.A
7
)
B = (B
0
.B
7
)
Sarcini de lucru:
a. Realizeaz compararea celor dou cuvinte de 8 bii utiliznd comparatoare 7485.
b. Noteaz pe schema de principiu pinii utilizai ai C 7485.
c. Conecteaz n ieirile montajului LED-uri pentru a semnaliza optic care dintre
condiiile A > B, A = B, A < B este ndeplinit.
E#aluare'
11:
(ea 7 Circuite lo8ice 3ec#eniale
Fi!a de docuentare 741 Pre6entare 8eneral$ a circuitelor ;a3culante
;i3ta;ile
Copetene'
n lo8ica 3ec#enial$, ieirea unui circuit depinde nu doar de starea intrrilor n
acel moment, ci i de intrrile din momentul anterior. Logica secvenial opereaz cu
eorie.
La un Circuit -ogic Secvenial, C-S, exist, deci, legturi de reacie de la ieire
spre intrare astfel nct valorile funciei de ieire la un moment dat depind de valorile
variabilelor de la intrare i de strile elementelor de memorie, interne, ale circuitului,
adic de starea anterioar a circuitului.
Cel mai simplu dispozitiv de tip secvenial este circuitul ;a3culant ;i3ta;il (C22)
numit i flip-flop.
Propriet$ile circuitului ;a3culant ;i3ta;il (C22):
Circuitele CBB sunt caracterizate prin 2 stri limit: 0 i 1
Trecerea dintr-o stare n alta se numete basculare
Bascularea are loc ntr-un timp foarte scurt i se manifest ca o variaie brusc a
mrimilor electrice la cele dou ieiri ale circuitului
Trecerea ntr-o anumit stare poate fi determinat de semnalul care reprezint
informaia ce trebuie nscris n bistabil sau semnalul de ceas/de tact
Fi8ura 30
11%
(ipuri u6uale de circuite ;a3culante ;i3ta;ileA n funcie de odul n care
3unt coandate' R % SA M % EA ( i D
*otaii folo3ite'
RA SA MA EA (A D: intrri
Q
i
Q
ieiri
C-A CEA (: intrare de ceas/tact
R
S
W
W
C22 tip R-S
C22 tip R-S
M
E
W
W
C22 tip M-E
C22 tip M-E
D
C-
K
W
W
(
C-
K
W
W
C22 tip D
C22 tip D
C22 tip (
C22 tip (
Fi8ura 31
12/
,cti#itatea de n#$are 74141 Circuite ;a3culante ;i3ta;ile - 8eneralit$ i
Copetena'
O;iecti#ul #i6at'
basculante bistabile.
Durata' 20 minute
(ipul acti#it$ii' (eni3
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile
Su8e3tii:
Clasa va fi organizat n perechi, care se vor chestiona succesiv pe o tem.
Schimbul de ntrebri dureaz pn se produce prima gre eal, moment n care
cellalt elev prime te un punct.
Elevii pot juca i la "dublu mixt!
Enun: n perechi, pune ntrebri colegului pentru a-i verifica cuno tin ele folosind Fi a
de documentare A565
E#aluare'

121
Fi!a de docuentare 742 Circuite ;a3culante ;i3ta;ile de tip R-S
Copetene'
Cel mai simplu circuit basculant bistabil are dou ieiri, una fiind complementul
celeilalte, ieiri care pot adopta doar un nivel SUS de tensiune (1 lo8ic) sau un nivel
MOS de tensiune (0 lo8ic).
14 C22 de tip R-S a3incrone
Circuitele ;a3culante ;i3ta;ile a3incrone i modific starea ieirilor iediat ce
starea intrrilor a fost modificat corespunztor.
Circuitele basculante bistabile R-S asincrone prezint urmtoarea schem bloc:
Semnificaia intrrilor S i R este urmtoarea:
S (9ngle#: SE( - "punere pe poziie") - comanda care permite aducerea CBB din
starea de repaus (notat "0") n starea de funcionare (notat "1")
R (9ngle#: RESE( - "punere pe zero") - comanda care aduce CBB n starea de
repaus.
Combinaiile de stri de intrare care conduc la modificarea sau bascularea ieirilor unui
CBB asincron depind de structura intern a dispozitivului, care poate consta fie din
pori *OR (S,U-*U) interconectate, fie din pori *,*D (O&-*U) interconectate.
R
S
W
W
Fi8ura 32
122
14 a. C22 de tip R-S a3incrone cu circuite *OR
Considerm c analizm comportarea bistabilului asincron la momentul t
1
cnd
rspunsul sistemului este Q
1,
ulterior unui moment t
0
cnd rspunsul a fost Q
0.
Se constat c situaia n care R i S sunt simultan 1 conduce la adoptarea de
ctre ambele ieiri, Q respectiv
Q
, a valorii de 0 logic, stare nepermis din
moment ce Q este totdeauna complementul lui
Q
.
Sistemul i va gsi echilibrul n final, dar este imposibil de prevzut care dintre
cele dou ieiri va prelua nivelul 0 i care va prelua nivelul 1.
Se spune, deci, c RBSB1 reprezint o 3tare inter6i3$ pentru CBB asincron cu
pori NOR.
14 ;. C22 de tip R-S a3incrone cu circuite *,*D
R S W1
0 0 W0
0 1 1
1 0 0
1 1 inter6i3
R
R
S
S
W
W
W
W
R S W1
0 0 inter6i3
0 1 1
1 0 0
1 1 W0
R
R
S
S
W
W
W
W
Fi8ura 33
(a;elul 1<
Fi8ura 37
(a;elul 1+
123
n acest caz, 3tarea inter6i3$ este RBSB0.
CBB asincrone de tip R-S se folosesc
n construcia altor flip-flopuri, mai complicate
n diverse aplicaii, de exemplu pentru mpiedicarea vibraiei comutatoarelor la
comanda on sau off
$ C;; de tip <=0 sincrone
Majoritatea C22 sunt 3incrone, adic ele i schimb starea la ieire
corespunztor strii intrrilor doar cnd recepioneaz un semnal numit de tact sau de
cea3. Acest lucru se impune deoarece este nevoie, de multe ori, s se tie cu precizie
cnd se va produce schimbarea strilor la ieire.
Schema bloc i circuitul logic corespunztor unui astfel de dispozitiv sunt prezentate
mai jos:
Circuitul basculant bistabil sincron de tip R-S provine din CBB asincron, prin
adugarea unor pori suplimentare.
Bistabilul R-S-T se mai numete i semiregistru de decalaj ,6ngl7 >A?! 0>I!T
<6@I0T6<.
W
W
W
W
R
R
S
S
C-E
C-E
R
S
W
W
C-E Fi8ura 39
Fi8ura 3:
124
,cti#itatea de n#$are 74241 Circuite ;a3culante ;i3ta;ile R-S
Copetena'
O;iecti#ul #i6at'
basculante bistabile R-S.
Durata' 20 inute
(ipul acti#it$ii' &dei care erit$ 3pu3e
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile R-S
Su8e3tii:
Reprezentantul echipei prezint enun urile n fa a clasei, ncercnd s ob in
aprobarea restului clasei pentru fiecare dintre ele.
Scopul ultim al elevului este s ob in aprobarea mcar pentru o idee care
merit spus dintre cele propuse, de aceea va apela la compromisuri, opernd
modificri pe parcurs pentru a-i mul umi pe critici, avnd grij ca, n acela i timp,
s- i pstreze sus intorii.
Dac este imposibil orice compromis, cei care nu sunt de acord vor construi
propriul lor enun , acesta lund locul celui propus ini ial.
Se poate desemna un elev care s noteze toate enun urile asupra crora s-a
czut de acord.
Enun:
Pe grupe, formula i un set de 8 enun uri care merit spuse din informa ia prezentat n
Fi a de documentare A575
E#aluare'
Se va contabiliza numrul de enun uri acceptate pentru fiecare grup n parte.
120
,cti#itatea de n#$are 74242 2i3ta;ili R-S cu por i *OR
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s construie ti tabelul de adevr
al unui bistabil R-S cu por i NOR.
Durata' 30 inute
(ipul acti#it$ii' Piraida
Su8e3tii:
Pentru nceput, activitatea are loc n perechi.
Dup 15 minute, cte dou perechi se reunesc (8 min) pentru a compara
rezultatele obinute i a negocia varianta aleas.
Apoi, pentru alte 8 minute se reia comparaia n grupuri extinse, pentru
negocierea variantei finale.
Enun:
Fie schema logic urmtoare i tabelul de adevr asociat:
R S W
0
W
1
1
Q
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
R
R
S
S
W
W
W
W
126
1. Completeaz tabelul de adevr, innd cont c starea W
1
a bistabilului la ieire la un
moment dat, este dat att de starea intrrilor, R respectiv S, ct i de starea W
0
a
acestuia anterioar momentului considerat.
2. Sugereaz o aplicaie practic pentru acest circuit.
E#aluare'
Se va realiza inter-evaluare ntre grupuri.
12#
,cti#itatea de n#$are 74243 2i3ta;ili R-S cu por i *,*D
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s construie ti tabelul de adevr
al unui bistabil R-S cu por i NAND.
Durata' 20 inute
(ipul acti#it$ii' Piraida
Su8e3tii:
Pentru nceput, activitatea are loc n perechi.
Dup 15 minute, cte dou perechi se reunesc (8 min) pentru a compara
rezultatele obinute i a negocia varianta aleas.
Apoi, pentru alte 8 minute se reia comparaia n grupuri extinse, pentru
negocierea variantei finale.
Enun:
Fie schema logic urmtoare i tabelul de adevr asociat:
R
R
S
S
W
W
W
W
12:
1. Completeaz tabelul de adevr, innd cont c starea W
1
a bistabilului la ieire la un
moment dat, este dat att de starea intrrilor, R respectiv S, ct i de starea W
0
a
acestuia, anterioar momentului considerat.
24 Sugereaz o aplicaie practic a acestui dispozitiv.
E#aluare'

R S W
0
W
1
1
Q
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
12%
,cti#itatea de n#$are 74247 Sinte6a ;i3ta;ililor R-S cu circuite 7700
Copetena'
O;iecti#ul #i6at'
s realizezi sinteza unui bistabil R-S cu circuite 7400.
S verifici practic func ionarea circuitului ob inut
Durata' 90 inute
Su8e3tii:
Activitatea are loc n echipe.
Enun:
a) Deseneaz schema unui circuit basculant bistabil de tip R S cu pori S NU.
Utilizeaz, pentru sinteza bistabilului, circuitul 7400.
b) Noteaz pe schem pinii circuitului integrat 7400 corespunztori intrrilor i
ieirilor porilor utilizate.
c) Completeaz schema cu elementele necesare pentru semnalarea optic a strii
ieirilor.
d) Conecteaz la intrarea bistabilului un comutator astfel nct circuitul s poat fi
utilizat ca generator manual de tact n lucrrile de laborator cu CLS.
e) Verific practic func ionarea circuitului.
E#aluare'

13/
Fi!a de docuentare 743 Circuite ;a3culante ;i3ta;ile de tip M-E
Copetene'
2i3ta;ilii M-E ajut la evitarea apariiei strii de nedeterminare n cazul n care
intrrile preiau aceeai valoare logic R=S=1 sau R=S=0; se folosesc bistabili R-S
realizndu-se o a doua reacie prin aducerea ieirilor la intrare.
Se impune ca durata semnalului de comand s fie mai mare dect timpul de
propagare printr-o poart i mai mic dect timpul de propagare prin dou pori.
Comanda bistabilului J-K se face pe frontul cresctor al impulsului de comand
eirea va comuta pe frontul descresctor al impulsului de comand, funcie,
ns, de valorile lui J i K de pe frontul cresctor.
C22 de tip M-E a3incron
Schema bloc:
Schema logic:
M
M
E
E
W
W
W
W
M
E
W
W
Fi8ura 37
Fi8ura 3<
131
Tabelul de adevr:
M (rol de SE( - "punere n poziie") - comanda care permite aducerea CBB din starea
de repaus (notat "0") n starea de funcionare (notat "1")
E (rol de RESE( - "punere pe zero") - comanda care aduce CBB n starea de repaus.
C22 de tip M-E 3incron
Schema bloc:
Schema logic:
M E W1
0 0 W0
0 1 0
1 0 1
1 1
/
Q 2a3culare
M
E
W
W
C-E
(a;elul 20
Fi8ura 3+
132
Circuitul ;a3culant ;i3ta;il 3incron de tip M-E provine din CBB asincron, prin
adugarea unor pori suplimentare.
Dispozitivul basculeaz cnd J=K=1 pe frontal negativ al impulsului de ceas.
C-E
C-E
W
W
W
W
M
M
E
E
Fi8ura 70
133
,cti#itatea de n#$are 74341 2i3ta;ili M-E
Copetena'
s selectezi componentele electronice pentru realizarea schemei logice a unui
bistabil J-K
s selectezi componentele electronice pentru realizarea schemei logice a unor
bistabili R-S.
Durata' 20 minute
(ipul acti#it$ii' Recon3truc ie
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile J-K
Su8e3tii:
Clasa va fi organizat n 4 echipe.
Dup 6B minute, echipele se vor ntlni n plen. Fiecare va prezenta clasei
rezultatele propriei sarcini de lucru.
Ca resurse se vor folosi Fi a de documentare A57 i Fi a de documentare A5=5
Enun:
Se dau simbolurile:
a. Combinnd aceste simboluri,
Ec)ipa 1: Deseneaz schema de principiu cu pori NOR a unui circuit basculant
bistabil de tip R-S asincron.
Ec)ipa 2: Deseneaz schema de principiu cu pori NAND a unui circuit basculant
bistabil de tip R-S asincron.
134
Ec)ipa 3: Deseneaz schema de principiu cu pori NOR a unui circuit basculant bistabil
de tip R-S sincron.
Ec)ipa 7: Deseneaz schema de principiu a unui circuit basculant bistabil de tip J-K
asincron.
b. Realizeaz tabelul de adevr corespunztor funcionrii fiecrui circuit desenat.
E#aluare' Se recomand inter-evaluare ntre echipe.
Se vor aprecia urmtoarele criterii:
alegerea corect a componentelor necesare
desenarea corect a schemei
tabelul de adevr asociat

130
,cti#itatea de n#$are 74342 2i3ta;ili M-E % J&dei care erit$ 3pu3eK
Copetena'
O;iecti#ul #i6at'
basculante bistabile J-K.
Durata' 20 inute
(ipul acti#it$ii' &dei care erit$ 3pu3e
Su8e3tii:
Reprezentantul echipei prezint enun urile n fa a clasei, ncercnd s ob in
acordul restului clasei pentru fiecare dintre ele.
Scopul ultim al elevului este s pstreze mcar o idee care merit spus, de
aceea va apela la compromisuri, opernd modificri pe parcurs pentru a-i
mul umi pe critici, avnd grij ca, n acela i timp, s- i pstreze sus intorii.
Dac este imposibil orice compromis, cei care nu sunt de acord vor construi
propriul lor enun , acesta lund locul celui propus ini ial.
Se poate desemna un elev care s noteze toate enun urile asupra crora s-a
czut de acord.
Enun '
Pe grupe, formula i un set de 8 enun uri care merit spuse din informa ia prezentat n
Fi a de documentare A5=5
E#aluare'
Se va contabiliza numrul de enun uri acceptate pentru fiecare grup n parte.
136
,cti#itatea de n#$are 74343 2i3ta;ili M-E % J(eni3K
Copetena'
O;iecti#ul #i6at'
basculante bistabile J-K.
Durata' 20 inute
(ipul acti#it$ii' (eni3
Su8e3tii:
Clasa va fi organizat n perechi ai crei membri i vor pune ntrebri n mod
succesiv.
Schimbul de ntrebri dureaz pn se produce prima gre eal, moment n care
cellalt elev prime te un punct.
Elevii pot juca i la "dublu mixt!
Enun: n perechi, pune- i ntrebri cu colegul pentru a v verifica cuno tin ele despre
circuitele basculante bistabile J-K, folosind Fi a de documentare A5=5
E#aluare'
13#
Fi!a de docuentare 747 Circuite ;a3culante ;i3ta;ile de tip "a3ter-Sla#e
Copetene'
"etoda "a3ter-Sla#e ?3t$pUn-3cla#@ este una dintre cele mai folosite metode de
a realiza tranziia ieirii doar la primirea unor impulsuri de tact potrivite, deoarece
tolereaz creteri i descreteri lente de semnal (aa numitele fronturi de semnal lente).
C;; de tip <=0 AA0T6< = 0?AB6 cu circuite 4A45 interconectate
Este alctuit din dou semiregistre de decalaj comandate n antifaz de impulsul
de tact.
C;; de tip AA0T6< = 0?AB6 cu 8ista8ili C=D
R
"
S
" W
"
W
"
R
S
S
S
W
S
W
S
C-E
C-E
S
S
R
R
Q
M
E
"a3ter M-E
Sla#e M-E
M W
Q
Q
W M
E
W
C-E
Fi8ura 71
Fi8ura 72
13:
I Cele dou impulsuri de tact sunt separate intern printr-un inversor
I n timpul funcionrii, un impuls pozitiv aplicat pe MASTER va fi negativ pe
SLAVE
I La aplicarea unui semnal pozitiv de tact, bistabilul MASTER J-K va putea
accepta intrrile J i K drept date, n timp ce bistabilul J-K SLAVE va avea ieirile
izolate fa de schimbrile de la ieirea MASTER, deoarece tactul su este
negativ
I Pe durata modificrii ieirilor SLAVE, intrrile sale nu pot fi modificate de nici o
schimbare a ie irilor din MASTER
I Cnd tactul pe MASTER este negativ, bistabilul SLAVE accept datele, cci
tactul su este pozitiv; n acest timp, bistabilul MASTER nu poate accepta date
noi
Dispozitivele tip MASTER-SLAVE sunt aplicabile ori de cte ori este necesar ca
schimbrile de la intrare s nu afecteze imediat ieirile.
13%
,cti#itatea de n#$are 74741 Circuite "a3ter-Sla#e
Copetena'
O;iecti#ul #i6at' Aceast activitate te va ajuta
s selectezi componentele electronice pentru realizarea unor circuite master-
slave i
s le interconectezi pentru o funcionare corect.
Durata' 40 minute
(ipul acti#it$ii' 0imulare/ 2iramida
Coninutul acti#it$ii de n#$are: Circuite basculante bistabile de tip Master-Slave
Su8e3tii:
Clasa se va organiza mai nti n perechi.
Dup 10 minute, perechile ce au avut aceea i sarcin (a, b sau c ) se vor reuni
cte 4 apoi cte 8 pentru a negocia varianta final.
Dup 20 minute, grupele extinse vor prezenta produsele muncii lor ntregii clase.
Enun:
1. Folosind simbolurile de por i logice de mai jos, realiza i schema unui circuit basculant
bistabil master-slave asincron
a. tip R-S cu por i NAND
b. tip R-S cu por i NOR
c. tip J-K
2. Modifica i schema ini ial pentru a o transforma n circuitul sincron corespunztor.
E#aluare' Se va realiza o inter-evaluare ntre grupe.
14/
,cti#itatea de n#$are 74742 Senalul de ie ire al circuitelor "a3ter-Sla#e
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta:
s selectezi componentele electronice pentru realizarea unor scheme de circuit
master-slave
s argumentezi func ionarea circuitelor master-slave
Durata' 70 inute
(ipul acti#it$ii' <ezolvare de pro8leme/ mozaic
Coninutul acti#it$ii de n#$are: Circuite basculante bistabile de tip Master-Slave
Su8e3tii:
Se vor consulta Fi ele de documentare A57, A5= i A545 precum i Closarul de
termeni5
Clasa se va organiza pe grupe mari, care se vor mpr i, la rndul lor, n
subgrupe mai mici (2-3 elevi), fiecare subgrup avnd de rezolvat sarcinile a, b,
c, respectiv d.
Dup 15 minute, subgrupele cu aceea i sarcin se vor uni i vor verifica
rezolvarea sarcinii pe care au avut-o. (10 min)
Ultimele 10-15 minute se vor desf ura cu refacerea grupurilor mari ini iale i un
peer0learning pentru rezolvarea tuturor sarcinilor a0d.
Enun:
a. Explic, pe scurt, ce n elegi prin termenii de a3ter, respectiv 3la#e referitor la
un bistabil sincron.
b. Construie te diagrama de circuit i explic func ionarea unui bistabil master
slave tip R-S.
c. ntrrile unui bistabil sincron Master Slave J-K arat ca n figura de mai jos. Dedu
forma ie irii Q presupunnd c aceasta era ini ial n zero logic.
141
d. Argumenteaz avantajul folosirii circuitului master-slave J-K fa de folosirea
bistabilului simplu J-K.
E#aluare'
Se va realiza o inter-evaluare ntre grupele ini iale.
142
Fi!a de docuentare 749 Circuite ;a3culante ;i3ta;ile de tip (
Copetene'
Circuitele ;a3culante ;i3ta;ile de tip ( constituie cel mai simplu automat.
Dac, n cazul bistabilului J-K, intrrile J i K sunt conectate mpreun, se obine
bistabilul de tip T.
Acesta are o singur intrare de date, T.
Schema bloc:
Tabelul de adevr restrns arat astfel:
( WnC1
0 Wn
1
n
Q
(
C-E
W
W
Fi8ura 73
(a;elul 22
143
Diagrama de evoluie a strilor:
Bistabilul comut totdeauna n starea complementar n urma aplicrii unui
impuls de tact. Revine n starea iniial dup fiecare dou impulsuri aplicate la
intrare (cnd T=1), deci execut divizarea cu 2 a frecvenei impulsurilor de la
intrarea de tact.
Familiile curente de C nu conin bistabili de tip T ca atare, deoarece ei se
construiesc, de regul, cu bistabili JK- MS, nglobnd astfel toate avantajele pe
care le ofer aceste circuite.

W
C-E
E
t
t
Fi8ura 77
144
,cti#itatea de n#$are 74941 (a;elul de ade#$r al ;i3ta;ililor de tip (
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta s explici func ionarea unui bistabil tip T prin
completarea tabelului de adevr corespunztor.
Durata' 20 minute
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile de tip T
Su8e3tii:
Se va consulta Fi a de documentare A585 precum i Closarul de termeni5
Elevii vor lucra individual, apoi i vor confrunta solu iile cu ale colegului de
banc.
Enun:
Completeaz tabelul de adevr cu informa ia lips, considernd dou momente de
timp succesive: n, respectiv momentul imediat urmtor, (n+1).
E#aluare'
Se va realiza o inter-evaluare ntre elevi.

( Qn WnC1
140
,cti#itatea de n#$are 74942 Circuit ;a3culant ;i3ta;il de tip ( 7773
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta s verifici func ionarea unui bistabil T 7473
Durata' 90 minute
(ipul acti#it$ii' SiulareA E=erci iu practic
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile de tip T
Su8e3tii:
Clasa va fi organizat pe echipe
Enun:
Mai jos se dau schema de dispunere a pinilor i tabelul de adevr pentru un dispozitiv
C 74148 de tip JK-MS.
Sarcini de lucru:
a) Conecteaz n cascad doi bistabili JK MS pentru a ob ine bistabili de tip T.
(Folose te ca model circuitul integrat 7473) .
b) Cupleaz la intrarea de tact a circuitului un generator manual de tact, realizat cu
pori S NU (bistabil de tip R S).
c) Noteaz pe schem pinii C utilizai.
&*(R/R& &EO&R&
CLR T J K Q
J
0 X X X 0
1
1 0 0
Q
0 /
J
1 1 0 1
0
1 0 1 0
1
1 1 1
/
J
Q
0
>
1
#414:
1
J
>
2
J
1
A57 )
2
J
2 2
J
1
T &9R
1
)
1
'cc
2
T &9R
2
146
d) Conecteaz n ieirile bistabililor LED-uri pentru a semnala optic starea logic i
completeaz tabelul de adevr i diagrama cu evoluia n timp a strii ieirilor.
e) Observ pe diagram divizarea de frecven.
E#aluare'
Fi!a de docuentare 74: Circuite ;a3culante ;i3ta;ile de tip D
Copetene'
Tot n scopul prevenirii apariiei strii de nedeterminare la intrrile unui bistabil R-
S, se practic plasarea unui inversor pe linia de date, astfel nct una dintre pori s fie
alimentat cu complementul celeilalte.
Acest tip de bistabil realizeaz stocarea propriu-zis a informaiei.
Bistabilul de tip D este un repetor care realizeaz i funcia de ntrziere cu un
tact a datelor de intrare, de unde i denumirea bistabilului D ?DE-,S@A 6$#or de
date sau ;i3ta;il de ntUr6iere4
Are o singur intrare, iar ieirea este identic cu intrarea, prezentnd o mic
ntrziere n timp.
Bistabilul D nu zvorte ieirea, ci aceasta urmrete pur i simplu intrarea.
Pentru a zvor intrarea de date D, dispozitivul poate fi echipat cu o intrare de
validare E care s realizeze aceast funcie cnd se afl n starea MOS.
Schema bloc:
D
C-E
W
W
C-R
PR
D - intrarea de date
C-E- intrarea de tact/ceast
WA W ne8at - ieirile
C-R- C-E,R - echivalent cu RESET
PR- PRESE( - echivalent cu SET
PR !i C-R - intrri de forare, active n zero
(iniializare i tergere)
14#

Fi8ura 79
14:
,cti#itatea de n#$are 74:41 Circuite ;a3culante ;i3ta;ile de tip D
Copetena'
O;iecti#ul #i6at' La sfr itul acestei activit i de nv are vei fi capabil construie ti
schema logic a unui bistabil D.
Durata' 30 minute
(ipul acti#it$ii' Transformare
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile de tip D
Su8e3tii:
Se vor consulta Fi a de documentare A5@ i, eventual, Fi a de documentare 7.5.
i Closarul de termeni5
Clasa se va organiza n perechi sau pe grupe.
Enun:
Utiliznd o combina ie de simboluri logice de circuit i scheme bloc sau doar simboluri
de circuit , construie te schema logic a unui bistabil tip D.
E#aluare'
Se va realiza o inter-evaluare ntre perechi sau ntre grupe.
14%
,cti#itatea de n#$are 74:42 Senalul de ie ire al unui ;i3ta;il de tip D
Copetena'
O;iecti#ul #i6at'
La sfr itul acestei activit i vei fi capabil s explici func ionarea unui bistabil tip
D
Durata' 30 inute
(ipul acti#it$ii' <ezolvare de pro8leme
Su8e3tii:
Se va consulta Fi a de documentare A5@
Clasa se va organiza pe perechi sau pe grupe.
Enun:
Formele de und de mai jos sunt aplicate unui bistabil tip D.
Dedu forma de und a ie irii Q presupunnd c, ini ial, aceasta a fost n zero logic.
E#aluare'
10/
,cti#itatea de n#$are 74:43 Circuit ;a3culant ;i3ta;il de tip D 7777
Copetena'
O;iecti#ul #i6at'
La sfr itul acestei activit i vei fi capabil s verifici func ionarea unui circuit
bistabil tip D 7474
Durata' 90 inute
(ipul acti#it$ii' 0imulare/ 6-erci iu practic
Su8e3tii:
Se va consulta Fi a de documentare A5@ i Fi a de documentare A54
Clasa se va organiza pe grupe.
Enun:
Mai jos se dau schema de dispunere a pinilor pentru un dispozitiv C 74148 i tabelul de
adevr al unui bistabil de tip D.
&*(R/R& &EO&R&
PR CLR D Q
J
0 1 X 1 0
1 0 X 0 1
0 0 X 1 1
1 1 1 1 0
1 1 0 0 1
1 1 X Q
0 /
J
Sarcini de lucru:
a) Redeseneaz schema bistabilului de tip T de la <ctivitatea de nv are A5857 .
folosind bistabili de tip D. (Folose te ca model circuitul integrat 7474) .
b) ndic un alt circuit integrat (din seria CMOS 4000) care poate fi utilizat n
construcia montajului.
c) Vizualizeaz cu ajutorul osciloscopului semnalele f(t), Q
1
i Q
2
.
E#aluare'
Se va realiza o inter-evaluare ntre grupe.
'cc
#414:
&9R
2
A57
7
2
T
2
1R
2
J
2 2
J
&9R
1
T
1
1R
1 1
J J
1
7
1
101
,cti#itatea de n#$are 74:47 Der3atilitatea ;i3ta;ililor M-E
Copetena'
O;iecti#ul #i6at'
La sfr itul acestei activit i vei fi capabil s construie ti schema unui bistabil T
i D utiliznd schema unui bistabil tip J-K
Durata' 30 inute
Coninutul acti#it$ii de n#$are' Circuite basculante bistabile de tip D, Circuite
basculante bistabile de tip T
Su8e3tii:
Se va consulta Fi a de documentare A5@ i 7.5, precum i Closarul de termeni5
Clasa se va organiza pe perechi sau pe grupe.
Enun:
1. Pornind de la schema de circuit a unui bistabil tip K-K, realiza i:
Un bistabil D
Un bistabil T
2. ndica i elementele de circuit de care a i avut nevoie n plus.
3. Construi i tabelele de adevr pentru ambele tipuri de bistabili realizate.
E#aluare'
102
Fi!a de docuentare 747 Pre6entare 8eneral$ a nu$r$toarelor
electronice
Copetene'
Numrtoarele electronice sunt circuite logice secveniale destinate numrrii
impulsurilor care apar la intrarea lor i apoi memorrii rezultatului numrrii.
Evoluia numrtorului n cadrul strilor se face ntr-o anumit ordine, fixat prin
construcia numrtorului, n ritmul unui semnal de tact.
Caracteri3ticile unui nu$r$tor'
*
a=
- capacitatea nu$r$torului. Reprezint numrul maxim de stri posibile ale
numrtorului.
*
a=
2
n
, unde n reprezint numrul maxim de stri stabile ale numrtorului
Rapiditatea n funcionare este definit prin doi parametri:
frecvena impulsurilor de numrare;
timpul de poziionare al numrtorului.
Numrtoarele reprezint aplicaia principal a bistabililor de tip T. Dac bistabilul
de tip T este comandat prin T=1, devine un circuit de numrare binar.
Cla3ificare'
Dup modul de aplicare a impulsului de comand:
- nu$r$toare a3incrone - intrarea de tact a fiecrei celule bistabile este conectat la
ieirea celulei anterioare;
- nu$r$toare 3incrone - toate intrrile de tact sunt conectate mpreun, bascularea
tuturor bistabililor fcndu-se n acelai moment.
103
Dup sensul numrrii:
- nu$r$toare directe - fiecare impuls prezent la intrarea numrtorului crete
coninutul su cu o unitate;
- nu$r$toare in#er3e - fiecare impuls prezent la intrarea numrtorului scade
coninutul su cu o unitate;
- nu$r$toare re#er3i;ile - efectueaz numrarea n ambele sensuri. n ambele
cazuri, un numrtor poate fi o colecie de automate elementare independente,
conectate n aa fel nct nu apare o reacie suplimentar.
Foarte frecvent, n construcia numrtoarelor se folosesc bistabili J-K datorit
proprietii acestora de a diviza numrul de impulsuri nregistrate la ieire fa de
numrul impulsurilor prezente la intrare, adic de a bascula doar la preluarea ambelor
intrri ale unui 1 logic.

Diagrama de evolu ie a strilor este urmtoarea:
C D W
0 0 W
0
0 1 0
1 0 1
1 1
2a3culare
?a@ &ntrarea de tact
?;@ &e!irea W
?c@ &e!irea copleentar$ ,=a tipului
B a s c u
# a r e
0 6 1
2 a 3 c
u l a r e
0 - 1
2 a 3 c
u l a r e
0 - 1
2 a 3 c
u l a r e
1 - 0
2 a 3 c
u l a r e
1 - 0
(a;elul 23
Fi8ura 7:
104
Fi8ura 7:
100
,cti#itatea de n#$are 74741 Pre6entare 8eneral$ a nu$r$toarelor
electronice
Copetena'
O;iecti#ul #i6at' Aceast activitate te va ajuta s expui ntr-o manier personal
cuno tin ele referitoare la caracteristicile numrtoarelor electronice.
Durata' 30 minute
(ipul acti#it$ii' Aide=mEmoire ,rezumat./ organizator grafic
Coninutul acti#it$ii de n#$are' Prezentare general a numrtoarelor electronice
Su8e3tii:
Elevii vor lucra individual.
Se va face evaluare ntre colegii de banc (inter-evaluare).
Enun:
Realizeaz un rezumat al con inutului Fi ei de documentare A5A5 n care s organizezi
informa ia utiliznd dreptunghiuri, cercuri, sge i sau orice alte mijloace grafice pe care
le consideri potrivite.
E#aluare' Se va realiza o inter-evaluare ntre elevi.
106
,cti#itatea de n#$are 74742 Caracteri3tici ale nu$r$toarelor electronice
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta s n elegi caracteristicile numrtoarelor electronice.
Durata' 30 minute
(ipul acti#it$ii' 5ocumentare
Coninutul acti#it$ii de n#$are' Prezentare general a numrtoarelor electronice
Su8e3tii:
Se va consulta Fi a de documentare A5A5 , orice surse internet pe aceste teme,
reviste de specialitate i Closarul de termeni5
Elevii vor lucra n perechi sau n grupe mici.
Enun:
a. Discuta i diferen a dintre:
Logic combina ional i logic secven ial
Numrtoare asincrone i sincrone
Numrtoare inverse, directe i reversibile
b. Explica i no iunea de capacitate a unui numrtor.
E#aluare'
Se va realiza o inter-evaluare.
10#
Fi!a de docuentare 74< *u$r$toare electronice a3incrone
Copetene'
4umrtoare electronice asincrone
S analizm succesiunea de numere de la 0 la 7 scrise n cod binar:
*ot$: MSB = (Engl) Most Significant Bit ( Rom: bitul cel mai semnificativ)
LSB = (Engl) Least Significant Bit (Rom: bitul cel mai pu in semnificativ)
B = basculare (trecerea din 0 n 1 sau din 1 n 0)
Conclu6ie'
a@ #aloarea priului ;it ?-S2 ;itul cel ai puin 3enificati#@ ;a3culea6$
?cout$@ la cre!terea cu o unitate a oric$rui nu$r
;@ #aloarea ;itului al doilea ;a3culea6$ ?cout$@ totdeauna ca o con3ecin$ a
tran6iiei n 6ero a priului ;it

c@ #aloarea ;itului al treilea ?"S2 ;itul cel ai 3enificati#@ ;a3culea6$
?cout$@ totdeauna ca o con3ecin$ a tran6iiei n 6ero a celui de-al doilea ;it
(a;elul 27
10:
Pentru implementarea unei astfel de scheme logice,
Se va asocia fiecrui bit al numrului un bistabil de tip JK cu J=K=1
ntrarea de tact a fiecrui bistabil va fi legat de ieirea bistabilului anterior
Comanda bistabilului JK se va face pe frontul cresctor al impulsului de
comand, iar ieirea comut pe frontul descresctor, n funcie de valorile lui J i
K de pe frontul cresctor.
Utiliznd acest procedeu se poate realiza un numrtor asincron prin conectarea
n cascad a N bistabili, respectnd condiia: Q
K-1
s fie comutat cu CLK
K
, iar pe
intrarea de ceas a primului bistabil de tip JK s fie aplicate impulsurile de
numrare.
6-emplu'
14 numrtor electronic asincron n baza 8
Numrul de bistabili necesari realizrii numrtorului se determin din relaia N>2
n
,unde
n este numrul de bistabili, iar N reprezint capacitatea numrtorului.
Fi8ura 77
10%
Diagrama de evolu ie a strilor:
24 *u$r$tor electronic a3incron cu capacitatea *B:
Numrul de bistabili necesar: 6>2
3
, deci n=3
Tabelul de adevr care descrie evoluia strii ieirilor:
(,C( W, ?2
0
@ W2?2
1
@ WC?2
2
@
0 0 0 0
1 1 0 0
2 0 1 0
3 1 1 0
4 0 0 1
5 1 0 1
: 0 1 1
Este necesar ca numrtorul s fie mpiedicat s evolueze de la 5 la 6 (011),
combinaia trebuind s-l aduc n starea 0.
Se conecteaz un circuit *,*D la ieirile Q
B
i Q
C
, a crui ieire se conecteaz la
intrrile de RESE( ale celor trei CBB.
Fi8ura 7<
(a;elul 29
16/
Diagrama de evolu ie a strilor:
Fi8ura 7+
Fi8ura 90
161
,cti#itatea de n#$are 74<41 *u$r$tor a3incron odulo 1:
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta
s selectezi componentele electronice pentru realizarea unor numrtoare
asincrone i
s interconectezi componentele electronice pentru o funcionare corect.
Durata' 30 minute
(ipul acti#it$ii' <econstruc ie/ 0imulare
Coninutul acti#it$ii de n#$are' Numrtoare asincrone
Su8e3tii:
Dup 68 minute, grupele vor prezenta munca personal pe foi de flip-chart sau
pe perete.
Enun:
a. Utiliznd simbolurile logice din figur, realizai un numrtor electronic asincron
cu N=16
b. Folosind catalogul de circuite integrate, determinai tipul i numrul de circuite
integrate necesare realizrii acestui numrtor.
M
E
W
W
(
M
E
W
W
(
M
E
W
W
(
M
E
W
W
(
162
E#aluare' Se va realiza o inter-evaluare ntre grupe, inndu-se cont de urmtoarele
criterii:
alegerea corect a componentelor necesare
desenarea corect a schemei
determinarea numrului de circuite integrate necesare realizrii numrtorului
163
,cti#itatea de n#$are 74<42 *u$r$toare a3incrone cu C22 M-E
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta s selectezi componentele electronice pentru realizarea
unor numrtoare asincrone i s le interconectezi pentru o funcionare corect.
Durata' 30 minute
(ipul acti#it$ii' 0imulare
Coninutul acti#it$ii de n#$are' Numrtoare asincrone
Su8e3tii:
Dup 7B minute, schimbai rezultatele cu o alt grup i evaluai-v reciproc!
Enun:
Dispui de un catalog de circuite integrate, bistabili de tip JK i pori NAND.
a. Deseneaz schema unui numrtor cu N=16 folosind CBB de tip JK;
b. Modific schema de la a@ folosind pori NAND asfel nct numrtorul s aib
capacitatea *B + (grupa 1), *B 11 (grupa 2), *B 13 (grupa 3) i *B 17 (grupa 4)
c. Determin codul i numrul circuitelor integrate necesare pentru realizarea
numrtorului.
E#aluare' Se va realiza o inter-evaluare ntre grupe, inndu-se cont de urmtoarele
criterii:
schema corect a numrtorului cu CBB tip JK
schema corect a numrtorului cu pori NAND
determinarea codului i numrului de circuite integrate necesare realizrii
numrtorului
164
Fi!a de docuentare 74+ *u$r$toare electronice 3incrone
Copetene'
*u$r$toare electronice 3incrone
9a nu$r$toarele 3incrone, impulsurile care urmeaz a fi numrate se aplic
simultan pe toate intrrile bistabililor ce formeaz numrtorul.
Bistabilii care au condiiile de basculare ndeplinite basculeaz toi o dat.
Viteza de numrare este mai mare la un numrtor sincron n comparaie cu cel
asincron
6-emplu7
*u$r$tor 3incron cu dou$ eta>e
Tabelul de adevr care descrie evoluia strii ieirilor:
(,C( W
,
?2
0
@ W
2
?2
1
@
1 0 0
2 1 0
3 0 1
7 1 1
C-E,R
K17
@
W
,
M
E
W
W
(
(
817
M
E
W
W
(
W
2
Fi8ura 91
(a;elul 2:
160
*u$r$toare electronice a3incrone in#er3e
*u$rarea in#er3$ const n scderea unei uniti din numrul coninut de
numrtor, pentru fiecare impuls de intrare.
9xemplu: numrtor electronic asincron n baza 8
Primul impuls care apare la intrarea T a bistabilului A basculeaz toi bistabilii n
,1, astfel nct coninutul numrtorului este 7 (111).
Dup cel de al optulea impuls, toi bistabilii vor fi n ,0
Fi8ura 92
Fi8ura 93
166
Fi8ura 97
16#
,cti#itatea de n#$are 74+41 *u$r$tor 3incron odulo 1:
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta
s selectezi componentele electronice pentru realizarea unui numrtor sincron i
s interconectezi componentele electronice pentru o funcionare corect.
Durata' 35 minute
(ipul acti#it$ii' 0imulare
Coninutul acti#it$ii de n#$are' Numrtoare sincrone
Su8e3tii:
Dup 68 minute, schimbai rezultatele cu o alt grup i evaluai-v reciproc!
Enun:
a. Realizeaz diagrama de circuit a unui numrtor modulo 16 opernd sincron, cu
bistabili J-K.
b. Construie te tabelul de adevr sau diagrama de tranzi ie a strilor pentru a
explica tranzi iile semnalului de ie ire pentru o numrtoare complet.
(Folose te presupunerea c bistabilii basculeaz pe frontul pozitiv al semnalului
de tact.)
E#aluare: Se va realiza o inter-evaluare ntre grupe.
16:
,cti#itatea de n#$are 74+42 *u$r$tor 3incron re#er3i;il odulo <
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta s identifici componentele electronice necesare
transformarea unei scheme logice date i s le interconectezi pentru o funcionare
corect.
Durata' 35 minute
Su8e3tii:
Enun:
Proiecteaz un numrtor reversibil sincron modulo 8 folosind bistabili J-K precum i
alte elemente de circuit necesare.
Semnalul de control care determin sensul de numrare se va considera 1 logic pentru
numrare direct i 0 logic pentru numrare invers.
16%
,cti#itatea de n#$are 74+43 *u$r$tor 3incron odulo 10
Copetena'
O;iecti#ul #i6at'
Aceast activitate te va ajuta s identifici componentele electronice necesare pentru
transformarea unei scheme logice date
Durata' 35 minute
Su8e3tii:
Enun:
Argumenteaz posibilitatea transformrii unui numrtor sincron modulo 16 ntr-unul
modulo 10.
Realizeaz schema logic de circuit i tabelul de adevr corespunztoare. Folose te
bistabili J-K cu declan are pe frontul negativ.
1#/
Fi!a 3uport 74104 Circuite de eorare
Copetene'
Si3teul de eorare este alctuit dintr-un mediu de memorare i circuitele
aferente func ionrii ntregului sistem.
Datele sub form binar sunt nmagazinate n diferite celule de memorie care
poart numele de loca ii. Fiecare loca ie con ine un bit i poate fi identificat printr-o
adres.
Numrul maxim de loca ii adresabile constituie capacitatea memoriei, exprimndu-
se de obicei n octe i sau cuvinte i n multiplii acestora: kilo (1k = 2
10
= 1024) sau Mega
(1M = 2
2
= 10485760).
Octetul reprezint o loca ie adresabil independent cu o capacitate de 8 bi i, fiind
numit i $Dte sau caracter. Dac numrul de bi i dintr-o loca ie adresabil independent
este diferit de 8, atunci secven a poart numele de cuvnt i are lungimea de 4, 16, 32,
64 etc. bi i.
1#1
Complexitatea opera iilor efectuate de un calculator, precum i viteza lui de calcul
depind, mai ales, de capacitatea, viteza i organizarea memoriei sale. Pentru nscrierea
n memorie, informa ia este introdus, mai nti, n registrul de date (informa ii), iar
adresa loca iei unde va fi nmagazinat informa ia se introduce n registrul de adrese.
Transferul informa iei n loca ia respectiv are loc n urma aplicrii comenzii de
inscriere a datelor.
Pentru citirea informa iei, se specific mai nti adresa loca iei de memorie, cu ajutorul
registrului de adrese. nforma ia este transmis din memorie n rewgistrul de informa ii
n vederea citirii, n urma aplicrii comenzii de citire a datelor.
Pentru a face posibil recunoa terea loca iei att la scriere ct i la citire, con inutul
registrului de adrese se decodific cu ajutorul unui decodificator de adrese.
n majoritatea sistemelor de calcul se utilizeaz urmtoarele tipuri de memorie:
Memorii interne avnd capacitate mic i vitez mare de operare;
Memorii externe avnd capacitate foarte mare i vitez redus de operare (sau acces);
Memorii tampon avnd capacitate medie i vitez de operare comparabil cu a
memoriilor interne.
O alt clasificare a memoriilor este urmtoarea:
Memorii distructive, la care informa ia se distruge n urma citirii;
1#2
Memorii nedistructive, la care informa ia este alterat n urma citirii.
Dup modul de func ionare, memoriile pot fi:
Statice re in informa ia ct timp memoria este alimentat;
Dinamice stocheaz informa ia un timp scurt (1-2ms) n timpul alimentrii,
con inutul memoriei necesitnd mprosptare din timp n timp.
Din punctul de vedere al modificrii con inutului memoriei, memoriile pot fi:
Memorii numai cite te (ROM = Read Only Memory) con inutul se nscrie la
fabricarea circuitului integrat;
Memorii cite te scrie (RWM = Read Write Memory sau RAM = Random Access
Memory memorii cu acces aleator). Con inutul acestora poate fi modificat de
cte ori se dore te;
Memorii semipermanente reprogramabile (Read Mostly Memory). Con inutul
se modific, dar mai greu.
Selectarea celulei dorite, scrierea sau citirea cer o anumit desf urare n timp a
semnalelor de comand.
Caracteri3ticile unei eorii 3unt'
14 (ipul de acce3 ?de adre3are@
Reprezint durata ntre solicitarea unei celule (loca ii) n memorie i momentul cnd
con inutul loca iei respective poate fi citit (30-60 ns la memoriile TTL; 100-500 ns la
memoriile MOS).
24 "odul de acce3 exist dou moduri de organizare a unei re ele de celule de
memorare:
Serie (secven ial) n care timpul pentru localizarea unei adrese depinde
de pozi ia ei n re ea;
Aleator (Random Access) care nu depinde de pozi ia adresei n re ea.
34 Capacitatea de na8a6inare4
1#3
Numrul de celule con inute de o memorie este totdeaun a o putere a lui 2.
Capacitatea reprezint produsul ntre numrul de cuvinte n memorie i numrul de
celule cuprinse n fiecare cuvnt.
74 Puterea electric$ consumat de o memorie se raporteaz la un bit i se
msoar n mW/bit.
Memorii TTL 1 mW/bit;
Memorii MOS 0,1 mW/bit;
Memorii CMOS 0,01 mW/bit;
1#4
,cti#itatea de n#$are 741041 Circuite de eorare
Copetena'
O;iecti#ul #i6at' Aceast activitate te va ajuta s expui ntr-o manier personal
cuno tin ele referitoare la caracteristicile circuitelor de memorare.
Durata' 30 minute
(ipul acti#it$ii' Aide=mEmoire ,rezumat./ organizator grafic
Coninutul acti#it$ii de n#$are' Circuite de memorare
Su8e3tii:
Elevii vor lucra individual.
Enun:
Realizeaz un rezumat al con inutului Fi ei de documentare A56B5 n care s organizezi
informa ia utiliznd dreptunghiuri, cercuri, sge i sau orice alte mijloace grafice pe care
le consideri potrivite.
E#aluare'
Se va face evaluare ntre colegii de banc (inter-evaluare).
1#0
Fi!a de docuentare 7411 Re8i3tre
Copetene'
Re8i3trele sunt circuite electronice care primesc, stocheaz i transfer
informaia n cod binar, prin acionarea unei comenzi speciale.
Dac informaia ce trebuie nscris are n bii, atunci registrul va conine n circuite
basculante bistabile, cte unul pentru fiecare bit.
(ipuri de re8i3tre'
Re8i3tru dinaic informaia pe care o deine nu poate fi meninut dect dac
se mprospteaz cu o caden oarecare.
Re8i3tru 3tatic informaia stocat n diversele celule nu dispare dup oprirea
aciunii de comand.
Cla3ificarea re8i3trelor dup$ odul de n3criere5e=tra8ere a inforaiei'
registre cu nscriere 3erie i citire 3erie
registre cu nscriere 3erie i citire paralel
registre cu nscriere paralel i citire 3erie
registre cu nscriere paralel i citire paralel
Re8i3tre cu n3criere 3erie !i citire 3erie ?re8i3tre de depla3are@
Sunt formate din CBB conectate n serie
nformaia se nmagazineaz i poate fi transferat de la un bistabil la altul
6-emple7
Re8i3tre reali6ate cu ;i3ta;ili de tip D
Re8i3tru de depla3are de la 3tUn8a la dreapta
1#6
Fiecare impuls de tact va deplasa starea ,1 ce apare la intrarea primului bistabil cu
cte o celul spre dreapta pn ce este scoas din registru.
Re8i3tru de depla3are de la dreapta la 3tUn8a
Fiecare impuls de tact va deplasa starea ,1 ce apare la intrarea bistabilului D
3
cu
cte o celul spre stnga pn ce este scoas din registru.
Exist registre de deplasare reversibile care, n funcie de semnalul care se aplic
pe o linie de comand a operaiei, va deplasa informaia spre dreapta sau spre stnga.
Registrul de deplasare la care ieirea ultimului bistabil este conectat la intrarea
primului reprezint un nu$r$tor n inel4
Re8i3tre cu n3criere 3erie !i citire paralel
Fi8ura 99
Fi8ura 9:
1##
Funcionarea acestui registru pentru cuvinte de 4 bii poate fi urmrit n tabel:
(,C( W
0
W
1
W
2
W
3
0 0 0 0 0
1 d 0 0 0
2 c d 0 0
3 ; c d 0
7 a ; c d
La fiecare impuls de ceas se introduce cte un bit al cuvntului de intrare
Cnd registrul a fost complet ncrcat se d comanda de citire i datele sunt
livrate n paralel
Citirea n paralel nu este distructiv
Utilizarea registrului pentru o nou informaie se face dup punerea lui pe 0
Fi8ura 97
(a;elul 27
1#:
Re8i3tre cu n3criere paralel !i citire 3erie
Datele sunt introduse simultan prin circuite ,*D i sunt extrase bit cu bit la
comanda impulsului de tact.
Re8i3tre cu n3criere paralel !i citire paralel
Un astfel de registru conine un numr de CBB egal cu numrul de bii ce
urmeaz a fi memorat.
nformaia este nscris simultan n urma aplicrii comenzii de nscriere
Odat nscrierea efectuat, informaia rmne stocat o perioad nedefinit
Fi8ura 9<
Fi8ura 9+
1#%
Citirea se efectueaz tot pe durata unui impuls de tact sau a unei comenzi de
citire care deschide porile ,*D conectate la ieire
1:/
,cti#itatea de n#$are 741141 Re8i3tre - re6uat
Copetena'
O;iecti#ul #i6at' Dup finalizarea acestei activiti, vei fi capabil s identifici diverse
scheme logice de registre digitale.
Durata' 30 minute
(ipul acti#it$ii' Cu8ul
Coninutul acti#it$ii de n#$are' Registre
Enun:
Rostogolo te pe mas un cub care semnific, n mod simbolic, tema ce urmeaz a fi
explorat: /egistre. Cubul are nscrise pe fiecare dintre feele sale +escrie, Compar,
<nali#ea#, <socia#, <plic, <rgumentea#5 Acestea reprezint urmtoarele sarcini
de lucru:
De3crie' Descrie registrele.
Copar$: Compar registrul dinamic cu registrul static.
,nali6ea6$: Analizeaz funcionarea registrului paralel serie dup schema dat.
,3ocia6$: Asociaz schema dat cu un registru.
,plic$' Precizeaz o aplica ie pentru un registru.
,r8uentea6$' Argumenteaz de ce citirea paralel a unui registru nu este
distructiv.
D W
W
(
D W
W
(
D W
W
(
D W
W
(
C-E,R
C-OCE
Coanda
3criere
a ; c d
PR PR PR PR
&e!ire 3erie
1:1
Su8e3tii:
Conductorul fiecrui grup va rostogoli cubul. Echipa sa va explora tema din
perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul pe o
foaie de flip-chart.
Dup 6B minute, grupurile se reunesc n plen i vor mprti clasei rezultatul analizei.
E#aluare' Se va realiza inter-evaluare ntre grupuri.
1:2
,cti#itatea de n#$are 741142 Re8i3tre i nu$r$toare
Copetena'
O;iecti#ul #i6at'
Dup finalizarea acestei activiti, vei fi capabil s identifici diverse scheme logice de
registre i numrtoare digitale.
Durata' 20 minute
(ipul acti#it$ii' 2ro8lematizare ,Cse te gre eala i remedia#E!
Coninutul acti#it$ii de n#$are' Registre i numrtoare
Su8e3tii: Se vor folosi drept resurse Fi a de documentare A5> , Fi a de documentare
A5F i Fi a de documentare A56B5
Enun'
n fiecare dintre exemplele de mai jos, exist cte o neconcordan ntre denumirea
schemei i structura acesteia. Gse te-o i i remediaz-o!
a4 numrtor electronic asincron
;4 numrtor electronic asincron N=7
M
E
W
W
(
(
K1
@
K1
@
A
0
817
M
E
W
W
(
A
0
A
1
M
E
W
W
(
A
2
M
E
W
W
(
(
K1
@
K1
@
M
E
W
W
(
A
0
A
'
817
M
E
W
W
(
A
0
A
1
M
E
W
W
(
A
2
K1
@
1:3
c4 Registru de deplasare de la dreapta spre stnga
d. Registru de deplasare serie paralel
E#aluare'
Reprezentantul fiecrei grupe va prezenta celorlalte grupe greeala gsit
precum i schema corectat.
D W
W
(
D W
W
(
D W
W
(
D W
W
(
CLEAR
CLOCK
ntrare
date
1:4
&&&4 1lo3ar de tereni
2inar sistem numeric n baz doi
2i3ta;il ?3au Flip5Flop@ element cu memorie de un bit, avnd dou stri stabile de
ieire, putnd s se menin n oricare dintre acestea un timp nedefinit; intr n
componena numrtoarelor, divizoarelor de frecven sau a registrelor de deplasare.
2i3ta;il a3incron % element cu memorie de un bit care i schimb starea la ieire n
funcie de strile de intrare i de starea anterioar a sistemului.
2i3ta;il 3incron % element cu memorie de un bit a crui modificare a strii la ieire
este comandat (n sensul de permis sau inhi$at) de un semnal de tact/ceas aplicat
la intrare.
Circuit inte8rat sistem sau parte a unui sistem electronic realizat pe un cip de siliciu
prin tehnici de microelectronic.
Circuit lo8ic co;inaional % starea circuitului la ieire la un moment dat depinde
doar de starea intrrilor la momentul respectiv.
Circuit lo8ic 3ec#enial % ieirea circuitului la un moment dat depinde att de starea
intrrilor n acel moment ct i de starea acestora la momentul anterior; starea
anterioar este eorat$ pentru a putea fi folosit ulterior.
Circuit de 3incroni6areA de tactA de cea3 % circuit care produce impulsuri de durat
controlat.
Codificator % circuit logic combinaional care furnizeaz la ieire un cuvnt binar de n
bii, atunci cnd numai una dintre cele m intrri ale sale este activat.
Coparator di8ital % CLC care permite determinarea valorii relative a dou numere
binare X i Y.
Deultiple=or % circuit logic care distribuie datele primite n serie pe o intrare unic
ctre fiecare dintre ieirile corespunztoare, aflate n paralel; DMUX este un DCD a
crui funcionare este permis sau inhibat printr-o intrare suplimentar ENABLE
(intrare de validare).
Dia8raa Deitc)-Earnau8) % reprezentare grafic a formelor canonice ale unei func ii
logice
1:0
For$ canonic$ % scriere a unei func ii logice ai crei termeni con in toate variabilele
de intrare
For$ eleentar$5ini$ % scriere a unei func ii logic ai crei termeni nu con in
toate variabilele de intrare
Funcie lo8ic$ % func ie definit de una sau mai multe variabile, fiecare variabil
putnd lua doar valorile "0 sau "1.
"ultiple=or % circuit care permite transmiterea datelor de la una din cele m intrri ( n
paralel) la o cale de ieire unic, n care datele sunt aranjate n serie, ntr-o ordine bine
definit.
*u$r$tor % grup de bistabili aranjai astfel nct s nregistreze numrul de impulsuri
de tact de intrare; poate fi sub form sincron sau asincron.
Poart$ lo8ic$ % circuit electronic digital cu o singur ieire i una sau mai multe intrri,
comandat prin dou niveluri de tensiune diferite.
Re8i3tre - circuite electronice care primesc, stocheaz i transfer informaia n cod
binar, prin acionarea unei comenzi speciale.
Si3te de eorare - este alctuit dintr-un mediu de memorare i circuitele aferente
func ionrii ntregului sistem.
(a;el de ade#$r % reprezentare a unei func ii logice n care sunt nscrise, tabelar, toate
combina iile de valori ale variabilelor de intrare i valorile corespunztoare ale ie irilor.
Gecial sistem numeric obinuit, n baz zece.
1:6
&D4 2i;lio8rafie
1. Trifu Adriana, 9lectronic digital5 "anual pentru coala de arte i meserii,
Editura Economic, 2000
2. Maican, Sanda: (isteme numerice cu circuite integrate, Editura Tehnic,
Bucureti 1980
3. Bonnett, Norman, (2006). +igital 9lectronics through GorHed examples,
Macmillan Press, 1993
4. Wilkinson, Barry: 9lectronica digital, Ia#ele proiectrii, Editura Teora, Bucureti
2002
5. Maddock R. J., Calcutt D. M., 9lectronics for 9ngineers, Longman Scientific and
Technical, 1995
6. Warnes Lionel, 9lectronic and 9lectrical 9ngineering5 %rinciples and %ractice,
MacMillan Press Ltd. , 1994
7. Stefan M.Gheorghe, Drghici oan M., Murean Tiberiu, Barbu Eneia, Circuite
integrate digitale, Editura didactic i pedagogic 1983
8. Petty, Geoff, 9vidence0$ased teaching, Nelson Thornes Ltd, Cheltenham, 2006
9. Petty, Geoff, %rofesorul a#i5 "etode moderne de predare, Editura Atelier
Didactic, Bucureti 2007
10. Glendinning, Eric H., McEwan, John, Jxford 9nglish for 9lectronics, OUP 1996
11. Comfort Jeremy, Hick Steve, Savage Allan, Iasic Technical 9nglish, J;% 7BB7
12. www.kpsec.freeuk.com din 29 mai 2009
1:#

02 - Componente Si Circuite in Telecomunicatii II

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

02 - Componente Si Circuite in Telecomunicatii II

Încărcat de

Drepturi de autor:

Formate disponibile

nvmntul profesional i tehnic n domeniul TIC

S-ar putea să vă placă și