03 Circuite Logice Integrate in Automatizari I

nvmntul profesional i tehnic n domeniul TIC
Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013
Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic
str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro
Circuite loice interate n auto!ati"#ri
Partea $
%aterial de n&#are
Do!eniul' electronic# auto!ati"#ri
Calificarea' (e)nician n auto!ati"#ri
*i&el 3
200+
,U(OR'
-.E,/0 C,R%E* 1$1$,*, 2 Profesor grad didactic
COORDO*,(OR'
D$,CO*U -,3R$E1, 2 Profesor grad didactic
CO*SU1(,*/0'
$O,*, C4RS(E, expert CNDPT
-,3R$E1, C$O3,*U expert CNDPT
,*-E1, POPESCU expert CNDPT
D,*, S(RO$E expert CNDPT
Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic
n domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU
2007-2013
2
CUPR$*S
$5 $*(RODUCERE 6
$$5 RESURSE 10
(e!a 15 Funcii loice7 for!e de repre"entare a funciilor loice 10
Fi8a de docu!entare 151 Funcii loice 10
Activitatea de nvare 1.1.1 Funcii logice 1.............................................................12
Fi8a de docu!entare 152 For!e de repre"entare a funciilor loice 19
Activitatea de nvare 1.2.1 Reprezentarea funciilor logice prin tabele de adevr . 19
Activitatea de nvare 1.2.2 Reprezentarea funciilor logice prin tabele de adevr . 20
Fi8a de docu!entare 153 %ini!i"area funciilor loice 21
Activitatea de nvare 1.3.1 ini!izarea funciilor logice prin !etode algebrice.....2"
Activitatea de nvare 1.3.2 ini!izarea funciilor logice cu a#utorul diagra!ei
$eitc%&'arnaug%........................................................................................................ 29
Activitatea de nvare 1.3.2 ini!izarea funciilor logice.........................................30
(e!a 25 Pori loice5 31
Fi8a de docu!entare 251 Pori loice7 :i!;ol< ta;el de ade&#r< funcionare 31
Activitatea de nvare 2.1.1 (ori logice 1................................................................3)
Activitatea de nvare 2.1.2 (ori logice 2................................................................3*
Activitatea de nvare 2.1.3 (ori logice 3................................................................3"
Activitatea de nvare 2.1.4 +dentificarea defectelor circuitelor logice 1................41
Activitatea de nvare 2.1., +dentificarea defectelor circuitelor logice 2................42
Activitatea de nvare 2.1.) +dentificarea defectelor circuitelor logice 3................43
Activitatea de nvare 2.1.* +dentificarea defectelor circuitelor logice 4................44
Fi8a de docu!entare 252 Para!etrii porilor loice =6
Activitatea de nvare 2.2.1 -o!paraie ntre te%nologia ../ 0i -12....................4*
Activitatea de nvare 2.2.2 3i!en4ionarea rezi4toarelor conectate n circuite cu
pori ../..................................................................................................................... 4"
Activitatea de nvare 2.2.3 4urarea para!etrilor porilor logice.........................49
Activitatea de nvare 2.2.4 (ara!etrii porilor logice 1...........................................,2
Activitatea de nvare 2.2., (ara!etrii porilor logice 2...........................................,3
Fi8a de docu!entare 253 ,nali"a 8i :inte"a circuitelor loice co!;inaionale 6=
Activitatea de nvare 2.3.1 +!ple!entarea funciilor logice 1...............................,)
Activitatea de nvare 2.3.2 +!ple!entarea funciilor logice 2...............................,*
Activitatea de nvare 2.3.3 +!ple!entarea funciilor logice 3...............................,9
Activitatea de nvare 2.3.4 +!ple!entarea funciilor logice 4...............................)0
Activitatea de nvare 2.3., +!ple!entarea funciilor logice ,...............................)1
Activitatea de nvare 2.3.) +!ple!entarea funciilor logice )...............................)2
Fi8a de docu!entare 25= PRO-R,%U1 Diital >or?: 93
Activitatea de nvare 2.4.1 Analiza circuitelor logice folo4ind progra!ul 3igital
5or64......................................................................................................................... ),
(e!a 35 Circuite loice co!;inaionale 99
Fi8a de docu!entare 351 Codificatoare 99
Activitatea de nvare 3.1.1 -odificatoare 1.............................................................)9
Activitatea de nvare 3.1.2 -odificatoare 2.............................................................*0
Activitatea de nvare 3.1.3 -odificatoare 3.............................................................*1
Activitatea de nvare 3.1.4 -odificatorul *414*......................................................*2
Activitatea de nvare 3.1., -odificatoare 4.............................................................*3
Fi8a de docu!entare 352 Decodificatoare 7=
Activitatea de nvare 3.2.1 3ecodificatoare de adre4 1........................................*9
3
Activitatea de nvare 3.2.2 3ecodificatoare de adre4 2........................................"0
Activitatea de nvare 3.2.3 Analiza decodificatoarelor de adre4 folo4ind
progra!ul 3igital 5or64............................................................................................ "1
Activitatea de nvare 3.2.4 3ecodificatorul binar zeci!al ....................................."3
Activitatea de nvare 3.2., 3ecodificatorul 7-3 & * 4eg!ente..............................."4
Activitatea de nvare 3.2.) Analiza decodificatoarelor de adre4 folo4ind
progra!ul 3igital 5or64............................................................................................ ")
Fi8a de docu!entare 353 %ultiple@oare AA
Activitatea de nvare 3.3.1 ultiple8oare 1.............................................................91
Activitatea de nvare 3.3., ultiple8oare ,.............................................................9,
Activitatea de nvare 3.3.) ultiple8oare ).............................................................9)
Activitatea de nvare 3.3.* ultiple8oare *.............................................................9*
Activitatea de nvare 3.3." ultiple8oare ".............................................................9"
Activitatea de nvare 3.3.9 98tinderea capacitii de !ultiple8are 1......................99
Activitatea de nvare 3.3.10 98tinderea capacitii de !ultiple8are 2..................100
Activitatea de nvare 3.3.11 +!ple!entarea funciilor logice cu a#utorul
!ultiple8oarelor....................................................................................................... 101
Fi8a de docu!entare 35= De!ultiple@oare 102
Activitatea de nvare 3.4.1 3e!ultiple8oare 1......................................................103
Activitatea de nvare 3.4.2 :tilizrile de!ultiple8oarelor n 4i4te!e de auto!atizri
................................................................................................................................ 104
Activitatea de nvare 3.4.3 98tinderea capacitii de de!ultiple8are...................10,
Fi8a de docu!entare 356 Co!paratorul diital 109
Activitatea de nvare 3.,.1 -o!paratorul digital...................................................109
Activitatea de nvare 3.,.2 Analiza co!paratorului digital folo4ind progra!ul
3igital 5or64............................................................................................................ 110
Activitatea de nvare 3.,.3 98tinderea capacitii co!paratorul digital................111
Fi8a de docu!entare 359 Detectorul de paritate 112
Activitatea de nvare 3.).1 3etectorul de paritate................................................113
Activitatea de nvare 3.).2 3etectorul de paritate 2.............................................114
Activitatea de nvare 3.).3 3etectorul de paritate cu 4 variabile de intrare 1.......11,
Activitatea de nvare 3.).3 3etectorul de paritate cu 4 variabile de intrare 2.......11)
Activitatea de nvare 3.).4 Analiza generatorului;detectorului de paritate de " bii
folo4ind progra!ul 3igital 5or64.............................................................................11*
Activitatea de nvare 3.)., 3etectorul de paritate cu " variabile de intrare .........119
Activitatea de nvare 3.).) -ircuitele logice co!binaionale n auto!atizri.......120
$$$5 -1OS,R 121
$B5 3$31$O-R,F$E 123
4
$5 $ntroducere
Acest material auxiliar de nvare a fost elaborat pentru modulul C$RCU$(E 1O-$CE
$*(E-R,(E 4* ,U(O%,($C0R$, pentru clasa a X-a a liceului tehnologic, domeniul
Electronic i automatizri, specializarea Tehnician n automatizri. Acest modul i
ofer cunotine care i vor permite s-i dezvolte abiliti practice privind structura
intern, caracteristicile, parametrii specifici i funcionarea circuitelor logice integrate
combinaionale i cu utilizarea acestor circuite n componentele sistemelor de
automatizare, n condiiile participrii nemijlocite i responsabile la un proces instructiv-
formativ centrat pe nevoile i aspiraiile proprii.
n acest modul au fost agregate competene din unitatea de competen tehnic
specializat U($1$C,RE, C$RCU$(E1OR E1EC(RO*$CE RE,1$C,(E CU C$RCU$(E
1O-$CE $*(E-R,(E 4* ,U(O%,($C,R$ i din unitatea de competen cheie
PROCES,RE, D,(E1OR *U%ER$CE5
Materialele de nvare urmresc cu strictee condiiile de aplicabilitate ale criteriilor de
performan pentru fiecare competen, aa cum sunt acestea precizate n Standardul
de Pregtire Profesional.
Materialul de nvare are rolul de a te conduce la dobndirea urmtoarelor
competene:
dentific circuitele logice integrate dup criterii de clasificare
Verific funcionarea circuitelor logice integrate.
Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n
automatizri.
Materialul cuprinde:
- fie de documentare
- activiti de nvare
- glosar
Poi folosi att materialul prezent (n forma printabil), ct i varianta echivalent online.
Fiele de documentare i ofer cunotinele necesare atingerii competenelor.
Activitile de nvare propuse i vor permite s-i formezi deprinderile necesare
atingerii competenelor. Activitile de nvare reprezint modele. n cadrul procesului
de nvare se pot realiza i alte activiti de nvare necesare atingerii competenelor,
n funcie de particularitile fiecrui elev. Activitile de nvare se vor efectua att n
timpul orelor de curs, ct i n afara acestora, prin studiu individual sau ca teme pentru
acas.
Glosarul este util pentru lmurirea rapid a unor neclariti.
n glosar se regsesc noiunile subliniate n enunul activitilor de nvare (Menine
apsat tasta CTRL i efectueaz click pe cuvintele subliniate; vei fi direcionat la
termenul din glosar).
Pentru mai multe lmuriri, consult fiele de documentare i alte surse de documentare
sugerate n bibliografie sau descoperite prin studiu individual.
Recomandare: pe parcursul parcurgerii modulului ntocmete un portofoliu care s
conin toate exerciiile rezolvate i activitile desfurate, fie de documentare,
observaii individuale, articole, foi de catalog, prospecte etc.
5
Competena Tema Elemente componente
Competenta 1
$dentific#
circuitele loice
interate dup#
criterii de
cla:ificare
(e!a 1 Funcii loice7
for!e de repre"entare a
funciilor loice
Fia de documentare 1.1 Funcii logice
Activitatea de nvare 1.1.1 Funcii logice
1
2
3
4
Fia de documentare 1.2 Forme de
reprezentare a funciilor logice
Activitatea de nvare 1.2.1
Reprezentarea funciilor logice prin tabele
de adevr 1
Reprezentarea funciilor logice prin tabele
de adevr 2
Fia de documentare 1.3 Minimizarea
funciilor logice
Activitatea de nvare 1.3.1 Minimizarea
funciilor logice prin metode algebrice.
funciilor logice cu ajutorul diagramei
Veitch-Karnaugh
funciilor logice
(e!a 25 Pori loice Fia de documentare 2! "ori lo#ice$
sim%ol, ta%el de adevr, funcionare
Activitatea de nvare 2.1.1 Pori logice 1
Fia de documentare 22 "arametrii
porilor lo#ice
Activitatea de nvare 2.2.1 Comparaie
ntre tehnologia TTL i CMOS
Activitatea de nvare 2.2.5 Parametrii
porilor logice 2
(e!a 35 Circuite loice
co!;inaionale
Fia de documentare &! Codificatoare
Activitatea de nvare 3.1.5 Codificatoare
4
Fia de documentare &2 'ecodificatoare
Decodificatoare de adres 1
Decodificatorul binar zecimal
Fia de documentare && (ultiple)oare
Activitatea de nvare 3.3.1 Multiplexoare
1
5
7
6
Fia de documentare &* Comparatorul
di#ital
Activitatea de nvare 3.5.1 Comparatorul
digital
Fia de documentare &+ 'etectorul de
paritate
Activitatea de nvare 3.6.3 Detectorul de
paritate cu 4 variabile de intrare
Competenta 2
Berific#
funcionarea
circuitelor loice
interate
Tema 2. Pori logice Fia de documentare 2! "ori lo#ice$
sim%ol, ta%el de adevr, funcionare
Activitatea de nvare 2.1.4 dentificarea
defectelor circuitelor logice 1
porilor lo#ice
Activitatea de nvare 2.2.4 Parametrii
porilor logice 1
Fia de documentare 2.3 nali!a i
sinte!a circuitelor lo"ice
com#inaionale
mplementarea funciilor logice1
Tema 3. Circuite lo"ice
com#inaionale
Fia de documentare &! Codificatoare
1
2
3
Activitatea de nvare 3.1.4 Codificatorul
74147
Fia de documentare 3.2
$ecodificatoare
Decodificatorul BCD - 7 segmente
Fia de documentare && (ultiple)oare
2
3
7
4
6
8
Activitatea de nvare 3.3.9 Extinderea
capacitii de multiplexare
mplementarea funciilor logice cu ajutorul
multiplexoarelor
Fia de documentare &, 'emultiple)oare
Demultiplexoare 1
Activitatea de nvare 3.4.2 Utilizrile
demultiplexoarelor n sisteme de
automatizri
capacitii de demultiplexare
di#ital
capacitii comparatorul digital
paritate
paritate 1
paritate 2
Activitatea de nvare 3.6.6 Circuitele
logice combinaionale n automatizri
Competena 3
Reali"ea"#
practic 8iD:au
prin :i!ulare
!ontaEe cu
circuite loice
utili"ate n
auto!ati"#ri
Tema 2. Pori logice Fia de documentare 2.% &ori lo"ice'
sim#ol( ta#el de adevr( funcionare
porilor lo#ice
Dimensionarea rezistoarelor conectate n
circuite cu pori TTL
Activitatea de nvare 2.2.3 Msurarea
parametrilor porilor logice
Fia de documentare 2.) &*+,*-./
$i"ital 0or1s
Activitatea de nvare 2.4.1 Analiza
circuitelor logice folosind programul Digital
Works
(e!a 35 Circuite loice
co!;inaionale
Fia de documentare &2 'ecodificatoare
decodificatoarelor de adres folosind
programul Digital Works
8
decodificatoarelor BCD 7 segmente
folosind programul Digital Works
di#ital
comparatorului digital folosind programul
Digital Works
paritate
generatorului/detectorului de paritate de 8
bii folosind programul Digital Works
9
$$5 Re:ur:e
Tema %. Funcii lo"ice' forme de repre!entare a funciilor lo"ice
Fi8a de docu!entare 151 Funcii lo"ice
La baza proiectrii circuitelor digitale st algebra boolean. Algebra Boolean,
cunoscut i sub denumirea de -l#e%ra lo#ic, opereaz cu funcii logice.
Funcia lo#ic sau funcia %inar ia valoarea logic 1 cnd este adevrat i 0 cnd
este fals.
Funciile logice se pot exprima prin expresii logice. Aceste expresii se pot deduce din
tabelul de adevr
1
sau decurg din anumite observaii intuitive legate de comportamentul
unei anumite funcii logice.
Operaiile logice de baz sunt prezentate n tabelul de mai jos:
-atematic /o"ic Tehnic
Prima lege de
compoziie
(suma logic)
x
1
+ x
2
Disjuncie
x
1
x
2
SAU (OR)
x
1
x
2
A doua lege de
compoziie
(produsul logic)
x
1
x
2
Conjuncie
x
1
x
2
S (AND)
x
1
x
2
Elementul invers
x
Negaie
x
NU (NOT)
x
Se observ c denumirile i simbolurile operaiilor logice difer de la un domeniu la
altul. n cele ce urmeaz, vom utiliza aproape exclusiv notaiile din matematic.
Exprimarea matematic a unei funcii logice necesit cunoaterea a)iomelor i a
teoremelor ale algebrei Booleene.
2iomele al"e#rei 3ooleene
Se consider o mulime, M, compus din n elemente (x
1
, x
2
, ..., x
n
) i operaiile ""
(produs logic) i "+" (sum logic) deja prezentate.
Spunem c mulimea M formeaz o algebr Boolean dac:
1. Mulimea M conine cel puin dou elemente distincte:
x
i
, x
j
M, cu x
i
x
j
.
2. Pentru orice x
i
, x
j
M, avem:
x
i
x
j
M i x
i
+ x
j
M, cu 1 i, j n.
3. Operaiile "" i "+" prezint urmtoarele proprieti:
a) comutativitatea:
x
1
x
2
= x
2
x
1
;
x
1
+ x
2
= x
2
+ x
1
;
b) asociativitatea:
x
1
x
2
x
3
= (x
1
x
2
) x
3
= x
1
(x
2
x
3
) = ... ;
1
Vezi Fia de documentare 1.2
10
x
1
+ x
2
+ x
3
= (x
1
+ x
2
) + x
3
= x
1
+ (x
2
+ x
3
) = ... ;
c) distributivitatea (uneia fa de cealalt):
x
1
(x
2
+ x
3
) = x
1
x
2
+ x
1
x
3
;
x
1
+ (x
2
x
3
) = (x
1
+ x
2
) (x
1
+ x
3
);
4. Ambele operaii admit cte un "element neutru" cu proprietatea:
x 1 = 1 x = x;
x + 0 = 0 + x = x;
5. Pentru orice x M, va exista un element x (non x) cu proprietile:
x x = 0;
x + x = 1.
Ultimele dou relaii poart numele de principiul contradiciei, respectiv - principiul
terului e)clus i se enun astfel:
"rincipiul contradiciei. o propoziie nu poate fi i adevrat i fals n acelai timp.
"rincipiul terului e)clus. o propoziie este sau adevrat, sau fals, o a treia
posibilitate fiind exclus.
(eore!ele ale;rei 3ooleene
Pornind de la axiome, se deduc urmtoarele teoreme care devin reguli de calcul n
cadrul algebrei Booleene:
1. Principiul dublei negaii:
) = x (dubla negaie este echivalent cu afirmaia).
2. dempotena:
) ) ) )
n
=

...
;
) ) ) )
n
= + + +

...
.
3. Absorbia:
x
1
(x
1
+ x
2
) = x
1
;
x
1
+ (x
1
x
2
) = x
1
.
4. Legile elementelor neutre:
x 0 = 0;
x + 0 = x;
x 1 = x;
x + 1 = 1.
5. Formulele lui De Morgan:
2 1 2 1
) ) ) ) + = ;
2 1 2 1
) ) ) ) = + .
11
tiai c..
Algebra Boolean a fost conceput pe la mijlocul secolului al XIX-
lea, de ctre matematicianul englez George Boole (181 18!"# care a
propus o interpretare matematic a logicii propozi$iilor bi%alente de
tip &'a( ) &*u( sau &Ade%rat( ) +als( etc,
Abia -n 1./8, 0laude 12annon, de la Institutul de 3e2nologie din
4assac2usetts ) 0alifornia, a%ea s o utilizeze pentru prima oar la
analiza circuitelor de comuta$ie,
,cti&itatea de n&#are 15151 Funcii loice 1
Co!petena' dentific circuitele logice integrate dup criterii de clasificare
O;iecti&ulDo;iecti&e &i"ate'
n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza
observaiilor intuitive legate de comportamentul unei anumite funcii logice.
Durata' 10 !inute
(ipul acti&it#ii' Pro;le!ati"are
,cti&itatea :e &a de:f#8ura n la;oratorul de electronic# :au n
:ala de cla:#5
Re:ur:e' Fie de lucru.
Orani"are' Vei lucra individual.
E&aluare D ,utoe&aluare' autoevaluare.
Re/olv sarcinile de lucru de mai 0os.
Stabilete expresia funciei logice descris de urmtorul enun:
,Pentru pornirea unui ascensor este necesar ca:
-ua ascensorului s fie nchis
-butonul de pornire s fie acionat
12
observaiilor intuitive legate de comportamentul unei anumite funcii logice.
Durata' 30 !inute
(ipul acti&it#ii' Pro;le!ati"are
,cti&itatea :e &a de:f#8ura n la;oratorul de electronic# :au n
:ala de cla:#
Orani"are' Vei lucra n echip.
-on4ider! trei robinete 8<= 4i z. >e propune! 4 !enine! un rezervor plin
cu a#utorul ace4tor trei robinete.
Stabilete expresiile funciilor logice descrise de urmtoarele
enunuri:
a.Rezervorul poate fi !eninut plin daca cel puin doua
robinete 4unt de4c%i4e.
b.Rezervorul poate fi !eninut plin daca cel puin un robinet e4te de4c%i4.
c.Rezervorul poate fi !eninut plin daca toate robinetele 4unt de4c%i4e.

Fiecare echip va stabili expresia funciei logice corespunztoare unui
enun. Dup 10 minute, grupurile se reunesc n plen i compar rezultatele
i trag concluziile.
Afiai pe tabl/flip-chart rezultatele ntregii discuii.
13
algebrei booleene.
Durata' 30 !inute
(ipul acti&it#ii' E@erciiu
,cti&itatea :e &a de:f#8ura n la;oratorul de electronic# :au n :ala de
cla:#
Pe baza postulatelor algebrei booleene, demonstreaz urmtoarele egaliti:
Clasa se va mpri n echipe de cte 3 elevi. Fiecare elev din echip va
demonstra una dintre egaliti, dup care le vor explica coechipierilor
rezultatul propriei demonstraii. Astfel fiecrui elev i revine
responsabilitatea predrii i nvrii de la colegi.
14
A B A B A = + + +
B A B A A + = +
( ) C A C B C A = +
,cti&itatea de n&#are 1515= Funcii loice =
algebrei booleene.
Durata' 60 !inute
(ipul acti&it#ii' %etoda rupului de e@peri
cla:#
Orani"are' Vei n echip.
Aplic axiomele i teoremele algebrei booleene pentru a simplifica urmtoarele funcii:
a5 (a + a b) (a + b)
;5 a b + a + b + c + d
c5 a + b c + a b c (a d + b)
d5 a b c d + a b c d + a b c d + a b c d
Clasa se va mpri n echipe de cte 4 elevi. Fiecare elev din echip va
primi un numr de la 1 la 4. Urmeaz reaezarea elevilor n sal: toi
elevii cu numrul 1 vor forma un grup de experi, acelai lucru se
ntmpl pentru elevii cu celelalte numere obinndu-se astfel patru
grupuri de experi:
Fiecare grup de experi va simplifica expresia funciei logice corespunztoare unui
enun. Dup ndeplinirea sarcinilor de lucru din fiecare grup de experi, elevii care au
simplificat cte o funcie revin n grupurile iniiale i explic colegilor lor modul de
simplificare. Astfel fiecrui elev i revine responsabilitatea predrii i nvrii de la
colegi.
15
Fi8a de docu!entare 152 For!e de repre"entare a funciilor loice
O funcie logic se poate defini printr-o expresie logic sau printr-un tabel de adevr. n
tabelul de adevr se indic valoarea funciei logice pentru toate combinaiile posibile ale
variabilelor booleene de intrare. Ta%elul de adevr conine n primele coloane valorile
logice ale variabilelor (considerate independente) i n ultima coloan - valorile logice
ale funciei, obinute prin aplicarea operaiilor logice asupra variabilelor.
15 Funcii de 1 &aria;il#
n=1 variabile de intrare (x)
m=2
n
=2
1
=2 configuraii distincte i
N=2
m
=2
2
=4 funcii de o variabil (f
0
, f
1
, f
2
i f
3
)
x f
0
f
1
f
2
f
3
0 0 1 0 1
1 0 0 1 1
f
0
(x)=0 funcia CERO
f
1
(x)= x funcia *O(
f
2
(x)=x funcia DR$BER
f
3
(x)=1 funcia (,U(O1O-$E
25 Funcii de 2 &aria;ile
n=2 variabile de intrare (x, y)
m=2
n
=2
2
=4 configuraii distincte ale variabilelor i
N=2
m
=2
4
=16 funcii de 2 variabile (f
0
, f
1
, f
2
. f
15
)
x y f
0
f
1
f
2
f
3
f
4
f
5
f
6
f
7
f
8
f
9
f
10
f
11
f
12
f
13
f
14
f
15
0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
Recunoatem:
f
0
(x,y)=0 funcia CERO
f
3
(x,y)= x funcia *O(
f
5
(x,y)=
y
funcia *O(
f
12
(x,y)=x funcia DR$BER
f
10
(x,y)=y funcia DR$BER
f
15
(x,y)=1 funcia (,U(O1O-$E
Analizm funciile f
8
, f
7
, f
14
, f
1
, f
6
i f
9
:
f
8
funcia F$ G,*DH 2 realizeaz produsul logic xy
x y f
8
(x,y)=xy
0 0 0
0 1 0
1 0 0
1 1 1
Funcia F$ G,*DH ia &aloarea 1 cInd &aria;ilele de intrare iau &aloarea 1
16
f
7
funcia F$ *E-,( G*,*DH 2 realizeaz produsul logic negat
y x
x y f
7
(x,y)=
y x
0 0 1
0 1 1
1 0 1
1 1 0
Funcia F$ *E-,( G*,*DH ia &aloarea 0 cInd &aria;ilele de intrare
iau &aloarea 1
f
14
funcia S,U GORH 2 realizeaz suma logic
y x +
x y f
14
(x,y)=x+y
0 0 0
0 1 1
1 0 1
1 1 1
Funcia S,U GORH ia &aloarea 0 cInd &aria;ilele de intrare iau
&aloarea 0
f
1
funcia S,U *E-,( G*ORH 2 realizeaz suma logic negat
y x +

x y f
1
(x,y)=
y x +
0 0 0
0 1 0
1 0 0
1 1 0
Funcia S,U *E-,( G*ORH ia &aloarea 1 cInd &aria;ilele de intrare
iau &aloarea 0
f
6
funcia S,U EJC1US$B GJORH 2 realizeaz suma logic modulo2
y x
x y
f
6
(x,y)=
y x

0 0 0
0 1 1
1 0 1
1 1 0
Funcia S,U EJC1US$B GJORH ia &aloarea 0 atunci cInd &aria;ilele
de intrare iau aceia8i &aloare G&aloarea 0 :au &aloarea 1H
17
f
9
funcia S,U EJC1US$B *E-,( G*JORH 2 realizeaz suma logic modulo2
negat y x
x y
f
6
(x,y)=
y x
0 0 1
0 1 0
1 0 0
1 1 1
Funcia S,U EJC1US$B *E-,( G*JORH ia &aloarea 1 cInd
&aria;ilele de intrare iau aceia8i &aloare G&aloarea 0 :au &aloarea
1H
18
,cti&itatea de n&#are 15251 Repre"entarea funciilor loice prin ta;ele de ade&#r
n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza pe
baza tabelului de adevr.
Durata' 30 !inute
cla:#
Stabilete tabelul de adevr al funciei logice descrise de urmtorul enun:
,mi place s m plimb cnd nu este soare i nu plou sau cnd plou cu
soare.
A B F
Pe baza tabelului de adevr, identific funcia logic.
F=.....................
19
,cti&itatea de n&#are 15252 Repre"entarea funciilor loice prin ta;ele de ade&#r
n urma acestei activiti de nvare vei fi capabil s recunoti funciile logice pe baza
pe baza tabelului de adevr.
Durata' 20 !inute
cla:#
a. n tabelul de mai jos sunt reprezentate , n coloana A tabelul de adevr al
unor funcii logice, iar n coloana B - expresiile acestora. Stabilete
corespondena ntre elementele coloanei A i elementele coloanei B.
1.
a.
B A f =
2.
b.
B A f + =
3.
c. B A f + =
20
A B f
0 0 0
0 1 1
1 0 1
1 1 1
A B f
0 0 0
0 1 1
1 0 1
1 1 0
A B f
0 0 0
0 1 0
1 0 0
1 1 1
4.
d.
B A f =
5.
e. B A f =
f. B A f =
1 - 55555557 2- 55555557 3 - 55555557 = - 55555557 6 - 5555555
Fi8a de docu!entare 153 %ini!i"area funciilor loice
Pentru a compara dou funcii logice ele pot fi aduse la o form standard, denumit
form canonic. Forma canonic presupune operarea cu termeni canonici. Prin termen
canonic nelegem un termen n care sunt prezente toate variabilele independente, luate
sub form direct sau negat.
Exist dou posibiliti de a exprima forma canonic a unei funcii:
- forma canonic conjunctiv (fccH expresia funciei este o sum de produse
- forma canonic disjunctiv (fcdH expresia funciei este un produs de sume
Ambele forme se deduc din tabelul de adevr a funciei. Pentru prima form se
nsumeaz toi termenii pentru care funcia este egal cu 1, iar pentru a doua form se
scrie produsul sumelor de termeni pentru care funcia este egal cu 0. Un termen este
un produs al variabilelor de intrare, n form direct (ne-negat) dac combinaia
corespunztoare are un 1 pe poziia variabilei respective sau n form complementat
dac este 0. Forma disjunctiv se obine prin dubla complementare a formei conjunctive
i aplicarea axiomelor de transformare ale logicii booleene.
Forma general a unei funcii scris n forma canonic disjunctiv este:
1 m 1 m 1 1 0 0
P a ... P a P a f

+ + + =
n care: a
1
, 2, a
m3!
sunt coeficienii care iau valoarea 1 dac termenul aparine
funciei i valoarea 0 dac termenul nu aparine funciei.
m42
n
unde n reprezint numrul de variabile care descriu funcia
"
1
,2, "
m3!
sunt termenii canonici disjunctivi sau !inter!enii funciei.
5)emplu.
21
A B f
0 0 1
0 1 0
1 0 0
1 1 1
A B f
0 0 1
0 1 1
1 0 1
1 1 0
C B A C B A C B A P P P P = C) F(A,B,
7 5 2 0
+ + = + + +
Forma general a unei funcii scris n form canonic conjunctiv este:
f=(a
0
+S
0
)(a
1
+S
1
).(a
m-1
+S
m-1
)
unde: a
1
,2,a
m3!
sunt coeficienii care iau valoarea 1 dac termenul nu aparine
funciei i valoarea 0 dac termenul aparine funciei.
m42
n
unde n e numrul de variabile care descriu funcia.
6
1
,2,6
m3!
reprezint termenii canonici conjunctivi sau !a@ter!enii
funciei.
5)emplu.
CH 3 , CHG 3 , HG C 3 HG, C 3 G, S S S S K CH 3< FG,<
9 = 3 1
+ + + + + + + + =
For!a ele!entar#
For!a ele!entar# este acea form de exprimare a funciilor logice n care cel
puin un termen nu este canonic, adic nu este descris de toate variabilele. Un
asemenea termen se numete ter!en ele!entar.
Forma elementar a unei funcii (f5e5) are n alctuire cel puin un termen elementar.
Prin termen elementar se nelege un termen care nu conine toate cele n variabile ale
funciei, deci care nu este canonic.
La forma elementar se ajunge prin minimizare.
22
C 3 , K P
0

C B A = P
5

C A = P
7
B
C B A P
2
=
ABCF0001001001010
110100010111100111
1
ABCF000100100101
01101000101111001
111
C 3 , K S
3
+ +
C 3 , K S
1
+ +
C 3 , K S
=
+ +
C 3 , K S
9
+ +
5)emplu.
C A AC = C) F(A,B, +
%ini!i"area funciilor loice
Minimizarea const n obinerea formei celei mai simple de exprimare a funciilor
booleene n scopul reducerii numrului de circuite i a numrului de intrri ale acestora.
Minimizarea (simplificarea) unei funcii logice se face pe baza axiomelor i
teoremelor algebrei booleene. Scopul acestei operaii este de a reduce numrul de
operatori logici necesari pentru implementarea funciei i implicit de a reduce numrul
de circuite logice necesare pentru implementarea fizic a funciei. Pentru reducerea
expresiilor logice se folosesc diferite metode:
- metode intuitive se bazeaz pe observaii empirice cu privire la expresia
funciei logice
- metode algebrice - constau n aplicarea succesiv a postulatelor i teoremelor
algebrei booleene.
- metoda lui Karnagh const n utilizarea unor tablouri care permit identificarea
unor posibiliti de simplificare a expresiilor
- metoda Quein-McClurscy metod mai laborioas dar care se poate
implementa printr-un program
n general nu exist o form minim unic pentru o expresie logic. Metodele de
mai sus pot duce la obinerea unui optim, dar nu garanteaz acest lucru.
Metoda algebric
Metoda algebric const n aplicarea succesiv a postulatelor i teoremelor algebrei
booleene scrise sub form canonic disjunctiv sau conjunctiv. O funcie care nu este
specificat iniial sub o form canonic poate fi adus la aceast form.
n vederea minimizrii, se urmrete reducerea numrului de termeni ai expresiei, a
numrului de apariii ale variabilelor i a numrului de variabile din fiecare termen.
Diara!e Beitc) Larnau) GBLH
O diagram Karnaugh constituie o variant modificat a unui tabel de adevr. Ea
este,de fapt, o reprezentare grafic a formelor canonice. n general, o diagram
Karnaugh pentru o funcie boolean de n variabile se reprezint sub forma unui ptrat
sau dreptunghi mprit n 2
n
ptrate compartimente), fiecare ptrat fiind rezervat unui
termen canonic al funciei.
n cazul unei exprimri sub forma canonic disjunctiv (f5c5d5) a funciei, fiecrui termen
i corespunde o locaie care conine "1" logic, iar n cazul exprimrii sub form canonic
conjunctiv (f5c5c5) - o locaie care conine "0" logic.
23
tiai c..
+olosirea unei diagrame pentru simplificarea func$iilor booleene a
fost sugerat pentru prima dat de 5, 6eitc2, 7lterior, 4, 8arnaug2
propune de asemenea o form de diagram -n acela9i scop, rezult:nd
diagrama 8arnaug2, Aceast diagram se utilizeaz -n mod curent pentru
reprezentarea func$iilor booleene cu un numr relati% mic de %ariabile,
Pentru a se putea reprezenta n mod simplu funcii date n mod convenional prin indicii
termenilor canonici, se poate nota fiecare compartiment cu indicele termenului canonic
corespunztor.
O diagram Karnaugh este astfel organizat nct dou ptrate vecine (cu o latur
comun) pe o linie sau pe o coloan corespund la combinaii care difer printr-o singur
cifr binar, deci la doi termeni canonici care difer printr-o singur variabil, care apare
ntr-unul din termeni sub form complementat, iar n cellalt sub form
necomplementat. Asemenea dou ptrate vecine, ale cror termeni canonici difer
printr-o singur variabil, se numesc adiacente.
Se consider adiacente i ptratele aflate la capetele opuse ale unei linii, respectiv ale
unei coloane. De aceea, este convenabil s se priveasc aceste diagrame ca suprafee
care se nchid la margini.
Diagramele Karnaugh pentru funciile de 2 i, 3 variabile sunt prezentate mai jos.
Forma general a unei funcii de dou# &aria;ile, scris n forma canonic disjunctiv
este:

3 3 2 2 1 1 0 0
P a P a P a P a F + + + =
unde: a
0
, a
1
, a
2
, a
3
sunt coeficienii care iau valoarea 1 dac termenul aparine funciei
i valoarea 0 dac termenul nu aparine funciei.
Tabelul de adevr al funciei este:
A B F
0 0 P
0
1 0 P
1
0 1 P
2
1 1 P
3

o variant a diagramei Karnaugh este:
5)emplu.
B A = F(AB)
A B F
0 0 0
1 0 1
0 1 0
1 1 0
24
Forma general a unei funcii de trei &aria;ile, scris n forma canonic disjunctiv
este:

7 7 6 6 5 5 4 4 3 3 2 2 1 1 0 0
P a P a P a P a P a P a P a P a F + + + + + + + =
unde: a
0
, a
1
, a
2
, a
3
, a
4
, a
5
, a
6
, a
7
sunt coeficienii care iau valoarea 1 dac termenul
aparine funciei i valoarea 0 dac termenul nu aparine funciei.
Tabelul de adevr al funciei este:
A B C F
0 0 0 P
0
0 0 1 P
1
0 1 0 P
2
0 1 1 P
3
1 0 0 P
4
1 0 1 P
5
1 1 0 P
6
1 1 1 P
7
o variant a diagramei Karnaugh este:

AB

C
1
0
00 01 11 10
Termenii care l conin pe C
Termenii care l conin pe B
Termenii care l conin pe A
O alt posibilitate de a construi diagrama este:
Diara!a BL nu e:te unic#5
5)emplu.
C B A C B A C B A = C) F(A,B, + +
25
A
BC
0
1
00 01 11 10
Termeni care l conin pe C
Termeni care l conin pe B
Termeni care l conin pe A
A B C F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
%ini!i"area funciilor loice
Minimizarea reprezint trecerea de la o form canonic la o form elementar de
exprimare a unei funcii logice, deci eliminarea unor variabile de intrare din termenii
funciei.
Etapele minimizrii cu ajutorul diagramelor Veitch-Karnaugh:
Se scrie diagrama Veitch-Karnaugh pentru funcia exprimat prin f.c.d.: se nscrie
valoarea logic a termenilor funciei n diagram (se trece cte un 1 n dreptul
celulelor al cror termen apare n dezvoltarea funciei; 0 nu se trece niciodat n
diagram).
se formeaz grupuri de termeni care au valoarea 1 vecini doi cte doi ntre ei.
Numrul de termeni dintr-un grup trebuie s fie o putere ntreag a lui 2. Pentru a citi
direct de pe diagram valoarea minim a funciei logice se constituie cele mai mari
grupuri posibile.
- -ceste suprafee corespund termenilor elementari, iar repre/entarea #rafic
este identic cu aplicarea teoremei. A B A B A = +
- "entru minimi/are se folosete principiul terului e)clus
- 7ateralele dia#ramei sunt adiacente
Valoarea minim a unui grup este dat de produsul variabilelor comune grupului.
Dac s-au format mai multe grupuri, valoarea minim a funciei este suma valorilor
minime ale grupurilor constituite.
5)emplu.
6e consider funcia din e)emplul de mai sus.
C B A C B A C B A C B A = C) F(A,B, + + +
26
A B C F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
C A AC = C) F(A,B, +
27
,cti&itatea de n&#are 15351 %ini!i"area funciilor loice prin !etode ale;rice5
n urma acestei activiti de nvare vei fi capabil s minimizezi funciile logice prin
metode algebrice.
Durata' 30 !inute
cla:#
Minimizeaz funcia logic de mai jos folosind metode al#e%rice:
C B A C B A C B A C B A = C) F(A,B, + + +
28
,cti&itatea de n&#are 15352 %ini!i"area funciilor loice cu aEutorul diara!ei
Beitc)-Larnau)
n urma acestei activiti de nvare vei fi capabil s minimizezi funciile logice cu
ajutorul diagramei Veitch-Karnaugh
Durata' 30 !inute
cla:#
E&aluare D ,utoe&aluare' autoevaluare/ coevaluare.
Minimizeaz cu ajutorul diagramei Veitch-Karnaugh urmtoarea funcie logic:
f=P
0
+P
1
+P
5
+P
7
29
,cti&itatea de n&#are 15352 %ini!i"area funciilor loice
n urma acestei activiti de nvare vei fi capabil s minimizezi funciile logice.
Durata' 1 or#
cla:#
Re:ur:e' Fie de lucru, flipchart.
E&aluare D ,utoe&aluare' autoevaluare/ coevaluare.
Se consider funcia logic descris n tabelul de adevr de mai jos:
a) minimizeaz funcia folosind postulatele i teoremele algebrei logice.
b) minimizeaz funcia folosind diagrama Veich-Karnaugh.
Clasa se va mpri ntr3un numr par de echipe 8umtate din echipe va
minimi/a funcia prin una dintre metode, iar cealalt 0umtate prin a doua
metod 'up &1 de minute, #rupurile se reunesc n plen i compar
re/ultatele, anali/ea/ minimi/rile i tra# conclu/iile
30
C B A f
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0
Tema 2. &ori lo"ice.
Fi8a de docu!entare 251 Pori loice7 :i!;ol< ta;el de ade&#r< funcionare
Circuitele electronice cu ajutorul crora se pot implementa funciile logice se numesc
pori lo#ice. Ele poart aceleai denumiri ca i operaiile logice pe care implementeaz.
O poart accept unul sau mai multe semnale logice de intrare i produce un semnal de
ieire. Nivelul logic al semnalului de ieire depinde de combinaia nivelelor logice ale
semnalelor de la intrare, conform funciei logice pe care o implementeaz poarta
respectiv. Funcia logic realizat de o anumit poart poate fi exprimat (simbolizat)
n mai multe moduri: simbol grafic, expresie analitic, tabel de adevr sau propoziie
logic.
Porile logice sunt cele mai simple circuite integrate digitale, fcnd parte din categoria
circuitelor integrate pe scar mic, SS ( Small Scale ntegration), cu mai puin de 50 de
tranzistoare integrate.
Porile logice elementare sunt: nversorul(NOT), poarta S(AND), poarta SAU(OR),
poarta S-NU(NAND), poarta SAU-NU(NOR), poarta SAU-EXCLUSV(XOR).
Porile logice se realizeaz att n tehnologie TTL ct i CMOS.
15 Poarta *U
Simbol:
Funcia:
A A f = ) (
Tabel de adevr:
Circuite integrate reprezentative:
Seria TTL 7400 Seria CMOS 4000
7404 6 inversoare
7405 6 inversoare open colector
7407 6 inversoare open colector de
putere
MMC 4069 - 6 inversoare
MMC 4049 - 6 inversoare de putere
Configuraia pinilor pentru circuitul 7404:
31
A
A
0 1
1 0
A
A

25 Poarta F$ G ,*DH
Simbol:
Funcia:
B A f =

Tabel de adevr
A B AB
0 0 0
0 1 0
1 0 0
1 1 1
7408 4 pori S cu 2 intrri
7409 - 4 pori S cu 2 intrri, open colector
MMC 4081 - 4 pori S cu 2 intrri
35 Poarta S,U G ORH
Simbol
32
A
B
AB
B
A
A+B
Funcia:
B A f + =

Tabel de adevr
A B A+B
0 0 0
0 1 1
1 0 1
1 1 1
7432 4 pori SAU cu 2 intrri MMC 4071 - 4 pori SAU cu 2 intrri
MMC 4075 - 3 pori SAU cu 3 intrri
MMC 4072 - 2 pori SAU cu 4 intrri
=5 Poarta F$*U G *,*DH
Simbol
Funcia:
B A f =

Tabel de adevr
A B B A
0 0 1
0 1 0
1 0 0
1 1 0
33
A
B
B A
7400 4 pori SNU cu 2 intrri
7430 - 1 poart SNU cu 8 intrri
MMC 4011 - 4 pori SNU cu 2 intrri
MMC 4068 - 1 poart SNU cu 8 intrri
65 Poarta S,U*U G *ORH
Simbol
Funcia:
B A f + =

Tabel de adevr
A B B A+
0 0 1
0 1 0
1 0 0
1 1 0
7402 4 pori SAUNU cu 2 intrri
MMC 4001 - 4 pori SAUNU cu 2 intrri
MMC 4078 - 1 poart SAUNU cu 8 intrri
34
B A+
B
A
95 Poarta S,UEJC1US$BG JORH
Simbol

Funcia
B A f =

Tabel de adevr
A B A
B
0 0 0
0 1 1
1 0 1
1 1 0
7486 4 pori SAUEXCLUSV cu 2 intrri MMC 4030 - 4 pori SAUEXCLUSV cu 2
intrri

35
B
A
A
,cti&itatea de n&#are 25151 Pori loice 1
Co!petena dentific circuitele logice integrate dup criterii de clasificare
1.n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup
simbol.
2.n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup
funcia ndeplinit.
Durata' 20 !inute
cla:#
b. n tabelul de mai jos sunt reprezentate , n coloana A - simbolul unor pori
logice, iar n coloana B - expresia acestora. Stabilete corespondena ntre
elementele coloanei A i elementele coloanei B.
1.
d.
B A f =
2.
e.
B A f + =
3.
f. B A f + =
4.
d.
B A f =
5.
e. B A f =
f. B A f =
1 - .......; 2- .......; 3 - .......; 4 - .......; 5 - .......
c. n tabelul de mai jos sunt reprezentate , n coloana A - simbolul unor pori
logice, iar n coloana B - denumirea acestora. Stabilete corespondena ntre
elementele coloanei A i elementele coloanei B.
1. a. SAU EXCLUSV
2.
b. S
3.
c. S
4. d. SAU
5. e. SNU
f. NU
1 - 55555557 2- 55555557 3 - 55555557 = - 55555557 6 - 5555555
36
n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup
simbol.
n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice pe baza
tabelul de adevr corespunztor.
Durata' 10 !inute
cla:#
Se consider poarta S cu trei intrri, reprezentat n figura de mai jos.
a.Stabilete tabelul de adevr al acestei pori.
b.Pe baza foilor de catalog, identific circuitul integrat care realizeaz aceast funcie.
c. precizeaz structura intern a acestui circuit integrat.
d.Pe baza foilor de catalog, precizeaz configuraia pinilor pentru acest circuit integrat.
37
- 9 C f4-9
C
A
B
AB.C
C
Co!petena' Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate
n automatizri
1.n urma acestei activiti de nvare vei fi capabil s dentifici terminalele circuitelor
logice integrate pe baza cataloagelor de componente
2.n urma acestei activiti de nvare vei fi capabil s verifici funcionarea circuitelor
logice pe baza tabelul de adevr corespunztor.
Durata' 2 ore
(ipul acti&it#ii' 1ucrare practic# de la;orator
,cti&itatea :e &a de:f#8ura n la;oratorul de electronic#
Re:ur:e' platform experimental de laborator, fie de lucru, foi de
catalog.
a.Realizeaz (sau identific) circuitul din figura de mai jos, pe platforma
experimental din laborator.
Configuraia pinilor pentru circuitul 7408.
Conecteaz intrrile porilor la comutatoarele cu 2 poziii K
1
, K
2
i
K
3
.
Cele dou poziii ale comutatoarelor vor furniza strile logice ,0, respectiv ,1 la intrrile
porilor logice.
Lampa L
1
va lumina atunci cnd starea de la ieirea porii P
1
este ,1 i va fi stins
atunci cnd starea de la ieirea porii P
1
este ,0.
Lampa L
2
2
2
este ,0.
a.1. Cu ajutorul comutatoarelor, aplic, pe rnd, starea ,0, respectiv ,1 la intrrile A i
B ale porii P
1
.
Urmrete comportarea lmpii L
1
i completeaz tabelul de adevr din figura de mai
jos:
- 9 F
!
38
7408
0
1
0
1
0
1
A
B
C
P1
P2
L1
L2
K
1
K
2
K
3
F1
F2
7408
Scrie expresia funciei logice:
F
1
= .....................
a.2. Cu ajutorul comutatoarelor, aplic, pe rnd, starea ,0, respectiv ,1 la intrrile A, B
i C ale porilor P
1
i P
2
.
Urmrete comportarea lmpilor L
1
i L
2
i completeaz tabelul de adevr din figura de
mai jos:
- 9 C F
2
F
2
= .....................
a.3. Compar expresia funciei F
2
cu expresia funciei furnizate de o poart S cu trei
intrri.
b.Realizeaz (sau identific) circuitul din figura de mai jos pe platforma experimental
din laborator.

Configuraia pinilor pentru circuitul 7432.
Conecteaz intrrile porilor la comutatoarele cu 2 poziii K
4
, K
5
i
K
6
.
Cele dou poziii ale comutatoarelor vor furniza strile logice ,0,
respectiv ,1 la intrrile porilor logice.
Lampa L
3
3
3
este ,0.
Lampa L
4
4
4
este ,0.
b.1. Cu ajutorul comutatoarelor, aplic, pe rnd, starea ,0, respectiv ,1 la intrrile A i
B ale porii P
3
.
Urmrete comportarea lmpii L
3
i completeaz tabelul de adevr din figura de mai
jos:
- 9 F
&
39
B
L3
L4
F3
F4
P
3
7432
0
1
0
1
0
1
A
B
C
L3
L4
K
4
K
5
K
6
F3
F4
P
3
P4
7432
F
3
= .....................
b.2. Cu ajutorul comutatoarelor, aplic, re rnd, starea ,0, respectiv ,1 la intrrile A, B
i C ale porilor P
3
i P
4
.
Urmrete comportarea lmpilor L
3
i L
4
i completeaz tabelul de adevr din figura de
mai jos:
- 9 C F
,
F
4
= .....................
b.3. Compar expresia funciei F
4
cu expresia funciei furnizate de o poart SAU cu trei
intrri.
Reali/ea/ e)perimentul i cu celelalte tipuri de pori cunoscute
c5 ntocmete un referat cu tema "Studiul porilor loiceM5
Coninutul referatului:
o Titlul activitii de nvare
o Obiectivele activitii de nvare
o Schemele circuitelor cu pori logice realizate.
o Tabelele de adevr pentru funciile logice studiate.
o nterpretarea datelor experimentale
o Observaii i concluzii.
40
,cti&itatea de n&#are 2515= $dentificarea defectelor circuitelor loice 1
Co!petena Verific funcionarea circuitelor logice integrate
1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate
pentru implementarea funciilor logice.
2. n urma acestei activiti de nvare, vei fi capabil s identifici defectele n
funcionarea montajelor cu circuite logice integrate.
Durata' 1 or#
cla:#5
Re:ur:e' Fie de lucru, foi de catalog, flipchart.
Orani"are' Vei lucra organizai n echipe.
E&aluare D ,utoe&aluare' autoevaluare, coevaluare
6e consider circuitul lo#ic din fi#ura de mai 0os
(recizeaz !odul n care va fi afectat funcionarea circuitului daca apar
ur!toarele defecte?
a. +e0irea porii (
1
e4te per!anent n 4tare logic 0.
b. +e0irea porii (
2
c. +e0irea porii (
3
(entru fiecare 4ituaie identificai cauza @cauzeleA po4ibil a apariiei
defectului.
Indicaie: Analizai fiecare defect n mod independent de celelalte.
Clasa se va mpri n & echipe Fiecare echip va anali/a unul dintre
defecte 'up &1 de minute, #rupurile se reunesc n plen i comparai
re/ultatele, anali/ai re/ultatele i tra#ei conclu/iile
41
,cti&itatea de n&#are 25156 $dentificarea defectelor circuitelor loice 2
n urma acestei activiti de nvare, vei fi capabil s identifici defectele n funcionarea
montajelor cu circuite logice integrate.
Durata' 1 or#
cla:#5
Re:ur:e' Fie de lucru, platform de laborator, sond logic.
Sonda logic reprezint un instrument util n verificarea i depanarea
circuitelor logice.
a. Explic modul de utilizare sondei logice pentru verificarea
funcionrii circuitului din figura alturat.
b. Explic modul de manifestarea a sondei logice n punctul de testare TP2.
42
,cti&itatea de n&#are 25159 $dentificarea defectelor circuitelor loice 3
Durata' 1 or#
cla:#5
Re:ur:e' Fie de lucru, platform de laborator, pulser.
Pentru verificarea circuitului logic din figura de mai sus folosete un pulser logic.
a. Precizeaz care poart (pori) sunt testate atunci cnd pulserul este poziionat ca
in figur.
b. ndic ce alt instrument mai este necesar pentru a realiza testarea circuitului.
c. Explic necesitatea conectrii la mas a pulserului.
43
,cti&itatea de n&#are 25157 $dentificarea defectelor circuitelor loice =
Co!petena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate
n automatizri.
Durata' 1 or#
cla:#5
Re:ur:e' Fie de lucru, platform de laborator, sond logic, pulser.
Se consider circuitul logic din figura de mai jos.
Pentru verificarea circuitului logic din imaginea de mai sus folosete un pulser i o
sond logic. Cu ajutorul pulserului foreaz fiecare intrare i urmrete indicaia
sondei logice.
Precizeaz dac testul este concludent.
44
Fi8a de docu!entare 252 Para!etrii porilor loice
n realizarea blocurilor funcionale se folosesc de cele mai multe ori circuite electronice
din familii diferite, cu caracteristici diferite.
Circuitele TTL ((ransistor (ransistor 1ogic logic tranzistor-tranzistor) sunt realizate
cu tranzistoare bipolare.
Circuitele integrate logice n tehnologie MOS presupun utilizarea tranzistoarelor cu efect
de cmp cu poart izolat (Metal Oxide Semiconductor) cu canal n sau p. Aceast
tehnologie st la baza circuitelor integrate pe scar larg (LS Large Scale ntegration)
sau foarte larg (VLS Very Large Scale ntegration).
Criteriul care dicteaz folosirea uneia din familii este avantajul oferit de familia
respectiv ce se impune n cazul particular al operaiei efectuate n blocul funcional. De
exemplu, familia TTL ofer, datorit tehnologiei bipolare, viteze de lucru ridicate, iar
familia CMOS ofer circuite cu un consum de putere foarte mic.
(ara!etrii circuitelor logice 4e pot !pri n 2 categorii?
& caracteri4tici electrice 4tatice? de4criu co!portarea circuitelor n curent
continuu 4au la variaii lente n ti!p ale 4e!nalelorB
& caracteri4tici electrice dina!ice? de4criu co!portarea circuitelor la tranziii
rapide ale 4e!nalelor.
-aracteri4tici electrice 4tatice ?
1. >ivele logice de intrare? intervalele de ten4iune pentru care 4e atribuie
nivelele logice 0 4i 1 la intrarea unui circuit ? $+/< $+C.
2. >ivele logice de ie0ire? intervalele de ten4iune pentru care 4e atribuie 0 4i
1 la ie0irea unui circuit ? $1/< $1C .
3. argine de zgo!ot? $>C D $1C & $+C< $>/ D $1/ & $+/. /i!itele do!eniilor de
ten4iune core4punztoare ie0irilor 0i intrrilor 4unt a4tfel ale4e ncEt 4 fie
po4ibil ntotdeauna cuplarea a dou circuite cu o rezerva de ten4iune care
e4te c%iar !arginea de zgo!ot.
4. -urenii de intrare? curenii ce 4e pot nc%ide prin intrarea circuitului
pentru nivelele logice de intrare? $+/< $+CB ++/< ++C.
,. -urenii de ie0ire? curenii ce 4e pot nc%ide prin ie0irea circuitului pentru
nivelele logice de ie0ire? $1/< $1CB +1/< +1C.
). Fan&in @ factor de ncrcare la intrare A? nu!rul de ie0iri care pot fi
conectate la o intrare.
Fan&out @ factor de ncrcare la ie0ire A? nu!rul de intrri ce pot fi conectate
la o ie0ire.
(entru o cuplare corect e4te nece4ar ca fan&out fan&in.
*. (utere di4ipat pe poart? (d < e4te puterea ab4orbit de la 4ur4a de
ali!entare.
". -apacitate de intrare @ pentru 12 A? capacitatea intre intrare 4i !a4.
9..en4iunea de ali!entare.
-aracteri4tici electrice dina!ice ?
1. .i!pul de propagare? intervalul de ti!p 4cur4 intre aplicarea 4e!nalului la
intrare 0i obinerea r4pun4ului la ie0irea circuitului logic< t
p
.
2. .i!pul de tranziie? intervalul de ti!p in care are loc tranziia 4e!nalului
de la ie0irea circuitului< tt.
(rincipalul avanta# al circuitelor realizate n te%nologie ../ e4te viteza !are
de co!utaie.
45
3ezavanta#ul ace4tor circuite con4t n faptul c nu 4e pot conecta !ai !ulte
ie0iri n paralel. (entru a eli!ina ace4t dezavanta#< 4&au proiectat circuite la
care ie0irea e4te cu colectorul n gol @open colectorA.
Principalele avantaje prezentate de tehnologia MOS sunt:
tehnologia permite obinerea unui grad nalt de integrare;
puterea consumat de la sursele de alimentare este redus;
proces de fabricaie simplu;
costuri reduse.
Principalele dezavantaje sunt:
viteze medii de comutare;
putere redus la ieirea porii.
46
,cti&itatea de n&#are 25251 Co!paraie ntre te)noloia ((1 8i C%OS
n urma acestei activiti de nvare vei fi capabil s selectezi tipul de circuit logic optim
pentru o anumit aplicaie
Durata' 2 ore
(ipul acti&it#ii' Studiu de ca"
Re:ur:e' Fie de lucru,foi de catalog, nternet, flipchart.
Re/olvai sarcinile de lucru de mai 0os.
Pe baza consultrii foilor de catalog i a altor surse de documentare, stabilete
parametrii porilor logice.
Completeaz tabelul de mai jos:
Caracteristica Tehnologie TTL Tehnologie CMOS
Seria normal LS
Timp de comutaie
Consum n repaus
Consum n comutaie
Nivele de tensiune
Cureni de ieire
Tensiune de
alimentare
Grad de integrare
Pre
Analizeaz avantajele i dezavantajele diferitelor tipuri de pori logice.
ntocmete un referat cu tema: ,Comparaie ntre circuitele integrate TTL i CMOS
Fiecare echip va studia un anumit tip de pori logice. Dup 1 or, grupurile
se reunesc n plen i compar rezultatele i trag concluziile. Afiai pe
tabl/flip-chart rezultatele ntregii discuii. ntocmii referatele n cadrul
fiecrei echipe.
47
,cti&itatea de n&#are 25252 Di!en:ionarea re"i:toarelor conectate n circuite cu
pori ((1
n automatizri.
n urma acestei activiti de nvare vei fi capabil s conectezi porile logice prin
intermediul rezistoarelor
Durata' 1or#
Re:ur:e' Fie de lucru, foi de catalog, alte surse de documentare.
Rezolv sarcinile de lucru de mai jos.
Se consider circuitul integrat digital 74 LS 08.
Dimensioneaz rezistoarele necesare conectrii:
a ntre ieirea unei pori i intrarea altei pori
% intrrii unei porii la nivelul ,0
c intrrii unei porii la nivelul ,1
Indicaii.
"entru determinarea parametrilor electrici, utili/ea/ foile de catalo#
48
,cti&itatea de n&#are 25253 %#:urarea para!etrilor porilor loice
Co!petena' Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate
n automatizri.
1.n urma acestei activiti de nvare vei fi capabil s dentifici terminalele circuitelor
logice integrate pe baza cataloagelor de componente
2.n urma acestei activiti de nvare vei fi capabil s verifici funcionarea circuitelor
logice pe baza tabelul de adevr corespunztor.
3.n urma acestei activiti de nvare vei fi capabil s corelezi valorile variabilelor
logice cu nivelele de tensiune msurate n circuit.
Durata' 2 ore
(ipul acti&it#ii' 1ucrare practic# de la;orator
Re:ur:e' platform experimental de laborator, fie de lucru,
foi de catalog.
a.Realizeaz (sau identific) circuitul din figura de mai jos pe platforma
experimental din laborator.
Configuraia pinilor pentru circuitul TTL 7404.
Conecteaz intrarea circuitului la comutatorul cu 2 poziii K
1
.
Conecteaz rezistorul de sarcin, R
S
=1kD, la comutatorul cu 3 poziii
K
2
.
Monteaz n circuit aparatele de msurat.
Alimenteaz circuitul.
a.Cu ajutorul comutatorului K
1
aplic starea ,0, la intrarea porii P.
Nivelul la intrare va fi V
L
=0V.

Cu ajutorul ampermetrului msoar
L.
49
1 2
0V
5V
0V
5V
R
S A
K
2
K
1
V
P
16 7404
0V
5V
0V
5V
R
S A
K
2
K
1
V
P
L
=..............mA
Noteaz pe schem sensul curentului.
Cu ajutorul voltmetrului msoar nivelul la ieire V
OH
.
V
OH
=..............V
b.Cu ajutorul comutatorului K
2
conecteaz rezistorul de sarcin la mas.
Cu ajutorul voltmetrului msoar nivelul la ieire V'
OH
.
V'
OH
=..............V
Argumenteaz modificarea valorii nivelului de ieire.
...............................................................................................................................
Calculeaz valoarea curentului de ieire,
0H
:
S
H
H
R
V V
I
0
0
0
=
0H
=.....mA
c. Cu ajutorul comutatorului K
1
aplic starea ,1, la intrarea porii P.
Cu ajutorul comutatorului K
2
conecteaz rezistorul de sarcin 5V.
Nivelul tensiunii de intrare este V
H
=5V.
Cu ajutorul ampermetrului msoar
L.
H
=..............A
Cu ajutorul voltmetrului msoar nivelul la ieire V
OL
.
V
OL
=............V
Calculeaz valoarea curentului de ieire,
0L
:
S
L
L
R
V V
I
0
0
5
=
0L
=....mA
Parametrii electrici ai porii TTL 7404
V
L
[V]
L
[mA]
V
0H
[V]
0H
[mA]
50
0V
5V
0V
5V
R
S A
K
2
K
1
V
P
1
2
0V
5V
0V
5V
R
S A
K
2 K
1
V
P
16 7404
V
H
[V]
H
[A]
V
0L
[V]
0L
[mA]
Compar valorile obinute cu datele din foile de catalog.
d5 ntocmete un referat cu tema "Para!etri :tatici ai porilor loiceM5
o Schemele circuitelor cu pori logice realizate.
51
,cti&itatea de n&#are 2525= Para!etrii porilor loice 1
n urma acestei activiti de nvare vei fi capabil s selectezi circuitele integrate pentru
implementarea funciilor logice
Durata' 16 !inute
Re:ur:e' Fie de lucru,foi de catalog.
Puterea medie consumat de o poart NAND este de 10mW. Poarta se alimenteaz de
la surs de alimentare care furnizeaz la ieire tensiunea u = 5V5%.
Determin valoarea curentului absorbit de poart.
52
,cti&itatea de n&#are 25256 Para!etrii porilor loice 2
Co!petena' +dentific circuitele logice integrate dup criterii de cla4ificare
simbol.
tabelul de adevr corespunztor.
Durata' 1 or#
(ipul acti&it#ii' Cu;ul
:au n :ala de cla:#5
Re:ur:e' Fie de documentare, foi de catalog, alte surse de
documentare.
Orani"are' Elevii se vor organiza n 6 echipe.
E&aluare D ,utoe&aluare' coevaluare.
Folosii un cub care semnific, n mod simbolic, tema ce urmeaz a fi explorat:
Parametrii porilor logice. Cubul are nscrise pe fiecare dintre feele sale 'escrie,
Compar, -nali/ea/, -socia/, -plic, -r#umentea/ Pe tabl, profesorul
detaliaz cerinele de pe feele cubului cu urmtoarele:
De:crie' parametri porilor logice.
Co!par#: parametri porilor logice din familia TTL cu ai celor din familia CMOS.
,nali"ea"#: parametri funciilor logice.
,:ocia"#: transform o poart NAND ntr-o poart NU.
,plic#' pe baza parametrilor specifici, identific aplicaii ale porilor logice pentru
situaii practice.
,ru!entea"#' De ce se utilizeaz porile logice n sisteme de automatizare.
Conductorul fiecrui grup va rostogoli cubul. Echipa sa va explora tema din
perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul pe
o foaie de flip-chart.
Dup 1 or, grupurile se reunesc n plen i vor mprti clasei rezultatul analizei.
Afiai pe tabl, flip-chart rezultatele ntregii discuii.
:%servaie. Rosto#olii cu%ul de mai multe ori, astfel nct echipele s ai% sarcini
diferite
53
Fi8a de docu!entare 253 ,nali"a 8i :inte"a circuitelor loice
co!;inaionale
Circuitele logice combinaionale sunt circuite fr memorie (independente de propriile
stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii logice
ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist.
n legtur cu circuitele logice combinaionale, se pun de regul dou probleme
importante i anume: analiza i sinteza c.l.c.
,nali"a circuitelor loice co!;inaionale
Analiza c.l.c. pornete de la schema logic cunoscut a circuitului i urmrete
stabilirea modului de funcionare a acestuia, fie prin construirea tabelului de funcionare,
fie prin scrierea formei analitice a funciei de ieire.
Spre e@e!plu< pornind de la :c)e!a loic# a unui c5l5c5 :i!plu din fiura de !ai
Eo:< :e deduce< din aproape n aproape< ur!#rind tran:for!#rile :e!nalelor de
intrare< e@pre:ia analitic# a funciei de ie8ire'
B A B A Y + =
Construirea tabelului de funcionare este
acum extrem de simpl i urmeaz paii
prezentai n coloanele tabelului de
adevr urmtor:
B - 9 - 9 - 9 - 3 , 3 , N + =
0 0 1 1 0 0 0
0 1 1 0 0 1 1
1 0 0 1 1 0 1
1 1 0 0 0 0 0
Se recunoate funcia de ieire i tabelul de funcionare al circuitului SAU-EXCLUSV
(XOR).
Sinte"a circuitelor loice co!;inaionale
Sinteza c.l.c. pornete de la funcia pe care trebuie s o ndeplineasc circuitul
i i propune obinerea unei variante (minimale) a structurii acestuia.
Etapele sintezei sunt:
1.Formularea / exprimarea, n termeni ct mai precii, a problemei care trebuie
rezolvat (stabilirea funciei logice care trebuie implementat).
2. Construire tabelului de adevr care stabilete relaia dintre variabilele de intrare
i cele de ieire.
3. Aplicarea unei metode de minimizare a funciei, pentru a obine o form
redus/minim a funciei (form conjunctiv sau form disjunctiv).
4. mplementarea circuitului cu pori logice (desenarea circuitului).
5. Verificarea (testarea) circuitului.
Dup modul n care este scris funcia, implementarea se poate face n diverse
variante, printre care:
a) cu orice combinaie de circuite logice elementare;
b) numai cu circuite NAND;
54
A
B
A
B
B A B A Y + =
B A
B A
c) numai cu circuite NOR.
Spre exemplu, considernd funcia: B A Y = i tabelul ei de funcionare, se
propune realizarea sintezei circuitului corespunztor n mai multe variante.

3 4
0 0 0
0 1 1
1 0 1
1 1 0
a; 6inte/a utili/nd mai multe tipuri de
circuite lo#ice elementare
Pornind de la tabelul de adevr de mai sus,
se observ c forma canonic disjunctiv
(f5c5d5) a funciei este cea exprimat de
relaia B A B A Y + = . Fiind o form deja
minimal, implementarea ei conduce la
circuitul din figura alturat.
Procednd similar, dar utiliznd forma canonic conjunctiv (f5c5c5), se obine:
( ) ( ) B A B A Y + + =
,
care n urma implementrii conduce la circuitul din figura de mai jos:

%; 6inte/a numai cu pori <-<'
Aplicnd De Morgan asupra f5c5d5, se obine:
( ) ( ) B A B A B A B A Y = + = ,

a crei implementare poate fi realizat numai cu
NAND-uri i conduce la circuitul din figura
alturat:
c;6inte/a numai cu pori <:R
Aplicnd De Morgan asupra f5c5c5, se obine:
( ) ( ) ( ) ( ) B A B A B A B A Y + + + = + + = ,

a crei implementare poate fi fcut numai cu NOR-
uri i conduce la circuitul din figura alturat:
55
A
B
A+
B
B A+
A
B
( ) ( ) B A B A Y + + =
A
B
Y
+Vc
c
A
B
Y
A
B
A
B
B A B A Y + =
B A
B A
,cti&itatea de n&#are 25351 $!ple!entarea funciilor loice 1
n urma acestei activiti de nvare, vei fi capabil s selectezi circuite integrate pentru
implementarea funciilor logice.
Durata' 1 or#
cla:#5
Orani"are' Vei lucra organizai n 4 echipe.
Se consider funcia logic:

B A B A f + =
mplementeaz funcia n urmtoarele variante:
a)cu pori S,SAU,NU
b)cu pori S-NU
c)cu pori SAU-NU
d)cu pori SAU-EXCLUSV
Analizeaz economicitatea fiecrei implementri.
Fiecare echip va implementa funcia n una dintre variante i va analiza
economicitatea implementrii. Dup 30 de minute, grupurile se reunesc n
plen i compar rezultatele i trag concluziile.
Indicaii.
! =tili/ea/ postulatele i teoremele al#e%rei lo#ice pentru a transforma funcia ntr3o
form convena%il fiecrei variante de implementare
2 <otea/ n dreptul fiecrei pori utili/ate la implementare codul corespun/tor porii i
fraciunea care arat ct repre/int poarta n cadrul circuitului inte#rat folosit
-nali/ea/, pentru fiecare variant de implementare, cte pori s3au utili/at, cte
circuite inte#rate sau folosit i cte pori au rmas nefolosite
& Pentru rezolvarea sarcinilor de lucru, poi cuta n glosar cuvintele subliniate.
56
n urma acestei activiti de nvare, vei fi capabil s selectezi circuite integrate pentru
Durata' 1 or#
cla:#5
Se consider funcia logic descris n tabelul de adevr de mai jos:
a) minimizeaz funcia folosind postulatele i teoremele algebrei logice.
b) implementeaz funcia cu pori logice.
c) Analizeaz economicitatea implementrii.
implementa funcii numai cu pori <-<' cu 2 intrri, iar cealalt 0umtate
va implementa funcia numai cu pori <-<' cu 2 intrri i cu trei intrri
'up &1 de minute, #rupurile se reunesc n plen i comparai re/ultatele,
anali/ai implementrile i tra#ei conclu/iile
Indicaii.
! =tili/ea/ postulatele i teoremele al#e%rei lo#ice pentru a transforma funcia ntr3o
form convena%il fiecrei variante de implementare
2 <otea/ n dreptul fiecrei pori utili/ate la implementare codul corespun/tor porii
i fraciunea care arat ct repre/int poarta n cadrul circuitului inte#rat folosit
57
C B A f
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
-nali/ea/, pentru fiecare variant de implementare, cte pori s3au utili/at, cte
circuite inte#rate sau folosit i cte pori au rmas nefolosite
& Pentru rezolvarea sarcinilor de lucru, poi cuta n glosar cuvintele subliniate.
58
n urma acestei activiti de nvare, vei fi capabil s identifici defectele circuitelor
logice combinaionale prin interpretarea formelor de und.
Durata' 1 or#
cla:#5
Se consider circuitul logic combinaional din figura de mai jos (a.).
La aplicarea formelor de und la intrare, reprezentate n figura b., se obine la ieire
forma de und Y, reprezentat n aceiai figur.
a. Verific corectitudinea formei de und de la ieire prin dou metode: (1) deducnd
expresia analitic a funciei i (2) cu ajutorul tabelului de adevr.
b. n cazul n care forma de und nu este corect, identific poarta (porile) defect.
c.
verifica corectitudinea formei de und de la ieire prin prima metod
indicat, iar cealalt 0umtate va verifica corectitudinea formei de und de
la ieire prin cea de a doua metod indicat 'up &1 de minute, #rupurile
se reunesc n plen i comparai re/ultatele, anali/ai re/ultatele i tra#ei
conclu/iile
:%servaie. o poart defect are ieirea fie permanent n starea >, fie permanent n
starea 7, oricare ar fi valorile lo#ice aplicate la intrare
59
a5 ;.
P1
P3
P4
P5
P2
A
B
C
D
E
Y
A
B
C
D
E
Y
,cti&itatea de n&#are 2535= $!ple!entarea funciilor loice =
2. n urma acestei activiti de nvare, vei fi capabil s exemplifici aplicaii cu circuite
logice integrate n automatizri.
Durata' 1 or#
cla:#5
Rezolv sarcinile de lucru de mai jos:
n figura de mai jos este reprezentat un circuit de comand pentru aprinderea unui bec,
din oricare dintre punctele A, B sau C.
mplementeaz acest circuit de comand:
a. Cu pori logice NU, S, SAU.
b. Cu pori logice SAU EXCLUSV.
implementa circuitul cu pori lo#ice <=, ?I, 6-=, iar cealalt 0umtate va
implementa circuitul cu pori lo#ice 6-= 5@C7=6IA 'up &1 de minute,
#rupurile se reunesc n plen i comparai re/ultatele, anali/ai re/ultatele i
tra#ei conclu/iile
Observaie: n reeaua de comutaie din figur contactul normal deschis este notat cu
variabila nenegat (A), iar contactul normal nchis este notat cu variabila negat ( A).
Funcia logic L este adevrat cnd circuitul becului se nchide pe una din cele patru
ramuri n paralel, dac toate contactele de pe aceast ramur sunt nchise.
60
A
A
A
A
B
B
C
B
B
C
Durata' 1 or#
cla:#5
(roiecteaz un circuit logic a crui ie0ire 4 fie n 4tarea 1 dac 0i nu!ai
dac 0oferul e4te a0ezat 0i cel puin una din u0i e4te de4c%i4.
a. Construiete tabelul de adevr i minimizeaz funcia cu ajutorul
diagramelor Veitc! "arnaug.
b. Rezolv proble!a pe etape< introducEnd o variabil inter!ediar care
4 fie n /15 cEnd cel puin o u0 e4te de4c%i4.
Indicaii:
&3in con4iderente de 4i!plitate a con4truciei< con4ider 4e!nalele de la
u0i n 4tarea /15 cEnd u0ile 4unt de4c%i4e 0i< de a4e!enea< 4e!nalul de
la 4caun e4te n /15 cEnd 0oferul e4te a0ezat.
& >oteaz cu A 0i B 4e!nalele de la u0i 0i cu C 4e!nalul de la 4caun.
implementa circuitul prin prima metod, iar cealalt 0umtate va
implementa circuitul prin cea de a doua metod 'up &1 de minute,
#rupurile se reunesc n plen i comparai re/ultatele, anali/ai re/ultatele i
tra#ei conclu/iile
61
Durata' 1 or#
(ipul acti&it#ii' %iniproiect
Proiecteaz un circuit logic combinaional de tip "cheie electronic" cu 3 intrri i o
singur ieire. Fiecare intrare reprezint starea unui contact: dac contactul este
deschis, acesta furnizeaz 1 logic pe intrarea respectiv. n starea iniial toate
contactele sunt deschise i ieirea circuitului este n 1 logic, adic alarma este
dezactivat.
Dac nchiderea contactelor (care pot aciona de exemplu nite zvoare electro-
magnetice) se face ntr-o anumit ordine prestabilit, atunci ieirea rmne n 1 logic i
alarma nu este declanat. Dac ordinea de nchidere a contactelor nu este respectat,
ieirea trece n 0 logic i se afieaz starea de alarm prin aprinderea unui LED.
Cte combinaii posibile exist? Dar pentru 5 contacte? Explicai cum trebuie s fie
contactele i de ce.
Clasa se va mpri n echipe Fiecare echip va implementa circuitul
'up ,* de minute, #rupurile se reunesc n plen i comparai re/ultatele,
anali/ai re/ultatele i tra#ei conclu/iile
62
Fi8a de docu!entare 25= PRO-R,%U1 Diital >or?:
Exist mai multe posibiliti de a verifica funcionarea corect a unui circuit care
realizeaz o funcie logic. Una dintre ele este simularea cu ajutorul unui program de
analiz a circuitelor logice.
n continuare se va prezenta programul 'i#ital BorCs(Digital Works for Microsoft
Windows 2.04 D 1997 David John Barker) care permite o astfel de analiz.
Pentru lansarea n execuie a programului se face dublu clic pe icoana
corespunztoare, cea prezentat mai jos.
Se va trece acum n revist principalele elemente ale lucrului cu fiierele
specifice programului; la apariia ecranului de nceput, n partea stng sus exist
opiuni pentru:
- crearea unui nou fiier,
- ncrcarea unui fiier creat anterior,
< - memorarea fiierului deja deschis.
Urmeaz apoi linia pentru selectarea porilor logice, cu icoanele prezentate mai jos:
1 2 3 4 5 6 7
1) SAU, 2) SAU-NEGAT, 3) SAU-EXCLUSV, 4) SAU-EXCLUSV-NEGAT, 5) NU, 6) S,
7) S-NEGAT
Orice selecie se poate face printr-un clic al butonului din stnga al mouse-ului i,
dup aceea, printr-un clic al aceluiai buton n zona activ a ecranului, cea cu grila
punctat, colorat n galben pal, se poziioneaz poarta n zona dorit. Pentru fiecare
poart selectat astfel (i reprezentat iniial punctat pe ecran) se poate stabili numrul
de intrri, dnd clic pe butonul din dreapta al mouse-ului apoi pe ,$nput:M i se
selecteaz 2,3 sau 4 intrri.
Pentru a face conexiuni se folosete o unealt special, cea aflat la
extremitatea din dreapta a celui de-al doilea rnd de icoane i notat cu semnul !.
Odat selectat cu un clic al butonului din stnga al mouse-ului, ea poate fi folosit
dup cum urmeaz:
Pentru a putea aduce n starea 0 logic sau 1 logic una dintre intrrile unei pori,
se folosete aa numita intrare interactiv, aflat pe bara de instrumente, redat n
figura alturat, n zona afectat semnalelor de intrare.
63
ntrare interactiv
Pentru a amplasa la intrarea unei pori (sau a unui alt circuit) un astfel de
dispozitiv este necesar sa facem clic pe icoana aferent, se poziioneaz cursorul pe
ecran, n zona prevzut pentru desenarea circuitului (cea cu gril punctat), urmat de
un nou clic pentru validarea poziiei alese. 'up po/iionare este necesar s facem
le#tura dintre acest dispo/itiv i intrarea respectiv, folosind unealta pentru le#turi,
E!;, aa cum s3a artat mai sus 6impla po/iionare pe ecran a sim%olului nu este
suficient pentru o simulare corect F
Pentru a trece acest dispozitiv dintr-o stare n cealalt este necesar s
parcurgem paii pui n eviden de desenul urmtor.
Unu logic este reprezentat, n cazul unei intrri interactive, prin culoarea roie a
cerculeului din interiorul simbolului, n timp ce bitul zero este reprezentat prin culoarea
alb.
Pentru a pune n eviden starea unei ieiri se folosete un dispozitiv numit led,
aflat pe cea de-a doua bar cu unelte, alturi de dispozitivul de afiare cu opt
segmente.
LED
Pentru a aeza un led n zona activ a ecranului se selecteaz acest dispozitiv pe
bara cu unelte i apoi se face clic n poziia dorit. Este necesar legarea acestui
dispozitiv la ieirea circuitului a crui stare dorim s o monitorizm - n acest scop se
folosete unealta de legturi, !.
64
,cti&itatea de n&#are 25=51 ,nali"a circuitelor loice folo:ind prora!ul Diital
>or?:
n automatizri.
2. n urma acestei activiti de nvare, vei fi capabil s simulezi funcionarea porilor
logice.
3. n urma acestei activiti de nvare, vei fi capabil s descrii funcionarea circuitelor
logice combinaionale pe baza tabelului de adevr.
Durata' 2 ore
(ipul acti&it#ii' Si!ulare
:au de infor!atic#< a:tfel ncIt fiecare ec)ip# :# ai;#
acce: la un calculator5
Re:ur:e' Calculator, program de simulare Diital >or?:.
Orani"are' Vei lucra organizai pe echipe.
E&aluare D ,utoe&aluare' Referat
a5 Stabilirea tabelului de adevr pentru porile logice S, S-NU, SAU, SAU-NU,
SAU-EXCLUSV, SAU-EXCLUSV NEGAT. Urmai indicaiile urmtoare:
selectai, pe rnd, porile amintite mai sus i se poziioneaz n zona destinat
circuitului;
pentru fiecare dintre ele legai la ambele intrri dispozitivele denumite intrri
interactive; (nu uitai s le#ai efectiv aceste dispozitive, folosind unealta de legturi,
!);
la ieirea fiecrei pori legai cte un led pentru a putea stabili starea sa logic;
(nu uitai s le#ai efectiv aceste dispozitive, folosind unealta de legturi, !);
facei clic pe butonul pentru a pomi efectiv simularea.
transformai cursorul astfel nct s se poat comanda intrrile interactive.
Comandnd intrrile interactive, stabilii tabelele de adevr pentru fiecare poart n
parte.
;5 Pornind de la variabilele binare A, B, C i D, realizai cu pori logice urmtoarele
funcii:
( )
( )( )
( ) C B A B A f
D C B A f
C D B A f
D BC A f
4
3
2
1
+ + + =
+ + =
+ =
+ + =
Pentru fiecare dintre funciile de mai sus, stabilii tabelul de adevr, folosind intrri
interactive i led-uri.
c5 ntocmete un referat cu tema ",nali"a porilor loiceM5
o Schemele cu pori logice simulate cu ajutorul programului.
o Tabelele de adevr pentru funciile logice studiate.
65
(e!a 35 Circuite loice co!;inaionale
Fi8a de docu!entare 351 Codificatoare
Pentru prelucrarea datelor n sistemele digitale i apoi pentru citirea i afiarea
rezultatelor prelucrrii, sunt necesare mai multe etape de lucru:
codarea i decodarea (transformarea datelor dintr-un cod n altul)
multiple)area (transmiterea ctre o ieire a unei singure informaii dintr-un grup
de informaii)
demultiple)area (introducerea succesiv a datelor la diferite adrese posibile)
Toate aceste operaii pot fi realizate cu ajutorul porilor logice conectate n combinaii
rezultate n urma stabilirii funciei (funciilor) logice de transfer pe care trebuie s o (le)
realizeze circuitul.
Circuitele logice combinaionale (C.L.C.) sunt circuite fr memorie (independente de
propriile stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii
logice ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist.
Schema bloc a unui circuit logic combinaional este dat n figura de mai jos, iar funciile
de ieire ale acestuia pot fi scrise sub forma:
y
k
= y
k
(x
1
, x
2
, ... , x
n
), cu k = 1, 2, ... , m.
n general circuitele logice combinaionale sunt circuite integrate pe scar medie
(codificatoare, decodificatoare, multiplexoare, demultiplexoare, sumatoare,
comparatoare) dar si pe scar mare (memorii nevolatile - ROM, matrice logice
programabile - PLA).
Codificatorul este circuitul logic combinaional care
genereaz la ieire un cod unic pentru fiecare intrare
activat.
Un codificator are un anumit numr de intrri (codul de
intrare), dintre care doar una poate fi activat la un
moment dat i < ieiri care reprezint numrul de bii ai
codului n care sunt reprezentate informaiile de la intrare.
La un circuit de codare numrul de bii ai codului de ieire
este mai mic dect numrul de bii ai codului de intrare.
Exemplu:
Codificator din :i:te!ul de nu!eraie "eci!al n :i:te!ul de nu!eraie ;inar5
66
8
1
8
2
8
n
y
1
y
2
y
m
.
.
.
n figura de mai jos este prezentat schema bloc. Circuitul are 10 intrri,
corespunztoare celor 10 cifre zecimale: 0,1.2,3,4,5,6,7,8,9 i genereaz un, la ieire
un cod de 4 bii. La aplicarea la intrare a unei cifre zecimale, i se activeaz intrarea
i
,
iar la ieire se genereaz codul binar corespunztor cifrei i.
Funcionarea circuitului este descris n tabelul de adevr de mai jos:
Pe baza tabelului, se observ c ieirea O
3
are valoarea logic
1 numai atunci cnd la intrare se plic cifra 8 sau 9, adic atunci
cnd este activat intrare
8
i intrarea
9
, deci funcia logic
corespunztore ieirii O
3
este:
O
3
=
8
+
9
Urmnd acelai raionament, se deduc i expresiile funciilor
logice corespunztoare celorlalte ieiri:
O
2
=
4
+
5
+
6
+
7
O
1
=
2
+
3
+
6
+
7
O
0
=
1
+
3
+
5
+
7
+
9
Structura circuitului codificator, implementat pe baza ecuaiilor deduse mai sus, este
reprezentat n figura de mai jos:
Circuitul se compune din 4 pori SAU cu 2,4 i 5
intrri.
:%servaie. Codificatorul se implementea/ cu pori
6-= atunci cnd intrrile sunt active n ! lo#ic -tunci
cnd intrrile sunt active n 1 lo#ic, implementarea
codificatorului se reali/ea/ cu circuite de tip <-<'
Analiznd circuitul codificator implementat se constat dou deficiene:
1. La ieire nu se poate face distincia ntre situaia n care la intrare se
activeaz intrarea
0,
respectiv

cifra "0 i situaia n care nici o intrare
nu este activat.
67
Aceast deficien se nltur prin adugarea unei intrri suplimentare care va indica
activarea uneia dintre intrri.
2. Circuitul nu funcioneaz corect atunci sunt activate mai multe intrri
simultan.
Aceasta deficien se poate elimina prin introducerea unei prioriti n
generarea codului. La o codificare cu prioritate, fiecrei intrri
i
i se atribuie o
anumit prioritate. Astfel, la activarea simultan a mai multor intrri, codificatorul
prioritar va genera numai codul intrrii activate care are prioritatea cea mai ridicat.
Codificatoarele se realizeaz sub form de circuite integrate pe scar medie(MS).
Circuitele integrate reprezentative sunt 74147i 74148.
Circuitul integrat codificator prioritar standard 74147 dispune de 9 intrri (1,., 9) si 4
ieiri (D, C, B, A). De notat c cifra 0 nu este conectat la circuit deoarece ea nu apare
n nici o expresie a funciilor de ieire. Circuitul 74147 are si intrrile si ieirile active pe
nivel sczut.
Configuraia pinilor pentru circuitul integrat 74147 este prezentat n figura de mai jos:

Circuitul integrat logic 74148 dispune de 8 intrri (0,1,.,7) si 3 ieiri (A2, A1, A0). n
plus, circuitul mai are o intrare de validare E, activ pe nivel sczut, conectat la primul
nivel al porilor logice pentru a le controla funcionarea si 2 semnale de ieire EO si GS
cu urmtoarea semnificaie:
E$ - intrare de validare (ENABLE N), este activ pentru "0:
E$ =0 intrrile sunt active
E$ =1 intrrile sunt inactive
EO=0 toate intrrile sunt inactive
-S=0 cel puin o intrare este activ
74148 are intrrile si ieirile active pe nivel sczut.
Configuraia pinilor pentru circuitul integrat 74148 este prezentat n figura de mai jos:

68
,cti&itatea de n&#are 35151 Codificatoare 1
1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru
Durata' 1or#
mplementeaz un codificator cu opt intrri i 3 ieiri care funcioneaz conform
tabelului de adevr de mai jos.
dentific dezavantajele acestui circuit.
69
n urma acestei activiti de nvare vei fi capabil s identifici defectele n funcionarea
circuitelor logice.
Durata' 30 !inute
E&aluare D ,utoe&aluare' autoevaluare, coevaluare.
Se consider circuitul codificator din figura de mai jos.
a. dentific poarta defect dac se codific corect numai cifrele impare. Specific
tipul defectului.
b. dentific poarta defect dac se codific corect numai cifrele pare. Specific
tipul defectului.
c. dentific poarta defect dac nu se codific corect cifrele 8 i 9. Specific tipul
defectului.
Clasa se va mpri n trei echipe Fiecare echip va anali/a funcionarea
codificatorului n una dintre situaiile descrise n enun i va identifica
defectul 'up !* de minute, #rupurile se reunesc n plen anali/ea/
re/ultatele i tra# conclu/iile
70
1
2
3
=
6
9
7
A
+
P
1
N
2

N
0

N
1

N
3

P
2
P
3
P
=
n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru
Durata' 1 or#
Un dezavantaj al codificatorului este acela c la ieire nu
se poate face distincia ntre situaia n care la intrare se
activeaz intrarea
0,
respectiv

cifra "0 i situaia n care
nici o intrare nu este activat.
O modalitate de rezolvare a acestei inconveniene este
prezentat n figura de mai jos.
Analizeaz soluia propus i explic funcionarea
circuitului.
71
,cti&itatea de n&#are 3515= Codificatorul 7=1=7
n urma acestei activiti de nvare vei fi capabil s identifici defectele n funcionarea
circuitelor logice.
Durata' 30 !inute
Un circuit de codificare din sistemul zecimal n sistemul binar realizat cu ajutorul
circuitului integrat 74147 are prezint urmtoarea comportare:
a. Codific corect numai cifrele impare.
b. Codific corect numai cifrele pare.
c. Nici o ieire nu este activat dac se dorete codificarea cifrei 7.
d. Daca la intrare se aplic cifra 4, la ieire se obine codul 0000, dac la intrare se
aplic cifra 6, la ieire se obine codul 0010, intrare se aplic cifra 7, la ieire se
obine codul 0110.
Pe baza foilor de catalog, identificai defectul circuitului pentru fiecare caz n parte.
Clasa se va mpri n , echipe 'up !* de minute, #rupurile se reunesc n
plen anali/ea/ re/ultatele i tra# conclu/iile
72
,cti&itatea de n&#are 35156 Codificatoare =

Co!petena dentific circuitele logice integrate dup criterii de clasificare.
2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor
integrate pe baza cataloagelor de componente.
Durata' 30 !inute
n figurile de mai jos este reprezentat un circuit integrat .
a5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru
circuitul 74147.
;5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru
circuitul 74148.
c5 dentific deosebirile dintre cele dou tipuri de codificatoare
73
Fi8a de docu!entare 352 Decodificatoare
Decodificatoarele sunt circuite logice combinaionale cu n intrri i m ieiri care
activeaz una sau mai multe ieiri n funcie de cuvntul de cod aplicat la intrare (m=2
n
).
Schema bloc a unui decodificator este prezentat n figura de mai jos:
,plicaiile decodificatoarelor :unt'
Decodificatoare de adre:e pentru selecia unei locaii de memorie sau a unui periferic
de intrare-ieire. Memoriile i porturile perifericelor sunt legate la aceiai linii prin care
sunt trimise adresele de selecie. La un moment dat numai un periferic (sau locaie de
memorie) poate fi selectat i anume acela care este legat la ieirea activat a
decodificatorului adresei.
Decodificatoare 3CD-"eci!al, care pot fi realizate prin proiectare specific cu ajutorul
diagramelor V-K i apoi implementate n circuite
Decodificatoare pentru afi8oare pe 7 :e!ente, care au ca intrri cei 4 bii ai codului
BCD (zecimal codificat binar) iar ca ieiri cele 7 segmente ale cifrelor zecimale.
$!ple!entarea funciilor loice5
$ecodificatorul de adres
Decodificatorul de adres activeaz linia de ieire a crei adres codificat binar
este aplicat la intrri.
Schema bloc i tabelul de adevr al unui decodificator de adres cu n=2 intrri
i m=2
2
=4 ieiri este prezentat n figura de mai jos.
Din tabelul de adevr se obin expresiile funciilor de ieire.
0
, , N 7 , , N 7 , , N 7 , , N
1 3 0 1 2 0 1 1 0 1 0
= = = =

O varianta de implementare este prezentat n figura de mai jos.
74
F
0
A
1
A
n&1
.
.
.
.
.
.
F
!&1
F
1
A
0
5
4
5
4
%
4
2
4
3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
DCD
,
0
,
1
N
0
N
1
N
3
N
2
,
1
,
0
N
1
N
2
N
3
N
0
Cele mai uzuale decodificatoare de adrese sunt:
- 7=1S13+ (7=.C13+) care conine dou decodificatoare binare 2/4 ( 2 = n
i 4 = m ) complet independente, fiecare avnd o intrare de validare proprie
activ pe ,0 (,), dou intrri de selecie ( corespunde lui 2
1
, 3
corespunde lui 2
!
) i patru ieiri (4
5
, 4
%
, 4
2
, 4
3
).

- 7=1S13A (7=.C13A) un decodificator binar 3/8 avnd o intrare de
validare activ pe ,1 (,
%
), dou intrri de validare active pe ,0 (,
2
, ,
23
),
trei intrri de selecie (, 3, C) i opt ieiri (4
5
, . 4
6
,).

Funcionarea DCD 7=1S13A:
- validarea DCD presupune
" "1
1
G =
i
" "0
B 2
G
A 2
G = =
. Dac una din aceste condiii
nu este ndeplinit, toate ieirile sunt inactive (adic sunt pe ,1) indiferent de codul de
selecie -, 9, C (figura 1)
- dac DCD este validat corect, este activ (pe ,0) linia de ieire
corespunztoare codului de selecie. De exemplu, dac - 4 G!H i 9 4 C 4 G1H atunci
linia I
!
4 1 (figura 2), dac - 4 G1H, 9 4 G1H, i C 4 G!H atunci linia I
,
4 1 (figura 3) i dac
- 4 G1H, 9 4 G!H, i C 4 G!H atunci linia I
+
4 1 (figura 4).
75
Y
0
Y
1
Y
2
Y
3
G
1
A
B
74LS1
38
C
G
2A
G
2B
Y
4
Y
5
Y
6
Y
7
Y
0
Y
1
Y
2
Y
3
G
A
B
74LS139
Figura 1; Figura 2; Figura 3; Figura 4.
$ecodificatorul C$7!ecimal
Prescurtarea BCD semnific n limba romn "zecimal codat binar".
Schema bloc a unui decodificator BCD-zecimal este prezentat n figura de mai jos.
Spre deosebire de codul binar natural, BCD nu include combinaiile binare 1010,
1011, 1100, 1101, 1110, 1111, combinaii ce corespund numerelor zecimale 10, 11, 12,
13, 14 i 15.
Apariia oricreia din cele 6 combinaii de intrare excluse, duce toate ieirile n
starea "1". Se spune c decodificatorul rejecteaz datele false.
Funcionarea decodificatorului (n variant integrat - 7442) este descris de
tabelul de adevr:
5
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
8
Y
9
Y
76
Y
0
Y
1
Y
2
Y
3
G
1
A
B
74LS138
C
G
2A
G
2B
Y
4
Y
5
Y
6
Y
7
0
0
0
1
1
1
1
1
1
1
1
1
0
0
Y
0
Y
1
Y
2
Y
3
G
1
A
B
74LS138
C
G
2A
G
2B
Y
4
Y
5
Y
6
Y
7
1
0
0
0
1
1
1
1
1
1
1
1
0
0
Y
0
Y
1
Y
2
Y
3
G
1
A
B
74LS138
C
G
2A
G
2B
Y
4
Y
5
Y
6
Y
7
1
0
0
1
1
1
1
0
1
1
1
0
0
1
Y
0
Y
1
Y
2
Y
3
G
1
A
B
74LS138
C
G
2A
G
2B
Y
4
Y
5
Y
6
Y
7
1
0
0
1
1
1
1
1
1
1
0
0
1
1
0 0 0 0 0 0 1 1 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1 1 1
2 0 0 1 0 1 1 0 1 1 1 1 1 1 1
3 0 0 1 1 1 1 1 0 1 1 1 1 1 1
4 0 1 0 0 1 1 1 1 0 1 1 1 1 1
5 0 1 0 1 1 1 1 1 1 0 1 1 1 1
6 0 1 1 0 1 1 1 1 1 1 0 1 1 1
7 0 1 1 1 1 1 1 1 1 1 1 0 1 1
8 1 0 0 0 1 1 1 1 1 1 1 1 0 1
9 1 0 0 1 1 1 1 1 1 1 1 1 1 0
10 1 0 1 0 1 1 1 1 1 1 1 1 1 1
11 1 0 1 1 1 1 1 1 1 1 1 1 1 1
12 1 1 0 0 1 1 1 1 1 1 1 1 1 1
13 1 1 0 1 1 1 1 1 1 1 1 1 1 1
14 1 1 1 0 1 1 1 1 1 1 1 1 1 1
15 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Decodificatorul 3CD - 7 :e!ente
Decodificatorul BCD - 7 segmente accept un cod de intrare
BCD i produce ieirile adecvate pentru selectarea segmentelor
unui digit cu 7 segmente utilizat pentru reprezentarea numerelor
zecimale 0, 1, .., 9.
Dac cele 7 ieiri ale decodificatorului sunt active n stare
"sus, ele se noteaz cu a, b, ., g i vor comanda un display cu 7
segmente, n care LED-urile se afl n conexiune catod comun
(KC), ca n figura de mai jos,b.
Dac ieirile decodificatorului sunt active n stare "jos, ele
se noteaz cu
g ,..., b , a
i vor comanda un digit ale crui LED-uri se afl n conexiune
anod comun (AC), ca n figura de mai jos c.

(a) (b) (c)

77
d
c
!
" #
$
.
.
.
.
.
.
"
!
.
.
.
.
.
.
%C%
BC% - 7 &!'
A
0
A
3
A
1
A
2
. . .
.
. . .
.
$ "
!
O variant a decodificatorului BCD 7 segmente o constituie circuitul integrat 7447, ale
crui ieiri sunt active n 0 logic, impunndu-se din acest motiv utilizarea unui display cu
7 segmente cu anod comun. Configuraia pinilor a acestui circuit integrat este
3ecodificatorul 7-3 & * 4eg!ente *4/24* deine un eta# final driver open
colector. Gn felul ace4ta el e4te capabil 4 4e conecteze direct la afi0oarele cu
/93&uri. -ircuitul e4te proiectat 4 co!ande 4eg!ente cu anod co!un.
(entru fiecare 4eg!ent< circuitul poate ab4orbi pEn la 24!A n 4tare loH
@activA 0i poate furniza pEn la 2,0IA la o ten4iune de !a8i! 1,$ n 4tare
%ig% @inactivA.
Semnificaia pinilor
A< #< C< $ %A&< A'< A(< A)A J intrri
a g J ie0iri
*#I @*ipple #lan+ing InputA J tranziie de blan+ n intrare
,- & lampa test
#I ; *#. & intrare de blan+ sau tranziie de blan+ n ie0ire
78
,cti&itatea de n&#are 35251 Decodificatoare de adre:# 1
Durata' 30 !inute
n figura de mai jos este reprezentat un circuit integrat .
a5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru
circuitul 74138.
;5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru
circuitul 74139.
c5 dentific deosebirile dintre cele dou tipuri de decodificatoare.
79
,cti&itatea de n&#are 35252 Decodificatoare de adre:# 2
n automatizri.
Durata' 30 !inute
n figurile de mai jos sunt reprezentat schemele decodificatoarelor integrate 74138 i
74139.

a. b.
a5 Cu ajutorul foilor de catalog, noteaz n fiecare cerc numrul pinului
corespunztor.
;5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru fiecare circuit.
c5 Explic funcionarea fiecrui circuit.
d5 Explic rolul celui de al doilea rnd de inversoare de pe intrri.
80
,cti&itatea de n&#are 35253 ,nali"a decodificatoarelor de adre:# folo:ind
prora!ul Diital >or?:
n automatizri.
1. n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate
2. n urma acestei activiti de nvare, vei fi capabil s simulezi funcionarea
decodificatorului
Durata' 2 ore
:au de infor!atic#< a:tfel ncIt fiecare ec)ip# :# ai;# acce:
la un calculator5
Orani"are' Elevii vor lucra organizai pe echipe.
a5 Stabilirea tabelului de adevr pentru decodificatorul 1 din 4.
Urmeaz indicaiile urmtoare:
selecteaz, pe rnd, porile din schema de mai sus i poziioneaz-le n zona
destinat circuitului;
pentru fiecare dintre ele leag la ambele intrri dispozitivele denumite intrri
interactive; (nu uita s le#i efectiv aceste dispozitive, folosind unealta de legturi,
!);
la ieirea fiecrei pori leag cte un led pentru a putea stabili starea sa logic;
(nu uita s le#i efectiv aceste dispozitive, folosind unealta de legturi, !);
f clic pe butonul pentru a pomi efectiv simularea.
transform cursorul astfel nct s se poat comanda intrrile interactive.
Comandnd intrrile interactive, stabilete tabelul de adevr:
()*R+R( (,-(R(
, A
1
A
0
0 1 2 3
1 . .
0 0 0
0 0 1
0 1 0
81
0 1 1
82
,cti&itatea de n&#are 3525= Decodificatorul ;inar "eci!al
Durata' 16 !inute
n figura alturat este reprezentat un circuit integrat .
a. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 7442.
;5 Precizez rolul acestui circuit integrat.
83
,cti&itatea de n&#are 35256 Decodificatorul 3CD - 7 :e!ente
3. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale
decodificatorului.
Durata' 1 or#
n figura alturat este prezentat un circuit de decodificare 3CD - 7 :e!ente
a. Noteaz n fiecare cerc numrul pinului.
b. ndic, pe baza foilor de catalog, semnificaia fiecrui pin.
c. Explic funcionarea circuitului din figur.
d. Precizeaz, pe baza figurii alturate, care segmente vor fi aprinse n urmtoarele
situaii:
-afiarea cifrei 2 /....................................
-afiarea cifrei 8:..........
-afiarea cifrei 9:..........
e.Completeaz tabelul de mai jos:
Cifra Codul binar Segmentele activate
1
2
3
4
5
84
6
7
8
9
0
85
,cti&itatea de n&#are 35259 ,nali"a decodificatoarelor de adre:# folo:ind
prora!ul Diital >or?:
decodificatorului BCD 7 segmente
3. n urma acestei activiti de nvare, vei fi capabil s verifici funcionarea
decodificatorului BCD 7 segmente.
4. n urma acestei activiti de nvare, vei fi capabil s identifici defectele n
funcionarea decodificatorului BCD 7 segmente.
Durata' 1 or#
mplementeaz decodificatorul BCD 7 segmente.

selecteaz decodificatorul din lista de componente (Parts Centre)
Selecteaz din bara de instrumente dispay-ul cu 7 segmente.
leag la intrrile decodificatorului dispozitivele denumite intrri interactive; (nu uita
s le#i efectiv aceste dispozitive, folosind unealta de legturi, !);
leag ieirile decodificatorului la display-ul cu 7 segmente; (nu uita s le#i efectiv
aceste dispozitive, folosind unealta de legturi, !);
86
f clic pe butonul pentru a pomi efectiv simularea.
transform cursorul astfel nct s se poat comanda intrrile interactive.
Comandnd intrrile interactive, urmrete valoarea indicat de display.
Anuleaz, pe rnd, conexiunile dintre decodificator i display.
Urmrete i analizeaz comportamentul display-ului n fiecare caz n parte.
87
Fi8a de docu!entare 353 %ultiple@oare
n situaia n care trebuie s implementm o funcie logic cu un numr mare de
variabile, proiectarea cu pori logice devine foarte complicat. Mai mult, soluia nici nu
mai este economic deoarece preul unui circuit integrat nu crete proporional cu
complexitatea sa, pe cnd cheltuielile legate de realizarea circuitului imprimat i lipirea
circuitelor cresc proporional cu numrul de capsule utilizate.
O rezolvare elegant este aceea care folosete un multiplexor (MUX) digital.
Multiplexorul este un circuit combinaional care transmite un semnal de la o intrare
selectat la o ieire unic. Se mai numete circuit selector. n general, un multiplexor
are 2
n
intrri de date, n intrri de selecie i o ieire. Reprezentarea simbolic este
Funcionarea sa este foarte simpl: starea ieirii I este identic cu aceea a uneia
dintre intrri, intrare selectat prin liniile de adrese. Aa cum se vede n imaginea
de mai sus, multiplexorul digital funcioneaz ca un fel de comutator rotativ,
poziia sa fiind determinat de liniile de adrese.
n cazul MUX-ului cu n=4 intrri (
0
,
1
,
2
,
3
), numrul liniilor de adres este p=2 (A
0
, A
1
).
Pornind de la definiia multiplexorului, se construiete tabelul de adevr al unui MUX cu
4 intrri, se scrie forma canonic disjunctiv i se implementeaz:
). A A A A A A A A E( Y
3
P
0 1 2
P
0 1 1
P
0 1 0
P
0 1
3 2 1 0

+ + + =
88
,
%
5
I
5
I
%
I
2
I
3
4
1 x x x x x x 0
0 0 0
0
x x x
0
0 0 1 x
1
x x
1
0 1 0 x x
2
x
2
0 1 1 x x x
3
3
Observaie: Circuitul este prevzut i cu o intrare de autorizare
( ) ENABLE E
, activ n starea 0. Pentru
1 E =
, indiferent de strile logice
ale intrrilor i barelor de adres, ieirea se fixeaz n 0 logic i MUX-ul este
inactivat.
Multiplexoarele integrate posed, n general, dou ieiri complementare Y i Y , i o
intrare de validare a ieirii sau selecia circuitului 5 . Exemple de asemenea circuite
sunt urmtoarele:
-74150: 16 intrri de date, o intrare de validare 5 i o ieire I .
-74151: 8 intrri de date, o intrare de validare 5 i dou ieiri, Y i Y.
-74152: 8 intrri de date, fr intrare de validare i o singur ieire I
-74153: 2 multiplexoare cu cte 4 intrri de date, avnd un cod de selecie comun de
doi bii -
!
i -
2

-74157: 4 multiplexoare cu cte 2 intrri de date, avnd un cod de selecie i validare
comun (o linie de selecie 6 i una de validare 5 ), i cte o ieire necomplementat
1I, 2I, 3I, 4I.
-74158: circuit similar cu 74157, dar cu cte o ieire complementat.
Funcionarea %UJ 7=.C161'
- validarea MUX presupune 5< 4 G1H. Dac aceast condiie nu este
ndeplinit, ieirea este pe ,0 indiferent de codul de selecie -, 9, C
- dac MUX este validat (5< 4 G1H), la ieirea I se vor regsi datele
prezente la intrarea selectat de ctre codul de selecie.
Ecuaia care descrie funcionarea MUX 74HC151 este:

)0 C B (A C) B A ( C) B (A C) B A (
) C B (A ) C B A ( ) C B (A ) C B A ( [ EN Y
7 6 5 4
3 2 1 0
+ + + +
+ + + + =
sau:
)
'
7
P
7
'
6
P
6
'
5
P
5
'
4
P
4
'
3
P
3
'
2
P
2
'
1
P
1
'
0
P
0
( EN Y + + + + + + + =
89
(
0
(
1
(
2
(
3
,)
A
B
74HC151
C
(
4
(
5
(
6
(
7
Y
Y
Multiplexoarele au diverse utilizri:
-Pentru comutarea mai multor surse de informaie ctre o singur destinaie;
-Pentru realizarea magistralelor de transmitere a informaiilor;
-Pentru conversia paralel-serie a datelor, aplicnd datele n paralel la intrrile de date i
modificnd succesiv codul de selecie;
-Pentru implementarea circuitelor combinaionale.
90
,cti&itatea de n&#are 35351 %ultiple@oare 1
Durata' 30 !inute
a5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74153.
;5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74157.
c. dentific deosebirile dintre cele dou tipuri de multiplexoare.
91
multiplexorului.
Durata' 16!inute
(ipul acti&it#ii' Pro;le!ati"area
Re:ur:e' Fie de lucru,diferite surse de documentare.
n figura de mai jos este ilustrat un sistem de sistem automatizat de supraveghere.
a5 Noteaz, pe figur, sensul semnalelor.
;5 Explic rolul multiplexorului.
92
multiplexorului n automatizri.
Durata' 16!inute
Multiplexarea permite transmiterea comunicaiilor multiple pe acelai canal.
n figura de mai jos este ilustrat principiul acestui tip de comunicaii.
Explic rolul multiplexorului.
93
,cti&itatea de n&#are 3535= %ultiple@oare =
Durata' 16!inute
Re:ur:e' Fie de lucru, alte surse de documentare.
n imaginea de mai jos este prezentat un grup de senzori utilizat ntr-un sistem de
automatizare.
a. Precizeaz semnificaia blocului notat cu ,?.
b. Precizeaz semnalul care lipsete din imagine, pentru a se asigura o funcionare
corect.
94
Durata' 16 !inute
n figura alturat este reprezentat un circuit integrat .
;5 Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74157.
c. dentific deosebirile dintre cele dou tipuri de multiplexoare.
95
n urma acestei activiti de nvare vei fi capabil s descrii funcionarea
multiplexorului.
Durata' 16!inute
n figura de mai jos este prezentat un multiplexor 2:1.
Determin starea logic a intrrii de selecie care va determina selectarea, la ieire, a
intrrii A, respectiv selectarea intrrii B.
96
Competena dentific circuitele logice integrate dup criterii de clasificare
Durata' 30 !inute
n figura alturat este prezentat multiplexorul CMOS de mare vitez
74HC150 (compatibil TTL).
Circuitul integrat este disponibil n capsul dual in line cu 24 de pini.
a. Cu ajutorul foilor de catalog, identific tipul multiplexorului.
b.Cu ajutorul foilor de catalog, identific semnificaia pinilor pentru
acest circuit integrat i noteaz-le pe figur.
Pin Notaie Semnificaie Observaii
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
19.
20.
21.
22.
23.
24.
Precizeaz pinii corespunztori liniilor de selecie i pinul corespunztor ieirii.
97
,cti&itatea de n&#are 3535A %ultiple@oare A
n urma acestei activiti de nvare vei fi capabil s descrii funcionarea
multiplexorului.
Durata' 30 !inute
Se consider circuitul integrat 74HC151.
Exprim funcia logic care descrie funcionarea multiplexorului.
Precizeaz valoarea funciei de ieire n urmtoare situaii:
98
%
0
%
1
%
2
%
3
,)
A
B
74HC151
C
%
4
%
5
%
6
%
7
Y
Y
1
%
0
%
1
%
2
%
3
,)
A
B
74HC151
C
%
4
%
5
%
6
%
7
Y
Y
0
%
0
%
1
%
2
%
3
%
4
%
5
%
6
%
7
0
0
1
%
0
%
1
%
2
%
3
,)
A
B
74HC151
C
%
4
%
5
%
6
%
7
Y
Y
0
%
0
%
1
%
2
%
3
%
4
%
5
%
6
%
7
1
0
0
a. b. c.
,cti&itatea de n&#are 3535+ E@tinderea capacit#ii de !ultiple@are 1
Durata' 30 !inute
Re:ur:e' Fie de lucru, foi de catalog.
Folosind multiplexoare cu 2 canale de intrare realizeaz un !ultiple@or cu 4 canale de
intrare.
99
,cti&itatea de n&#are 353510 E@tinderea capacit#ii de !ultiple@are 2
Durata' 1 or#
Folosind multiplexoare 74HC151 i pori S-NU cu dou intrri realizeaz un MUX cu 16
canale de intrare.
100
,cti&itatea de n&#are 353511 $!ple!entarea funciilor loice cu aEutorul
!ultiple@oarelor
Durata' 1 or#
Re:ur:e' Fie de lucru,foi de catalog, flipchart.
mplementeaz funcia exprimat prin tabelul de adevr de mai jos
n urmtoarele condiii:
a. Cu 1 multiplexor cu 8bintrri.
b. Cu 1 multiplexor cu 4 intrri.
c. Cu 1 multiplexor cu 2 intrri.
ndicaii:
a. se compar numrul liniilor din tabelul de adevr cu numrul intrrilor de date ale
multiplexorului cu care se va implementa funcia. Dac multiplexorul este un MUX8:1,
iar funcia este dat prin tabelul de mai sus, atunci numrul intrrilor de date este egal
cu numrul liniilor din tabel. n acest caz variabilele a, % i c pot fi considerate adrese,
iar funcia se implementeaz prin simpla selecie a uneia dintre intrri.
b. Dac numrul intrrilor disponibile la multiplexorul disponibil este mai mic dect
numrul liniilor de tabel, atunci se restrnge tabelul astfel nct s "ncap" n
multiplexor. Considernd tabelul de adevr de mai sus i implementarea cu MUX4:1
atunci se observ c, pentru a face tabelul s ncap n MUX, este necesar s se
grupeze rndurile tabelului cte dou.
101
a b c f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
c. Pentru implementarea cu MUX2:1 restrngerea se face astfel nct tabelul rezultat s
aib 2 rnduri. Acest lucru este posibil dac se grupeaz rndurile tabelului cte 4. Se
vor folosi i pori logice suplimentare.
Clasa se va mpri n echipe. Fiecare echip va implementa funcia n una
dintre situaiile propuse. Dup 45 de minute, grupurile se vor reuni, fiecare
echip i va prezenta soluia propus. Se vor analiza rezultatele si se vor
trage concluziile.
Fi8a de docu!entare 35= De!ultiple@oare
De!ultiple@oarele GD%UJH sunt circuite logice combinaionale care asigur
transmiterea datelor de la o singur surs de date la m receptoare succesive. Selecia
receptorului se realizeaz cu un cod de selecie de n bii (m=2
n
).
Demultiplexarea este operaia invers multiplexrii.
Pornind de la definiia demultiplexorului, se construiete tabelul de adevr al unui
DEMUX cu 4 ieiri, se scrie forma canonic disjunctiv i se implementeaz:
Circuitul de demultiplexare cu m=4 ieiri (Y
0
,Y
1
, Y
2
, Y
3
), are n=2 linii de adres (A
0
,A
1
).
5
I 4
5
4
%
4
2
4
3
0 0 0 0 0
0 1 0 0 0
1 0 0 0 0
1 1 0 0 0
Pornind de la tabelul de funcionare al unui astfel de circuit, se deduc funciile de
ieire:
,
0
A
1
A
3
Y ,
0
A
1
A
2
Y ,
0
A
1
A
1
Y ,
0
A
1
A
0
Y = = = =

i se obine varianta de implementare din figura de mai jos:

102
A
1
A
0
Y
0
Y
1
Y
2
Y
3
O analiz atent a schemei demultiplexorului arta c ea este identic cu aceea a unui
decodor cu o intrare de validare. Pentru a fi folosit ca demultiplexor, intrrile decodorului
sunt folosite ca intrri de selecie, iar intrarea de validare este folosit ca intrare de date.
Nu se fabric circuite integrate demultiplexoare. Pe post de demultiplexoare
se poate folosi orice decodificator care are o intrare de validare. Dac
aceasta este activ pe ,0 se obine un demultiplexor neinversor iar dac
este activ pe ,1 se obine un demultiplexor inversor.
Pentru c pot fi folosite n ambele scopuri, circuitele integrate de acest tip sunt denumite
DECODOARE/ DEMULTPLEXOARE.
,cti&itatea de n&#are 35=51 De!ultiple@oare 1
Durata' 30 !inute
Analizeaz utilizarea DCD 74LS138 pe post de demultiplexor n urmtoarele moduri:
a. intrarea de date ('
i
) este o intrare de validare activ pe ,0 (J
2-
sau J
29
).
b. dac intrarea de date ('
i
) este o intrare de validare activ pe ,1
(J
!
).
ndic strile logice ale celorlalte intrri de validare, pentru ca
demultiplexorul s funcioneze corect.
Pentru fiecare din situaiile de mai sus, determin ieirea care va fi
selectat n cazul n care codul de selecie este S
2
S
1
S
0
=110.
Clasa se va mpri n echipe. Fiecare echip va analiza una dintre situaiile
propuse. Dup 20 de minute, grupurile se vor reuni, fiecare echip i va
prezenta soluia. Se vor analiza rezultatele si se vor trage concluziile.
103
Y
0
Y
1
Y
2
Y
3
G
1
A
B
74LS138
C
G
2A
G
2B
Y
4
Y
5
Y
6
Y
7
S
22
S
1
S
0
,cti&itatea de n&#are 35=52 Utili"#rile de!ultiple@oarelor n :i:te!e de
auto!ati"#ri
1.n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru
multiplexorului i demultiplexorului n automatizri.
Durata' 1 or#5
mplementeaz un sistem de automatizare care s dirijeze trenurile la
intrarea, respectiv la ieirea dintr-o gar.
Trenurile circul pe o singur linie, iar gara este prevzut cu patru
linii.
104
,cti&itatea de n&#are 35=53 E@tinderea capacit#ii de de!ultiple@are
Durata' 1 or#5
Realizeaz un demultiplexor cu 16 linii de ieire folosind circuite 74LS138.
ndicaii: Deoarece un circuit 74LS138 are 8 linii de ieire, pentru obinerea circuitului
solicitat, cu 16 linii de ieire, trebuie folosite 2 asemenea circuite. Pentru selectarea
celor 16 linii de ieire trebuie utilizat un cod de selecie avnd patru bii -, 9, C i '.
Deseneaz cele dou circuite i noteaz cele 16 linii de ieire cu:
- I
1
, I
!
, ., I
K
(ce corespund liniilor I
1
, I
!
, ., I
K
ale decodificatorului notat cu
0);
- I
L
, I
M
, ., I
!*
(ce corespund liniilor I
1
, I
!
, ., I
K
ale decodificatorului notat cu
1).
completeaz tabelul de adevr, ncepnd cu DCD-ul validat i linia de ieire
activ. Pentru fiecare linie de ieire activ se determin codul de selecie. Se observ
c validarea DCD-ului 0 trebuie realizat dac intrarea de selecie ' 4 G1H iar a DCD-
ului 1 dac ' 4 G!H
105
Fi8a de docu!entare 356 Co!paratorul diital
Comparatorul digital este circuitul logic combinaional care realizeaz determinarea
valorii relative a dou numere binare A i B. Mrimile de intrare ale comparatorului sunt
cei n bii ai fiecruia dintre cele dou numere, iar cele trei ieiri au rolul de a indica una
dintre relaiile A = B, A < B, A > B care este adevrat.
Co!paratorul diital de un ;it
n figura de mai jos este prezentat comparatorul de 1 bit:
Pentru compararea celor dou numere de cte un bit fiecare, se definesc urmtoarele
funcii:
- funcia de inferioritate, B A f
i
= , care ia valoarea logic 1 numai cnd A<B,
adic atunci cnd A=0 i B=1;
- funcia de egalitate, B A f
e
= , care ia valoarea logic 1 numai cnd A=B, adic
fie A=B=0, fie A=B=1 logic;
- funcia de superioritate,
B A f
s
=
, care ia valoarea logic 1 numai cnd A>B,
adic atunci cnd A=1 i B=0.
Sintetic, se poate scrie:
> =
=
< =
B. A pentru 1 B A
B; = A pentru 1 B A
B; A pentru 1 B A
Aceste relaii ne ajut s construim tabelul de adevr al comparatorului de 1 bit:
3 B A B A B A
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0
A<B A=B A>B
Pornind de la tabelul de adevr, n care coloanele 3, 4 i 5 reprezint ieirile
comparatorului de 1 bit pentru cele 3 situaii posibile rezultate n urma comparrii, se
obine varianta de implementare din figura de mai jos:
106
Co!paratorul de = ;ii
Comparatorul de 4 bii se poate obine prin interconectarea a patru comparatoare de un
bit.
Cele dou numere de cte 4 bii fiecare se pot scrie astfel:
A = 2
3
A
3
+2
2
A
2
+2
1
A
1
+2
0
A
0
;
B = 2
3
B
3
+2
2
B
2
+2
1
B
1
+2
0
B
0
.
Procesul comparrii ncepe cu biii cei mai semnificativi.
Astfel, pentru a avea A<B este necesar ca:
sau A
3
< B
3
,
sau A
3
= B
3
i A
2
< B
2
,
sau A
3
= B
3
i A
2
= B
2
i A
1
< B
1
,
sau A
3
= B
3
i A
2
= B
2
i A
1
= B
1
i A
0
< B
0
.
Rezult funcia:
F
i
= f
i3
+f
e3
f
i2
+f
e3
f
e2
f
i1
+f
e3
f
e2
f
e1
f
i0
. (1)
Pentru A = B este necesar ca:
A
3
= B
3
i A
2
= B
2
i A
1
= B
1
i A
0
= B
0
.
Rezult funcia:
F
e
= f
e3
f
e2
f
e1
f
e0
. (2)
Pentru A > B este necesar ca:
sau A
3
> B
3
,
sau A
3
= B
3
i A
2
> B
2
,
sau A
3
= B
3
i A
2
= B
2
i A
1
> B
1
,
sau A
3
= B
3
i A
2
= B
2
i A
1
= B
1
i A
0
> B
0
.
Rezult funcia:
Fs = f
s3
+f
e3
f
s2
+f
e3
f
e2
f
s1
+f
e3
f
e2
f
e1
f
s0
. (3)
ntruct relaiile (1), (2) i (3) nu pot fi adevrate simultan, se poate scrie c oricare din
cele 3 relaii este adevrat dac celelalte dou sunt false:
s; F e F Fi =
; s F i F Fe =
e F i F Fs = .

Comparatorul de 4 bii se obine prin implementarea funciilor de mai sus.
107
A<B
A
A=B
B
A>B

n figura de mai sus este prezentat implementarea funciilor F
i
, (fig. a.), i F
e
, (fig.
b.), cu observaia c circuitul corespunztor lui F
s
poate fi realizat de maniera din (fig.
c.), evident cu alte mrimi de intrare, sau de maniera din (fig. a.).
Fi', Fe' i Fs' sunt intrri de extensie la care se conecteaz ieirile comparatorului
de 4 bii de rang inferior.
Circuitul integrat care implementeaz a comparatorul digital de 4 bii este SN
7485, a crui schem este prezentat n figura de mai jos.
108
b.
!
i3
!
e3
!
i2
!
e3
!
e2
!
i1
!
e3
!
e2
!
e1
!
i0
F
i
A"B
!
e3
!
e2
!
e1
!
i0
F
i
#
!
e2
!
e3
!
e1
!
i0
F
e
A$B
F
e
#
F
i
F
e
F
i
#
F
%
#
F%
A&B
a. c.
,cti&itatea de n&#are 35651 Co!paratorul diital
Durata' 30 !inute
;5 dentific tipul circuitului.
c5 Grupeaz pinii, completnd tabelul de mai jos:
Pini de intrare Pini de ieire Pini de
extensie
Pin de
alimentare
Pin de mas
Nr.
Pin
Semnificaie Nr.
Pin
Semnificaie Nr.
Pin
Semnificaie Nr.
Pin
Semnificaie Nr.
Pin
Semnificaie
109
,cti&itatea de n&#are 35652 ,nali"a co!paratorului diital folo:ind prora!ul
Diital >or?:
Co!petena' Realizeaz circuite electronice cu componente analogice, practic i/sau
prin simulare computerizat.
2. n urma acestei activiti de nvare, vei fi capabil s simulezi comparatorului digital.
3. n urma acestei activiti de nvare, vei fi capabil s verifici funcionarea
comparatorului digital.
Durata' 1 or#
mplementeaz comparatorul digital.

Realizeaz, cu ajutorul programului, urmtoarea schem cu pori logice:
poziioneaz porile logice, led-urile i intrrile interactive;
realizeaz legturile folosind unealta pentru legturi, !;
efectueaz clic pe butonul pentru a pomi simularea;
transform cursorul astfel nct s se poat comanda intrrile interactive;
stabilete la intrare toate combinaiile posibile i noteaz de fiecare dat starea celor
trei ieiri, notate 1, 2 i 3;
stabilete care dintre ieiri reprezint A<B, A>B i A=B.
110
,cti&itatea de n&#are 35653 E@tinderea capacit#ii co!paratorul diital
Durata' 30 !inute
Proiecteaz un comparator digital de 8 bii.
ndicaii: Folosete dou circuite integrate 74LS85.
Conectea"# la OB
CC
G1 loicH< intrarea core:pun"#toare funciei de ealitate< ,K3< a
primului circuit, simulnd astfel egalitatea biilor de rang inferior care de fapt nu exist.
Conecteaz la mas intrrile corespunztoare funciilor de inferioritate (A<B) i
superioritate (A>B), simulnd absena oricrei inegaliti provenite de la rangul inferior.
111
Fi8a de docu!entare 359 Detectorul de paritate
Detectorul de paritate este un circuit logic combinaional care are rolul de a determina
paritatea sau imparitatea numrului de variabile de intrare egale cu 1 logic.
mplementarea detectorului de paritate se bazeaz pe proprietile funciei SAU-
EXCLUSV (XOR).
112
A
B B A B A B A Y + = =
,cti&itatea de n&#are 35951 Detectorul de paritate
2. n urma acestei activiti de nvare vei fi capabil s descrii funcionarea circuitelor
combinaionale pe baza tabelului de adevr.
Durata' 30 !inute
Se consider poarta SAU EXCLUSV (XOR).
a. Construiete tabelul de adevr al funciei de mai sus.
b. Analizeaz starea funciei de ieire, F, n situaia n care la intrare se aplic un numr
par de "1.
c. Analizeaz starea funciei de ieire, F, n situaia n care la intrare se aplic un numr
impar de "1.
d. ndic concluziile pe care le sesizezi.
113
A
B
1
,cti&itatea de n&#are 35952 Detectorul de paritate 2
2. n urma acestei activiti de nvare vei fi capabil s descrii funcionarea circuitelor
combinaionale pe baza tabelului de adevr.
Durata' 30 !inute
Se consider poarta SAU EXCLUSV (XOR).
Demonstreaz urmtoarele proprieti ale acestei pori:
a. asociativitatea funciei XOR:
b. oricare ar fi numrul de intrri al unei pori XOR, ieirea Y=1/0 dac un numr
impar/par de variabile de intrare este egal cu 1:
ndicaii: Demonstraia se bazeaz pe tabelul de adevr al funciei XOR.
Pentru o mai bun edificare asupra acestei proprieti, construiete tabele de adevr
ale funciei XOR cu 3 i 4 variabile.
114
C) (B A C B) (A Y = =
0 0 ... 0 0 1 ... 1 1
"0" de oarecare nr. "1" de par nr.
=

1 0 ... 0 0 1 ... 1 1
"0" de oarecare nr. "1" de impar nr.
=

,cti&itatea de n&#are 35953 Detectorul de paritate cu = &aria;ile de intrare 1
2. n urma acestei activiti de nvare vei fi capabil s descrii funcionarea detectorului
de paritate, pe baza tabelului de adevr.
Durata' 30 !inute
Pe baza tabelului de adevr pentru funcia XOR cu 4 intrri i aplicnd proprietile
acestei funcii, implementeaz, n dou variante, detectorul de paritate cu 4 intrri.
Indicaii.Clasa se va mpri ntr3un numr par de echipe 8umtate din
echipe vor implementa detectorul de paritate n prima variant, iar cealalt
0umtate, va implementa cea de a doua variant
'up &1 de minute, #rupurile se reunesc, pre/int soluiile i tra# conclu/iile
115
,cti&itatea de n&#are 35953 Detectorul de paritate cu = &aria;ile de intrare 2
generatorului/ detectorului de paritate n automatizri.
Durata' 2 ore
: aplicaie important a detectorului de paritate o constituie controlul de paritate al
transmisiunilor de date, capabil s detecteze erorile de transmisie i s declaneze o
procedur de corecie a acestora.
n procesul transmiterii informaiilor numerice pot aprea erori. O metod simpl de
detectare a acestora const n utilizarea codurilor detectoare de erori (cu verificare la
paritate sau imparitate). Aceste coduri se bazeaz pe faptul c la emisie se formeaz
un nou cuvnt de cod prin adugarea unui bit suplimentar la cei existeni, astfel nct
numrul de cifre de 1 din cuvntul nou format s fie par (sau impar). La recepie se
verific paritatea sau imparitatea numrului de cifre de 1 din cuvntul recepionat care
trebuie s corespund cu cel de la emisie.
Proiecteaz un sistem de transmisie de date pe 4 bii, cu control de paritate.
Indicaii.
n fi#ura de mai 0os este su#erat o schem %loc unui astfel de sistem
Considernd c informaia care se transmite prin ma#istrala de date se compune din
cuvinte a cte , %ii, fiecrui cuvnt i se adau# la emisie E5; un al *3lea %it de control
de paritate furni/at de ctre un detector de paritate cu , intrri, '"3I n acest mod, pe
cele ,N! linii de transmitere a informaiei vom avea n fiecare moment cte un cuvnt
de cod format din * %ii, n componena cuvntului respectiv e)istnd ntotdeauna un
numr par de %ii e#ali cu ! lo#ic
7a receptorul R e)ist un alt detector de paritate cu * intrri, '"3II, la ieirea cruia se
va o%ine ! lo#ic n ca/ul n care transmisia de date a fost corect Enumr par de ! lo#ic
pe cele * linii; i 1 lo#ic dac aceasta a fost pertur%at 5vident, n acest din urm ca/,
116
se ia deci/ia %locrii e)ecuiei i a coreciei erorii aprute prin metode specifice, cum ar
fi transmiterea repetat a informaiei
,cti&itatea de n&#are 3595= ,nali"a eneratoruluiDdetectorului de paritate de A
;ii folo:ind prora!ul Diital >or?:
n automatizri
detectorului de paritate
3. n urma acestei activiti de nvare, vei fi capabil s verifici funcionarea detectorului
de paritate.
Durata' 1 or#
mplementeaz generatorul/detectorul de paritate de 8 bii.

Realizeaz, cu ajutorul programului, urmtoarea schem cu pori logice:
poziioneaz porile logice, led-urile i intrrile interactive;
realizeaz legturile folosind unealta pentru legturi, !;
efectueaz clic pe butonul pentru a pomi simularea;
transform cursorul astfel nct s se poat comanda intrrile interactive;
stabilete la intrare toate combinaiile posibile i noteaz de fiecare dat starea ieirii;
completeaz tabelul de adevr al circuitului.
Analizeaz funcionarea circuitului i formuleaz concluziile.
Transform circuitul astfel nct s devin generatorul/detectorul de paritate impar.
Elaboreaz un referat cu tema ,Generatorul/detectorul de paritate de 8 bii
117
118
,cti&itatea de n&#are 35956 Detectorul de paritate cu A &aria;ile de intrare
n automatizri
generatorului/ detectorului de paritate n automatizri.
Durata' 2 ore
Proiecteaz un sistem de comunicaie paralel unidirecional pe 8 bii, cu bit de
paritate par, care s poat semnala eventualele erori aprute la recepie, folosind
generatoare/detectoare de paritate 74180.
ndicaii: Circuitul integrat 74180 este un generatorul/detector de paritate de 9 bii (8 bii
de date + 1bit de paritate). Configuraia pinilor i tabelul de adevr sunt prezentate n
figura de mai jos.
Tabel de adevr
Numr de
1 la intrri
ntrare
!ar
"e#en
im!ut$
ntrare
im!ar
"%dd
im!ut$
Numr
!ar de 1
la ieire
Numr im!ar
de 1 la
ieire
Par 1 0 1 0
m!ar 1 0 0 1
Par 0 1 0 1
m!ar 0 1 1 0
& 1 1 0 0
& 0 0 1 1
ntrrile ,par i ,impar se folosesc pentru generarea / detectarea paritii pare,
respectiv impare i pentru extinderea lungimii cuvntului de date.
Pentru informaii suplimentare, consult foile de catalog.
119
,cti&itatea de n&#are 35959 Circuitele loice co!;inaionale n auto!ati"#ri
circuitelor logice combinaionale n automatizri.
Durata' 1 or#
(ipul acti&it#ii' Cu;ul
Orani"are' Elevii se vor organiza n 6 echipe.
E&aluare D ,utoe&aluare' coevaluare.
Folosii un cub care semnific, n mod simbolic, tema ce urmeaz a fi explorat:
Parametrii porilor logice. Cubul are nscrise pe fiecare dintre feele sale 'escrie,
Compar, -nali/ea/, -socia/, -plic, -r#umentea/ Pe tabl, profesorul
detaliaz cerinele de pe feele cubului cu urmtoarele:
De:crie' circuitele logice combinaionale tipice: codificator, decodificator,
multiplexor, demultiplexor, comparator digital, detector/generator de paritate.
Co!par#: rolul circuitelor combinaionale tipice: codificator, decodificator,
multiplexor, demultiplexor, comparator digital, detector/generator de paritate.
,nali"ea"#: funcionarea circuitelor combinaionale tipice: codificator,
decodificator, multiplexor, demultiplexor, comparator digital, detector/generator
de paritate.
,:ocia"#: dentific deosebirile circuitelor combinaionale tipice: codificator,
de paritate.
,plic#' precizeaz utilizrile circuitelor combinaionale tipice: codificator,
de paritate.
,ru!entea"#' mportana circuitelor combinaionale tipice: codificator,
de paritate n sisteme de automatizare.
Conductorul fiecrui grup va rostogoli cubul. Echipa sa va explora tema din
perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul pe
o foaie de flip-chart.
Dup 1 or, grupurile se reunesc n plen i vor mprti clasei rezultatul analizei.
Afiai pe tabl, flip-chart rezultatele ntregii discuii.
:%servaie. Rosto#olii cu%ul de mai multe ori, astfel nct echipele s ai% sarcini
diferite
120
$$$5 -lo:ar
1. ,le;ra loic# - opereaz cu propoziii care pot fi adevrate sau false. Unei
propoziii adevrate i se atribuie valoarea "1, iar unei propoziii false i se atribuie
valoarea "0. O propoziie nu poate fi simultan adevrat sau fals, iar dou propoziii
sunt echivalente, din punctul de vedere al algebrei logice, dac simultan ele sunt
adevrate sau false.
2. ,nali"a c5l5c. pornete de la schema logic cunoscut a circuitului i
urmrete stabilirea modului de funcionare a acestuia, fie prin construirea tabelului de
funcionare, fie prin scrierea formei analitice a funciei de ieire.
3. Circuite diitale C%OS familie de circuite logice cu tranzistoare MOS
complementare
4. Circuite diitale ((1 familie de circuite logice cu tranzistoare bipolare,
alimentat la +5 V
5. Circuite open-colector circuite logice integrate la care lipse]te rezistorul care
lega la alimentarea pozitiv colectorul tranzistorului final; acest rezistor trebuie
montat extern de ctre utilizator;
6. Circuitele loice co!;inaionale sunt circuite fr memorie (independente de
propriile stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii
logice ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist.
7. Codificatorul este circuitul logic combinaional care genereaz la ieire un cod unic
pentru fiecare intrare activat.
8. Co!paratorul diital este circuitul logic combinaional care realizeaz
determinarea valorii relative a dou numere binare A i B.
9. Curent de ieire? curent ce 4e poate nc%ide prin ie0irea circuitului
pentru nivelele logice de ie0ire
10. Curent de intrare (absorbit? curent ce 4e poate nc%ide prin intrarea
circuitului pentru nivelele logice de intrare
11. Decodificatoarele sunt circuite logice combinaionale cu n intrri i m ieiri care
activeaz una sau mai multe ieiri n funcie de cuvntul de cod aplicat la intrare (m=2
n
).
12. De!ultiple@oarele GD%UJH sunt circuite logice combinaionale care asigur
transmiterea datelor de la o singur surs de date la m receptoare succesive.
13. Detectorul de paritate este un circuit logic combinaional care are rolul de a
determina paritatea sau imparitatea numrului de variabile de intrare egale cu 1 logic.
14. Diara!a Beitc)-Larnau) este o reprezentare grafic a formelor canonice ale
unei funcii logice. Elementele mulimii de intrare sunt reprezentate de suprafee
dreptunghiulare, din intersectarea crora rezult termenii canonici.
15. $i"ital 0or1s(Digital Works for Microsoft Windows 2.04 D 1997 David John
Barker)- soft de proiectare i simulare n domeniul electronicii digitale.
1). !an"in @ factor de ncrcare la intrare A? nu!rul de ie0iri care pot fi
conectate la o intrare.
17. Fan-out numrul maxim de intrri, din aceeai serie de circuite digitale, pe care le
poate comanda o ieire; la familia TTL acesta este, n general egal cu 10;
18. For!a canonic# - presupune operarea cu termeni canonici. Prin termen canonic
nelegem un termen n care sunt prezente toate variabilele independente, luate sub
form direct sau negat.
19. For!a canonic# conEuncti&# - n cadrul formei canonice conjunctive (f5c5c5),
termenii sunt legai ntre ei prin conjuncii, iar variabilele - n cadrul fiecrui termen,
numit "constituent al lui zero" - prin disjuncii.
121
20. For!a canonic# di:Euncti&# - n cadrul formei canonice disjunctive (f5c5d5)
Termenii sunt legai ntre ei prin disjuncii, iar variabilele - n cadrul fiecrui termen,
numit "constituent al unitii" - prin conjuncii.
21. For!a de und# - reprezentarea, de obicei pe un osciloscop, a modului n care
variaz n timp un parametru fizic oarecare al unui semnal.
22. For!a ele!entar# - are n alctuire cel puin un termen elementar. Prin termen
elementar se nelege un termen care nu conine toate cele n variabile ale funciei, deci
care nu este canonic.
23. Funcie loic# este o funcie de una sau mai multe variabile care nu pot lua
dect dou valori: "0 sau "1.
24. $!ple!entarea unei funcii loice realizarea circuitului electronic care
realizeaz funcia propus.
25. %etoda ale;ric# const n aplicarea succesiv a postulatelor i teoremelor
algebrei booleene scrise sub form canonic disjunctiv sau conjunctiv
26. %ini!i"area - reprezint trecerea de la o form canonic la o form elementar de
exprimare a unei funcii logice, deci eliminarea unor variabile de intrare din termenii
funciei.
27. %ultiple@orul este un circuit combinaional care transmite un semnal de la o intrare
selectat la o ieire unic.
2". #i$ele logice de ieire? intervalele de ten4iune pentru care 4e atribuie
0 4i 1 la ie0irea unui circuit.
29. #i$ele logice de intrare% intervalele de ten4iune pentru care 4e
atribuie nivelele logice 0 4i 1 la intrarea unui circuit.
30. Poart# loic# circuit logic (integrat) care implementeaz o funcie logic simpl:
AND, OR, NOT, NAND, NOR, XOR;
31. Pul:er loic este un instrument utilizat pentru analiza funcionrii i depanarea
circuitelor digitale; cu ajutorul su se aplic impulsuri logice pe intrrile circuitelor
digitale, fr a fi necesar ca acestea s fie deconectate din circuit.
32. Se!nal diital GloicH semnal care are numai dou stri cu semnificaie, puse
n coresponden cu numerele binare 0 i 1 sau cu valorile de adevr
ADEVRAT i FALS
33. Sinte"a c5l5c5 pornete de la funcia pe care trebuie s o ndeplineasc
circuitul i i propune obinerea unei variante (minimale) a structurii acestuia.
34. Sonda loic# - este un instrument utilizat pentru analiza funcionrii i depanarea
circuitelor digitale; funcioneaz att ca detector de nivel ct i ca detector de fronturi.
35. (a;el de ade&#r tabel care conine, ordonat, toate configuraiile de intrare
posibile precum i toate valorile corespunztoare funciei de ieire.
122
$B5 3i;liorafie
1. Cosma, Drago i alii: Componente i circuite electronice Lucrri de laborator,
Ed. Arves, 2008
2. Murean, Tiberiu i alii: Circuite integrate numerice Aplicaii i proiectare, Ed.
De Vest, 2000
3. Spnulescu,., Spnulescu, S.: Circuite integrate digitale i sisteme cu
microprocesoare, Ed. Victor, 1996
4. Stefan, Gheorghe, Bistriceanu, Virgil: Circuite integrate digitale proiectare,
probleme, Ed. Didactic i Pedagogic, 1992.
5. Toace, Gheorghe, Nicula, Dan, Electronica digital, Editura tehnic,Bucureti,
2005
6. Trifu, Adriana: Electronic digital, Ed. Economic, 2001
7. www.electronics-lab.com
8. www.electronics-tutorials.ws
9. www.williamson-labs.com
10. www.educypedia.be/electronics
11. www.allaboutcircuits.com
12. www.datasheetcatalog.com
13. www.datasheetcatalog.org
14. www.datasheetarchive.com
123

03 Circuite Logice Integrate in Automatizari I

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

03 Circuite Logice Integrate in Automatizari I

Încărcat de

Drepturi de autor:

Formate disponibile

nvmntul profesional i tehnic n domeniul TIC

mplementeaz decodificatorul BCD 7 segmente.

mplementeaz comparatorul digital.

mplementeaz generatorul/detectorul de paritate de 8 bii.

S-ar putea să vă placă și