Lucrarea de laborator nr.

1
FUNCII LOGICE ELEMENTARE
1.1. Scopul lucrrii: studierea metodelor de descriere i
analiz a funciilor i circuitelor logice elementare, studierea
practic a elementelor logice.
1.2. Noiuni teoretice
1.2.1. Semnale i dispozitive digitale
Electronica digital este un domeniu al electronicii care are
drept scop studierea semnalelor i dispozitivelor numerice,
precum i elaborarea de noi dispozitive i metode pentru
prelucrarea informaiei n form digital.
Semnalul prezint un proces fizic utilizat pentru
transmiterea informaiei prin modularea unor parametri. Un
semnal dispune de mai muli parametri care pot fi grupai n:
parametri informativi, purttori de informaie i parametri
neinformativi care nu sunt implicai n transmiterea informaiei.
n dependen de continuitatea n timp i n valori exist dou
categorii de semnale :
Semnale analogice se caracterizeaz prin faptul c
valoarea parametrului informativ poate lua un ir continuu de
valori definit continuu n timp(fig. 1.1).
U

t
Fig. 1.1. Forma semnalului analogic
3

 Semnale numerice se caracterizeaz prin faptul c

valoarea parametrului informativ poate lua un ir discret de valori
definit discret n timp (fig. 1.2. a,b).
U

U
7
6
5
4
3
2
1
0

Semnal binar

V (1)

Vj (0)

t1 t2

Semnal digital
. . .

a)

b)

Fig. 1.2. Forma semnalului: a) digital; b) binar.

Un caz particular al semnalelor digitale sunt semnalele
binare, (fig. 1.2. b) care pot avea doar dou valori: nivelul jos
(0 logic) i nivelul nalt (1 logic).
Pentru semnalelor binare modul de transmiterea a
informaiei este definit prin una din cele trei metode:
1. Metoda potenial (nivelelor logice) conform creia
informaia se conine n nivelul semnalului (fig. 1.3).
U

t
Fig. 1.3. Forma semnalului transmis prin metoda potenial
4

2. Metoda impulsurilor conform creia informaia este

transmis prin modularea unuia din parametri impulsurilor
dreptunghiulare.
U

Impuls

1
0

Fig. 1.4. Forma semnalului transmis prin metoda impulsurilor

(T perioada impulsului; durata impulsului)
3. Metoda dinamic conform creia informaia este
transmis sub form de pachete de semnale de diferit frecven.
Se utilizeaz la transmiterea informaiei la distane mari printr-un
singur canal.
0

f1

f2

Fig. 1.5. Forma semnalului transmis prin metoda dinamic

Datorit simplitii n prelucrare i transmitere, semnalele
binare au obinut o larg utilizare n tehnica digital i de calcul.
Dispozitivele digitale prezint dispozitive radioelectronice
de prelucrare a informaiei n form digital n conform unui
algoritm de funcionare. n dependen de acest algoritm
dispozitivele digitale pot fi divizate n dou categorii:
5

a) Dispozitive digitale cu logic rigid (cu structur fix),

dispozitive n care algoritm de prelucrare a informaiei este
determinat de structura intern a dispozitivului. Din aceast
categorie fac parte elementele logice, decodificatoarele,
multiplexoarele, bistabilele, etc.
b) Dispozitive digitale programabile, dispozitive a cror
algoritm de prelucrare a informaiei este determinat de un
programul al utilizatorului. Din aceast categorie fac parte
microprocesoarele, microcontrolere, etc.
Dispozitivele digitale cu logic rigid la rndul lor sunt
grupate n dispozitive digitale combinaionale i dispozitive
digitale secveniale.
Dispozitivele digitale combinaionale prezint dispozitive
digitale pentru care semnalul de ieire ntr-un moment dat de timp
depinde numai de valorile semnalelor de la intrare n acel
moment de timp i nu depinde de starea precedent a
dispozitivului. Dispozitivele digitale combinaionale nu conin
elemente de memorie.
Dispozitivele digitale secveniale prezint dispozitive
digitale pentru care semnalul de ieire ntr-un moment dat de timp
depinde nu numai de semnalele de intrare n acel moment de timp
dar i de starea sa precedent. Acestea sunt dispozitive care
conin elemente de memorie.
Pentru descrierea proceselor din interiorul dispozitivelor
digitale se utilizeaz un aparat matematic special numit algebra
logic sau algebra boolian. Deosebirea esenial a algebrei
logice de algebra obinuit const n faptul c n algebra logic
variabilele, funciile, constantele pot primi doar dou valori
discrete 0 i 1, pe cnd n algebra obinuit irul de valori al
acestora este continuu i infinit. Funciile algebrei logice se
mpart n dou categorii: funcii logice elementare i funcii
logice compuse. n categoria funciilor logice elementare se
includ funciile logice care conin o singur operaie logic, iar
funciile logice compuse conin mai multe operaii logice i
prezint combinaii de funcii elementare.
6

Implementarea practic a funciilor logice se efectueaz

prin intermediul circuitelor logice. Un circuit logic prezint o
configuraie de conectri a unuia, sau mai multe microcircuite
digitale integrate.
Microcircuitele integrate prezint dispozitive cu funcii
tipice, implementate n cip-uri capsulate i produse n serii.
Informaia despre ele se poate gsi n ndrumare specializate.
Microcircuitele integrate se produc dup mai multe tehnologii
cele mai populare fiind tehnologia TTL (elementele logice sunt
bazate pe tranzistoare bipolare), CMOS (elementele logice sunt
bazate pe tranzistoare MOS) i altele. Pentru dispozitivele logice
de tip TTL, drept nivel logic 0 sevete un semnal electric cu
tensiunea U +0,4 V, iar n calitate de nivel logic 1 un
semnal electric cu tensiunea U +2,4 V.
1.2.2. Metode de definire a funciilor logice
Pentru stabilirea modului de funcionare a dispozitivelor
digitale se utilizeaz metodele de descriere a acestora i anume:
1. Metoda algebric (cu ajutorul funciilor logice). Funcia
logic se definete printr-o expresie matematic format din
operaii logice (1.1), unde Y - prezint funcia, iar Xi
argumentele funciei logice.
Y = X1 + X 2
Y = X1 X 2 + X 3

(1.1)

2. Metoda tabelelor de adevr. Funcia logic se definete

printr-un tabel care conine n partea stng toate combinaiile
posibile ale variabilelor de intrare, iar n partea dreapt valorile
funciei ce le corespund (fig. 1.6).

X1
0
0
1
1

X2
0
1
0
1

Y
1
0
0
1

X1
0
0
0
0
1
1
1

X2
0
0
1
1
0
0
1

X2
0
1
0
1
0
1
1

Y
0
0
1
1
0
0
1

Fig. 1.6. Exemple de tabele de adevr

Un tabel de adevr poate fi complet sau necomplet. Tabelul
de adevr complet va conine 2n linii, iar cel necomplet mai puin
de 2n linii, unde n numrul de variabile ale funciei.
3. Metoda grafic (cu ajutorul circuitelor logice). Funcia
logic n acest caz se definete printr-un circuitul format din
elemente logice ale dispozitivelor digitale elementare (fig. 1.7.).
X1
X2

&
&

X3

Fig. 1.7. Exemplu de circuit logic

4. Diagrame n timp. Funcia logic se definete prin
reprezentarea evoluiei n timp a semnalelor de intrare i de ieire.
1

C0
1
Q1 0
1
Q2 0
1
Q3 0

t
t
t
t
Fig. 1.8. Exemplu de diagrame n timp
8

n cazul dispozitivelor digitale secveniale se mai utilizeaz

i o alt metod de definire, metoda grafurilor orientate, care va fi
analizat n compartimentul respectiv.
1.2.3. Funcii logice elementare
Pentru realizarea practic a dispozitivelor digitale se
utilizeaz elemente logice elementare. Elementele logice
elementare sunt implementri a funciilor logice considerate
elementare i anume:
1. Negarea logic (funcia logic NU). Este o funcie care
conine o singur variabil de intrare. n cazul negrii logice
valoarea semnalului de la ieire va fi ntotdeauna valoarea invers
a semnalului de intrare (1.2):

Y=X

(1.2)

Toate modurile de definire a acestei funcii sunt reprezentate

n tabelul 1.
Tabelul 1. Negarea logic
Forma
Tabelul
Elementul logic
algebric
de
adevr
X
Y
X
Y
X
Y
Y=X
0
1
1
0
Reprezentarea
Reprezentarea
euro-american
ruseasc

2. Conjuncia logic (funcia logic I) definit de

relaia (1.3):
Y = X 1 X 2 X 3 K X n = X 1 X 2 X 3 ... X n

(1.3)

n cazul conjunciei logice la ieire se va obine ,,1 logic

numai atunci cnd toate variabilele de intrare vor avea valoarea
9

,,1 logic, n rest se va obine ,,0 logic. Toate modurile de definire

a conjunciei logice pentru cazul cnd sunt doar dou variabile de
intrare sunt reprezentate n tabelul 2.
Tabelul 2. Conjuncia logic
Forma
Tabelul de
Elementul logic
algebric
adevr
X1
X1
Y=X1X2, X1 X2 Y
& Y
Y
sau
0 0 0
X2
X2
0 1 0
Y=X1X2
1 0 0
Reprezentarea
Reprezentarea
1 1 1 euro-american
ruseasc

3. Disjuncia logic (funcia logic SAU) definit de

relaia (1.4):
Y = X1 V X 2 V X 3 VKV X n = X1 + X 2 + X 3 + K + X n

(1.4)

Pentru disjuncia logic la ieire se va obine ,,0 logic

numai atunci cnd toate variabilele de intrare vor avea valoarea
,,0 logic, n rest se va obine ,,1 logic. Toate modurile de definire
a disjunciei logice pentru cazul cnd sunt doar dou variabile de
intrare sunt reprezentate n tabelul 3.
Tabelul 3. Disjuncia logic
Forma
Tabelul de
Elementul logic
algebric
adevr
Y=X1VX2 X1 X2 Y
X1
X1
Y
1 Y
sau
0
0 0
X2
X2
0
1 1
Y=X1+X2
1
0 1
Reprezentarea
Reprezentarea
1
1 1 euro-american
ruseasc

10

4. Negarea conjunciei (funcia logic I-NU) definit de

relaia (1.5):
Y = X 1 X 2 X 3 ... X n

(1.5)

Conform relaiei (1.5) la ieire se va obine ,,0 logic numai

atunci cnd toate variabilele de intrare vor avea valoarea ,,1 logic,
n celelalte cazuri la ieire se va obine ,,1 logic. Toate modurile
de definire a funciei logice I-NU pentru cazul cnd sunt doar
dou variabile de intrare sunt reprezentate n tabelul 4.
Tabelul 4. Negarea conjunciei
Forma
Tabelul de
algebric
adevr
Y = X1 X 2 X1 X2 Y
Sau
0
0 1
0
1 1
Y = X1 X 2
1
0 1
1
1 0

Elementul logic
X1
X2

Reprezentarea
euro-american

X1
X2

& Y

Reprezentarea
ruseasc

5. Negarea disjunciei (funcia logic SAU-NU) definit

de relaia (1.6):

Y = X1 + X 2 + ... + X n

(1.6)

n cazul funciei SAU-NU la ieire se va obine ,,1 logic

numai atunci cnd toate variabilele de intrare vor avea valoarea
,,0 logic, n rest la ieire se va obine ,,0 logic. Toate modurile de
definire a funciei logice SAU-NU pentru cazul cnd sunt doar
dou variabile de intrare sunt reprezentate n tabelul 5.

11

Tabelul 5. Negarea disjunciei

Forma
Tabelul de
algebric
adevr
X1 X2 Y
Y = X1 V X 2
Sau
Y = X1 + X 2

0
0

0
1

1
0

1
1

0
1

0
0

Elementul logic
X1
X2

Reprezentarea
euro-american

X1
X2

Reprezentarea
ruseasc

6. Suma modulo 2 (funcia logic SAU cu excludere)

definit de relaia (1.7):

Y = X1 X 2

(1.7)

Suma modulo 2 este o funcie ce poate avea doar dou

variabile de intrare. Pentru aceast funcie la ieire se va obine ,,0
logic atunci cnd ambele variabile de intrare vor avea aceleai
valoare, i ,,1 logic cnd valori diferite. Toate modurile de
definire a funciei suma modulo 2 sunt reprezentate n tabelul 6.
Tabelul 6. Suma modulo 2
Forma
Tabelul de
algebric
adevr
Y =X1 X2 X1 X2 Y
0
0 0
0
1 1
1
0 1
1
1 0

Elementul logic
X1
X2

Reprezentarea
euro-american

X1
X2

=1

Reprezentarea
ruseasc

Elementele logice sunt produse n serie n form de

microcircuite integrate, fiecare realiznd practic cteva funcii
logice elementare sau compuse. Microcircuitele integrate sunt
grupate n familii, care se deosebesc prin tehnologia producerii i
prin caracteristicile de utilizare. Cele mai frecvent utilizate familii
sunt: 133, 134, 155, 555, 176, etc.
12

1.3. Sarcin teoretic

1. Studiai materialul teoretic referitor la lucrare.
2. Analizai reprezentarea funcional a circuitelor integrate
studiate n lucrare i anume familiile de microcircuite integrate
155 i 555 tipurile: 3, 4, 1, 4, 5, 1, 1, 1,
11 (Anexa 1).
3. Pregtii tabelele de adevr teoretice pentru elementele
logice studiate n lucrare.

1.4. Descrierea machetei de laborator

Macheta de laborator (fig. 1.9.) prezint un stand universal
pentru studierea dispozitivelor digitale de tip TTL n laborator.
Blocurile principale ale machetei de laborator sunt:
1. Sursa de semnale de intrare (nivele logice) (1)
conine 8 generatoare independente de nivele logice 0 sau 1.
Acionarea tastei respective genereaz concomitent o variabil
1 la ieirea X i 0 la ieirea X . n starea neacionat a
tastei, semnalele logice la ieirile respective posed valori
inverse.
2. Sursa de monoimpulsuri (2) conine 4 generatoare
independente de monoimpulsuri dreptunghiulare comandate prin
acionarea tastei respective. Fiecare generator permite
concomitent producerea unui impuls de tip ,,0-1-0 la ieirea
,,_||_ i a unui impuls de tip ,,1-0-1 la ieirea ,,|_|. Durata
impulsului este egal cu timpul acionrii tastei respective.
3. Dispozitivul de afiare (3) conine 8 diode
electroluminiscente cu circuite de comand, care permit indicarea
nivelului logic aplicat la bornele corespunztoare. Cnd semnalul
respectiv are nivelul ,,1 dioda lumineaz, cnd ,,0 nu
lumineaz.

13

220V

Fig. 1.9. Structura machetei de laborator

4. Sursa de alimentare (4) produce o tensiune continu

de +5 V pentru alimentarea dispozitivelor digitale studiate prin
intermediul ieirilor, respectiv ,,+5 V i ,,.
5. Panoul dispozitivului studiat (5) prezint un panou,
pe care se amplasate 4 monturi pentru instalarea circuitelor
integrate studiate. La instalarea microcircuitului integrat n
montur se va respecta urmtoarele reguli:
a) Cheia microcircuitului integrat se va amplasa n partea
stng a monturii
b) Fixarea microcircuitului integrat se va realiza ncepnd
cu primele contacte din partea stng a monturii
14

La fixarea circuitului integrat, pinii acestuia se conecteaz

electric cu contactele respective ale monturii i prin intermediul
acestora la bornele numerotate din apropierea monturii. Dac se
respect regulile de mai sus atunci cifrele vor indica numrul
respectiv al pinului microcircuitului integrat.
Pe panoul dispozitivului studiat mai sunt plasate i linii de
multiplicare (8) ce constau din mai multe borne conectate ntre
ele conform liniei desenate n exterior. Aceste linii permit
conectarea ntr-un punct a mai multor conductoare. Toate
conectrile se vor efectua cu ajutorul unor conductoare speciale
conform schemei circuitului pregtit din timp.
6. Analizorul logic (6) prezint un dispozitiv pentru
studierea dispozitivelor numerice secveniale prin metoda
diagramelor n timp. La intrrile analizorului logic se aplic
concomitent 8 semnale digitale din punctele necesare ale
circuitului studiat. Ieirea analizorului se conecteaz la osciloscop
pentru a vizualiza diagrama n timp. Structura intern a
analizorului logic se va studia detaliat n lucrarea de laborator
respectiv.
7. Generatorul de impulsuri dreptunghiulare (7)
prezint un generator care asigur la ieirile sale impulsuri
dreptunghiulare de o anumit frecvent. n calitate de element
generator de semnale de o anumit frecven servete un circuit
realizat pe baza a 2 elemente logice I-NU, un condensator, un
rezistor i un poteniometru. Principiul de funcionare const n
ncrcarea i descrcarea condensatorului C prin rezistena R1+R2
cu schimbarea strilor elementelor logice. Numrtoarele sunt
utilizate n calitate de divizoare de frecven. La ieirea fiecrui
divizor de frecven se obine semnale de frecvena f/2, f/4, f/8,
f/16, unde f frecvena de intrare. O descriere mai detaliat a
acestui bloc se va realiza n cadru lucrrii de laborator respective.
Pentru studierea unui dispozitiv digital se va respecta
urmtoarea ordine a aciunilor:
stabilii configuraia definitiv a circuitului logic studiat;
15

 alegei microcircuitele integrate pentru implementarea lui i

instalai-le n monturile respective;
clarificai din ndrumar destinaia pinilor i cu ajutorul
conductoarelor formai circuitul respectiv;
conectai sursele de semnale i dispozitivul de afiare n
punctele necesare ale circuitului;
conectai alimentarea (contactele +5 V i ) la pinii
respectivi ai microcircuitului integrat;
verificai nc odat circuitul format i numai dup aceasta,
cu permisiunea profesorului, includei alimentarea
standului.
ATENIE! La conectarea incorect a tensiunii de alimentare i a
punctului comun (nu la pinii respectivi ai microcircuitului),
microcircuitul integrat iese din funciune.
1.5. Sarcin de laborator
1. Studiai structura standului de laborator. Gsii blocurile
principale i clarificai modalitatea de utilizare.
2. Primii de la profesor setul de microcircuite integrate
utilizat n lucrare i gsii destinaia pinilor pentru fiecare din ele
(anexa 1).
3. Studiai practic cte un element logic din fiecare
microcircuit, pentru care:
- instalai circuitul integrat respectiv n una din monturi;
- conectai semnalele de intrare, afiare i alimentare;
- realiznd toate combinaiile posibile de variabile la
intrarea dispozitivului, obinei tabelele de adevr practice.
4. Comparai tabelele de adevr obinute practic cu cele
teoretice.

16

1.6. Coninutul drii de seam

1. Foaia de titlu.
2. Scopul lucrrii.
3. Rezultatele sarcinii teoretice.
4. Rezultatele sarcinii de laborator.
5. Concluzii referitor la rezultatele lucrrii.

1.7. ntrebri de verificare

1. Semnale. Clasificarea semnalelor.
2. Metode de transmitere a informaiei cu ajutorul semnalelor
binare.
3. Dispozitive digitale. Clasificarea lor.
4. Metodele de descriere ale FL i circuitelor logice.
5. Funciile logice elementare.
6. Explicarea rezultatelor obinute n lucrare.

17

Lucrarea de laborator nr.2

TRANSFORMAREA I MATERIALIZAREA
FUNCIILOR LOGICE
2.1. Scopul lucrrii: obinerea deprinderilor practice n
efectuarea transformrilor funciilor logice, n aplicarea practic a
teoremei Morgan, n minimizarea funciilor logice.
2.2. Noiuni teoretice
2.2.1. Legi i reguli n algebra logic
Algebra logic prezint aparatul matematic al electronicii
digitale n care variabilele i funciile pot primi doar dou valori:
,,1 logic i ,,0 logic. Exprimarea matematic a unei funcii
logice necesit introducerea unor legi i reguli de calcul noi
diferite de cele ale algebrei obinuite. Operaiile logice se supun
urmtoarelor legi:
1) Legea asociativ:
X + Y + Z = (X + Y ) + Z = X + (Y + Z )
X Y Z = (X Y ) Z = X (Y Z )

(2.1)

2) Legea comutativ:

X+ Y = Y+ X
XY = Y X

(2.2)

3) Legea distributiv

X (Y + Z ) = X Y + X Z

X + Y Z = (X + Y ) (X + Z )

18

(2.3)

4) Teoremele lui Morgan:

X + Y = XY
X Y = X + Y

(2.4)

X + Y = XY
X Y = X + Y

5) Legea absorbiei:

X + X Y = X
X (X + Y ) = X

(2.5)

6) Legea excluderii:

X Y + X Y = X

(X + Y ) (X + Y ) = X

(2.6)

7) Legea dublei negri

X=X
f (X1 , X 2 ...Xn ) = f (X1 , X 2 ...Xn )

(2.7)

8) Proprietile operaiilor cu constante i cu valori inverse

X+0= X
X0 = 0
X+ X=1
X X = 0
X+1=1
X1 = X

19

(2.8)

9) Legea repetrii (tautologiei)

X X X... = X
X + X + X + ... = X

(2.9)

Demonstrarea tuturor egalitilor de mai sus poate fi

efectuat n dou metode:
a) Metoda transformrilor echivalente conform creia se
efectueaz transformri echivalente ale prii drepte, stngi sau
ale ambelor pri pn la obinerea unei identiti. La efectuarea
transformrilor se utilizeaz proprietile operaiilor logice.
b) Metoda induciei perfecte conform creia se alctuiesc
tabelele de adevr pentru ambele pri ale expresiei. Dac ele
coincid, expresia este adevrat.

2.2.2. Forme canonice ale funciilor logice

Formele canonice prezint nite forme algebrice speciale
de reprezentare a funciilor logice care permit realizarea unele
aplicri practice. Pentru funciile logice se utilizeaz urmtoarele
forme canonice:
a) Disjuncia elementar (sum logic elementar) prezint
disjuncia variabilelor cu sau fr negaie (2.10).
Y = X1 + X 2;
Y = X1 + X 2 + X3

(2.10)

b) Conjuncia elementar (produs logic elementar) prezint

conjuncia variabilelor cu sau fr negaie (2.11).

Y = X 1 X 2;
Y = X1 X2 X3

20

(2.11)

c) Forma disjunctiv normal FDN prezint disjuncia

conjunciilor elementare (2.12).

Y = X1 + X1X2 + X1X3

(2.12)

d) Forma conjunctiv normal FCN prezint conjuncia

disjunciilor elementare (2.13).

)(

Y = X1 X1 + X 2 X1 + X 3

(2.13)

e) Forma disjunctiv normal perfect FDNP prezint o

FDN n care conjunciile conin toate variabilele funciei (2.14).
Numrul de variabile ale funciei prezint rangul funciei.

Y = X 1X 2X 3 + X 1 X 2 X 3 + X 1 X 2X 3

(2.14)

f) Forma conjunctiv normal perfect FCNP prezint o

FCN n care disjunciile conin toate variabilele funciei (2.15).

Y = (X 1 + X 2 + X 3 ) X 1 + X 2 + X 3

(2.15)

FDNP i FCNP se obin din acelai tabel de adevr.

Acestea permit trecerea de la forma tabelar a funciei logice la
forma algebric. Fie tabelul de adevr din fig. 2.1.
X1
0
0
1
1

X2
0
1
0
1

Y
1
0
1
0

Fig. 2.1. Exemplu de tabel de adevr

Pentru a obine FDNP, n tabelul de adevr se aleg cazurile
cu valoarea 1 a funciei. Fiecrui caz i corespunde o conjuncie
elementar n care variabilele intr cu negaie dac au valoarea 0
i fr negaie dac au valoarea 1.
21

Y = X 1 X 2 + X1 X 2

(2.16)

Pentru a obine FCNP, n tabelul de adevr se aleg cazurile

cu valoarea 0 a funciei. Fiecrui caz i corespunde o disjuncie
elementar n care variabilele intr cu negaie dac au valoarea 1
i fr negaie dac au valoarea 0.

)(

Y = X1 + X 2 X1 + X 2

(2.17)

2.2.3. Minimizarea funciilor logice

Prin minimizarea funciilor logice se nelege transformarea
funciei logice la una din cele mai simple forme posibile. Prin
minimizare se permite obinerea celei mai simple structuri a
dispozitivului numeric proiectat, micorarea dimensiunilor lui,
numrului de microcircuite utilizate, consumului de energie, etc.
Minimizarea poate fi efectuat prin dou metode:
- Metoda transformrilor echivalente. Conform acestei
metode se efectueaz transformri echivalente ale funciei logice
folosind proprietile operaiilor logice. Nu ntotdeauna aceast
metod asigur obinerea celei mai simple forme.
- Metoda tabelelor Karnaugh.
n continuare se va descrie detaliat cea de-a doua metoda,
iar pentru aceasta se va utiliza un exemplul. Fie funcia Y dat de
relaia (2.18).

Y = X1 + X 2 X1 X 3 X 2 X 3

(2.18)

Pentru a efectua minimizarea funciei prin metoda tabelelor

Karnaugh se efectueaz urmtoarele operaii:
1. Se alctuiete tabelul de adevr a funciei logice (fig. 2.2).

22

X1
0
0
0
0
1
1
1
1

X2
0
0
1
1
0
0
1
1

X3
0
1
0
1
0
1
0
1

Y
0
0
1
0
1
1
1
1

Fig. 2.2. Tabelul de adevr al funciei iniiale

2. Se alctuiete tabelul Karnaugh.
Tabelul Karnaugh prezint un tabel n care se nscriu
valorile funciilor obinute n tabelul de adevr. nscrierea n acest
tabel se efectueaz conform valorilor variabilelor, acestea fiind
fixate la nceputul liniilor i coloanelor ntr-o ordine strict. n
cazul exemplului analizat tabelul Karnaugh va arta ca n fig. 2.3.
X2 X3
X1
0

00
0

01
0

11
0

10
1

Fig. 2.3. Tabelul Karnaugh a funciei iniiale

3. Se alctuiesc contururi n tabelul Karnaugh.
n dependen de forma n care va fi prezentat la final
funcia, contururile se construiesc dup 1 pentru FDN sau dup 0
pentru FCN. La alctuirea contururilor se vor respecta
urmtoarele reguli:
- contururile trebuie s fie dreptunghiulare i s conin 2K
celule, k=0,1,2,3,;
- numrul de contururi trebuie s fie minim, iar suprafaa
acestora maxim;
- o celul poate intra n mai multe contururi; toate celulele cu
valoarea dat a funciei (1 sau 0) trebuie s fie incluse n
cel puin un contur;
23

celulele extreme i opuse n tabelul Karnaugh se consider

vecine.
n exemplul analizat contururile n tabelul Karnaugh pentru
obinerea FDN sunt reprezentate n fig. 2.4.
X2 X3
X1
0

00
0

01
0

11
0

10
1

Fig. 2.4. Tabelul Karnaugh cu contururi

pentru obinerea FDN
Pentru obinerea FCN, contururile n tabelul Karnaugh sunt
reprezentate n fig. 2.5.
X2 X3
X1
0
1

00
0
1

01
0

11
0

10
1

Fig. 2.5. Tabelul Karnaugh cu contururi

pentru obinerea FCN
4. Se alctuiete funcia minimizat.
Pentru obinerea funciei minimizate se analizeaz
contururile. Dac funcia va fi reprezentat sub forma FDN se vor
analiza contururile create dup 1. Fiecrui contur i va
corespunde o conjuncie n care vor fi incluse variabilele ce nu-i
modific valoarea pentru toate celulele respectivului contur.
Variabilele vor fi incluse fr negaie dac au valoarea 1 i cu
negaie dac au valoarea 0. Funcia minimizat va reprezenta
disjuncia tuturor conjunciilor corespunztoare fiecrui contur
analizat.
Pentru exemplul analizat funcia FDN va avea forma:

24

Y = X1 + X 2 X 3

(2.19)

Dac funcia va fi reprezentat sub forma FCN se vor

analiza contururile create dup 0. Fiecrui contur i va
corespunde o disjuncie n care vor fi incluse variabilele ce nu-i
modific valoarea pentru toate celulele respectivului contur.
Variabilele vor fi incluse fr negaie dac au valoarea 0 i cu
negaie dac au valoarea 1. Funcia minimizat va reprezenta
conjuncia tuturor disjunciilor corespunztoare fiecrui contur
creat dup 0.
Pentru exemplul analizat funcia FCN va avea forma:

Y = (X 1 + X 2 ) X 1 + X 3

(2.20)

Dup obinerea FDN i FCN, asupra acestora se pot efectua

transformri echivalente folosind proprietile operaiilor logice
cu scopul de a obine o form i mai simpl. n cazul exemplului
analizat acest lucru se impune asupra FCN din relaia (2.20).

Y = (X1 + X2 ) X1 + X3 = X1X1 + X1X2 + X1 X3 + X2 X3 =

= X1 1+ X2 + X3 + X2 X3 = X1 + X2 X3

(2.21)

n exemplu analizat funcia iniial conine trei variabile

dar n practic pot exista i alte cazuri cum ar fi:
1) Minimizarea funciei de 4 variabile. n acest caz tabelul
Karnaugh va arta ca n fig. 2.6.

25

X3X4
X1X2
00

01

11

10

00

01

11

10

Fig. 2.6. Tabelul Karnaugh pentru funcia cu 4 variabile

Regulile de formare a contururilor i de alctuire a funciilor
minimizate sunt identice cazului cu trei variabile. FDN obinut
este reprezentat n relaia (2.22).
(2.22)

Y = X 2 + X 3 X4 + X1 X 3 X4

Iar FCN obinut este reprezentat n relaia (2.23).

)(

)(

Y = X 2 + X 3 + X 4 X1 + X 2 + X 3 X 2 + X 3 + X 4

(2.23)

Pentru funcii cu mai multe variabile (5,6...), tabelul

Karnaugh se obine grupnd variabilele n modul cel mai eficient.
La repartizarea valorilor variabilelor, trebuie respectat
urmtoarea regul: dou celule vecine trebuie s difere printr-o
singur variabil.
2) Minimizarea funciilor logice necomplet definite.
Funciile logice necomplet definite sunt funciile pentru
care tabelul de adevr conine mai puin de 2n combinaii ale
variabilelor de intrare (n = 1,2,3,...). Aa funcii logice se
utilizeaz n cazul descrierii modului de funcionare a unor
dispozitive pentru care lipsesc unele combinaii ale semnalelor de
intrare. Pentru aceste combinaii, valorile funciei nu sunt
cunoscute i ele nu se introduc n tabelul de adevr. Minimizarea
funciilor logice necomplet definite se efectueaz la fel cazurilor
descrise mai sus cu deosebirea c celulele goale n tabelul
26

Karnaugh se consider coninnd acea valoare care permite de a

alctui un sistem optimal de conturare. n continuare se va
examina un exemplu pornind de la tabelul de adevr din fig. 2.7.
X1

X2

X3

X4

0
0
0
0

0
0
1
0

0
1
0
0

1
0
0
0

1
1
1
0

1
1
1

0
0
1

1
1
1

0
1
1

0
0
1

Fig. 2.7. Tabelul de adevr a unei

funcii necomplet definite
Dup valorile din tabelul de adevr se construiete tabelul
Karnaugh i se formeaz contururi (fig. 2.8).
X3X4
X1X2
00
x
00

01

11

10

01

11

10

Fig. 2.8. Tabelul Karnaugh a unei

funcii necomplet definite
Funcia minimizat obinut
reprezentat n relaia (2.24),

Y = X1 + X 2
27

forma

FDN

este
(2.24)

iar n forma FCN n relaia (2.25).

Y = X1 + X 2

(2.25)

n acest caz FDN i FCN au aceiai forma i nu necesit

transformri suplimentare.

2.2.4. Implementarea funciilor logice

Prin implementarea funciilor logice se nelege crearea
circuitului logic, funcionarea cruia este descris de funcia
logic dat. Fiecrei variabile i corespunde un semnal de intrare,
iar funciei, semnalul de ieire.
La implementarea funciilor logice se i-a n consideraie
baza de elemente logice, care prezint setul de elemente logice
utilizate.
n electronica digital exist urmtoarele baze standarde de
elemente logice:
a) I, SAU, NU
b) I, NU
c) SAU, NU
d) I NU
e) SAU NU
Pentru a implementa o funcie logic ntr-o baz anumit,
expresia logic trebuie transformat astfel nct s se obin
numai operaii logice din baza dat. Aceast transformare se
efectueaz cu ajutorul teoremei lui Morgan. n continuare se vor
prezenta cteva exemple de implementare a unor funcii n
diferite baze standarde:
a) I, SAU, NU. Funcia logic este dat de relaia (2.26), iar
circuitul logic este reprezentat n fig. 2.9.

Y = X1 + X 2 X 3

28

(2.26)

X1
X2

X2

X1 + X 2

&

X3

Fig. 2.9. Circuit logic n baza I, SAU, NU

b) I, NU. Funcia logic este dat de relaia (2.27), iar
circuitul logic este reprezentat n fig. 2.10.
Y = X 1 X2X3
X1

X1
X2

X1 X 2

(2.27)
X1 X 2

&

&

X3

Fig. 2.10. Circuit logic n baza I, NU

c) I NU. Funcia logic este dat de relaia (2.28), iar
circuitul logic este reprezentat n fig. 2.11.

Y = X1 X 2 X 3 = X1 X1 X 2 X 3
X1
X2
X3

&

X1

&

X1 X 2

&

(2.28)

X1 X 2 X 3

&

Fig. 2.11. Circuit logic n baza I-NU

d) SAU NU. Funcia logic este dat de relaia (2.29), iar
circuitul logic este reprezentat n fig. 2.12.
29

Y = X1 + X 2 X 3 = X1 + X 2 + X 3 =

(2.12)

= X 2 + 0 + X1 + X 3 + 0
X2
0

X2

X1
X3
0

X3

Fig. 2.12. Circuit logic n baza SAU-NU

2.3. Sarcin teoretic

Pentru varianta corespunztoare (indicat de profesor)
alegei funcia logic (anexa 2) i efectuai asupra acesteia
urmtoarele operaii:
1. Alctuii tabelul de adevr a funciei iniiale;
2. Alctuii circuitul logic ce implementeaz funcia iniial;
3.Transferai aceast funcie ntr-o alt baz de elemente
logice (indicat de lector);
4. Alctuii tabelul de adevr a funciei obinute;
5. Alctuii circuitul logic ce implementeaz funcia obinut
n urma transferrii n alt baz de elemente logice;
6. Dup tabelul de adevr, alctuii formele canonice a
funciei;
7. Alctuii circuitul logic ce implementeaz funciile n
forme canonice;
8. Minimizai funcia iniial i alctuii tabelele de adevr a
funciilor obinut;
9. Alctuii circuitul logic ce implementeaz funciile
minimizate.
30

10. Analizai schemele circuitelor obinute i alctuii lista

microcircuitelor necesare pentru asamblarea practic a funciilor
obinute.

2.4. Sarcin de laborator

1. Dup admitere la ndeplinirea lucrrii, primii de la
profesor microcircuitele necesare (conform listei alctuite).
2. Realizai i studiai (prin metoda tabelelor de adevr
practice) urmtoarele funcii logice:
iniial;
transferat n baza de elemente logice indicat;
conform formelor canonice;
obinute n urma minimizrii.
3. Comparai tabelele de adevr teoretice cu cele obinute
practic. La apariia unor divergene determinai cauza.

2.5. Coninutul drii de seam

1. Foaia de titlu.
2. Scopul lucrrii.
3. Rezultatele sarcinii teoretice.
4. Rezultatele sarcinii de laborator (schemele circuitelor
studiate practic i tabelele de adevr practice pentru ele).
5. Concluzii referitor la rezultatele lucrrii.

2.6. ntrebri de verificare

1. Legile i regulile algebrei logice.
2. Materializarea funciilor logice. Baze de elemente logice.
3. Formele canonice a funciilor logice.
4. Minimizarea funciilor logice.

31

Lucrarea de laborator nr.3

DISPOZITIVE NUMERICE COMBINAIONALE
3.1. Scopul lucrrii: studierea practic a dispozitivelor
numerice combinaionale tipice: decodificatoarelor, multiplexoarelor, demultiplexoarelor, sumatoarelor i a modului lor de
utilizare practic.
3.2. Noiuni teoretice
3.2.1. Dispozitivele numerice combinaionale. Noiuni
generale
Dispozitivele numerice prezint dispozitive radioelectronice destinate pentru prelucrarea semnalelor numerice. n
dependen de algoritmul de funcionare, ele se clasifica n
dispozitive numerice cu structura fix i dispozitive numerice
programabile.
Dispozitivele numerice cu structur fix n dependen de
modul de formare a semnalelor de ieire se grupeaz n
dispozitive numerice combinaionale i dispozitive numerice
secveniale.
X1 DDC Y1
Y2
X2
. . .

. . .

Xn

Ym

Fig. 3.1. Reprezentarea funcional a unui dispozitiv

digital combinaional
Dispozitivele numerice (digitale) combinaionale pre-zint
dispozitive numerice pentru care semnalele de ieire ntr-un
moment dat de timp depind numai de semnalele de intrare n acel
32

moment de timp i nu depinde de starea sa precedent. Acestea

sunt dispozitive numerice ce nu conin elemente de memorie.
Reprezentarea funcional a unui dispozitiv digital
combinaional este prezentat n fig. 3.1, unde X1...Xn reprezint
intrrile dispozitivului digital combinaional, iar Y1...Ym ieirile.
Descrierea funcionalitii unui dispozitiv digital
combinaional poate fi realizat prin:
- metoda algebric se alctuiete un sistem de ecuaii
logice care determin dependena tuturor semnalelor de ieire de
cele de intrare pentru dispozitivul dat:
Y1 = f1 (X1 , X 2 ,..., Xn )

Y2 = f 2 (X1 , X 2 ,..., Xn )

M
Ym = fm (X1 , X 2 ,..., Xn )

(3.1)

unde: f1, f2,,fm funcii logice.

- metoda tabelar se alctuiete un tabel de adevr care
conine toate semnalele de intrare i de ieire (fig. 3.2).
X1
0
0
1

X2
0
0
1

...
...
...
...

Xn
0
1
1

Y1
1
1
1

Y2
0
0
1

...
...
...
...

Ym
0
1
0

Fig. 3.2. Tabelul de adevr a unui

dispozitiv digital combinaional
- metoda circuitului logic alctuit din elemente logice i
care are n intrri i m ieiri.
Dispozitivele digitale combinaionale n dependen de
domeniul de utilizare se mpart n dou categorii:
- Dispozitive digitale combinaionale tipice dispozitive cu
un mod de funcionare standard, ce se produc sub form de
microcircuite integrate i pot fi utilizate dup necesitate la
proiectarea dispozitivelor numerice. Descrierea lor tehnic se
33

gsete n ndrumare, iar exemple de acest tip de dispozitive pot

fi: codificatoarele, decodificatoarele, multiplexoarele, demultiplexoarele, sumatoarele combinaionale, etc.
- Dispozitive digitale combinaionale specializate sunt
dispozitive ce au un algoritm special de funcionare i se
elaboreaz dup o metodic special. Ele se proiecteaz pe baza
dispozitivelor digitale combinaionale tipice i se utilizeaz n
domenii speciale.
Analiza dispozitivelor digitale combinaionale presupune
determinarea modului de funcionare a acestuia, fapt ce se poate
realiza prin obinerea tabelului de adevr practic.
Sinteza dispozitivelor digitale combinaionale presupune
obinerea structurii interne a dispozitivului dup o lege de
funcionare a acestuia. Acest lucru se efectueaz n cteva etape:
a) Legea de funcionare se exprim n forma tabelului de
adevr;
b) Se realizeaz minimizarea i se obin funciile de ieire;
c) Se transform aceste funcii n baza de elemente necesar;
d) Se alctuiete schema principial a dispozitivului.

3.2.2. Codificatoare
Codificatorul prezint un dispozitiv numeric combinaional destinat transformrii unui cod unitar ntr-un cod binar
regulat.
Cod unitar prezint codul binar care conine semnalul activ
ntr-o singur poziie. Dac semnalul activ este 1, atunci codul
unitar este direct, iar dac acasta este 0, atunci codul unitar este
invers. De exemplu:
001000 cod unitar direct;
111101 cod unitar invers;
Cod binar regulat prezint un cod binar de form general
ce se modific conform tabelului de adevr.

34

Codificatoarele se utilizeaz n sistemele de afiare numeric,

n dispozitive numerice cu funcii variabile, n microcircuite
integrate de memorie, etc.
X1 CD Y1
Y2
X2
. . .

. . .

Xn

Ym

Fig. 3.3. Reprezentarea funcional a codificatorului

Reprezentarea funcional a codificatorului este prezentat
n fig. 3.3. unde: X1 ... Xn intrri a codului binar unitar;
Y1...Ym ieiri a codului binar regulat; n numrul de intrri;
m numrul de ieiri. ntre numrul ieirilor i numrul intrrilor
exist relaia:

n = 2m

(3.2)

Legea funcionarii unui codificator poate fi reprezentat

printr-un tabel de adevr. n cazul n care codificatorul conine 8
intrri i respectiv 3 ieiri, tabelul de adevr va avea forma
(fig 3.4.):
X1
1
0
0
0
0
0
0
0

X2
0
1
0
0
0
0
0
0

X3
0
0
1
0
0
0
0
0

X4
0
0
0
1
0
0
0
0

X5
0
0
0
0
1
0
0
0

X6
0
0
0
0
0
1
0
0

X7
0
0
0
0
0
0
1
0

X8
0
0
0
0
0
0
0
1

Y1
0
0
0
0
1
1
1
1

Y2
0
0
1
1
0
0
1
1

Y3
0
1
0
1
0
1
0
1

Fig. 3.4. Tabelul de adevr al codificatorului

35

Funciile logice ce descriu semnalele de ieire se obin de

obicei utiliznd formelor canonice (FDNP i FCNP). Funciile
ieirilor sub forma FDNP vor avea forma:

Y1 = X 5 + X 6 + X 7 + X 8
Y2 = X 3 + X 4 + X 7 + X 8

(3.3)

Y3 = X 2 + X 4 + X 6 + X 8
Se implementeaz funciile ieirilor i se obine structura
intern a codificatorului cu 8 intrri (fig. 3.5).
X1 X2 X3 X4 X5 X6 X7 X8

Y1

Y2

Y3

Fig. 3.5. Structura intern a codificatorului

3.2.3. Decodificatoare
Decodificatorul prezint un dispozitiv digital combinaional
utilizat pentru transformarea unui cod binar regulat ntr-un cod
unitar.
Decodificatoarele se utilizeaz n panourile de afiare
digital, n microcircuitele de memorie, etc.
Reprezentarea funcional a unui decodificator este
prezentat n fig. 3.6., unde X1...Xn intrri a codului binar
36

regulat; Y1... Ym ieiri a codului unitar; n numrul de intrri i

m numrul de ieiri.
X1 DC Y1
Y2
X2
. . .

. . .

Xn

Ym

Fig. 3.6. Reprezentarea funcional a decodificatorului

ntre n i m exist relaia m 2n . Dac m = 2n atunci
decodificatorul este complet, iar dac m < 2n decodificatorul
este necomplet.
Conform structurii interne decodificatoarele se clasific n:
- Decodificatoare liniare;
- Decodificatoare piramidale;
- Decodificatoare dreptunghiulare.

3.2.3.1. Decodificatoare liniare

Decodificatorul liniar structural este cel mai simplu. Dac
acesta conine 2 intrri, atunci legea de funcionare exprimat n
forma tabelului de adevr va arta ca n fig. 3.7.
X1
0
0
1
1

X2
0
1
0
1

Y1
1
0
0
0

Y2
0
1
0
0

Y3
0
0
1
0

Y4
0
0
0
1

Fig. 3.7. Tabelul de adevr al decodificatorului cu 2 intrri

Din tabelul de adevr se alctuiesc funciile ieirilor sub
forma FDNP:
37

Y1 = X1 X 2 , Y2 = X1X 2 , Y3 = X1 X 2 , Y4 = X1 X 2

(3.4)

Se implementeaz funciile ieirilor i se obine structura

intern a decodificatorului liniar (fig. 3.8).
X1 X2

X1

X2

&

Y1

&

Y2

&

Y3

&

Y4

Fig. 3.8. Structura intern a decodificatorului liniar

Avantaje decodificatorului liniar constau n structura simpl
i viteza de lucru mare. Aceasta din urm se datoreaz faptului c
semnalul de la intrare trece printr-un singur element logic, timp
de reinere a semnalului este mic i este egal cu timpul de reinere
a elementului logic.
Neajunsul decodificatorului liniar const n faptul c la
creterea numrului de intrri apare necesitatea utilizrii
elementelor I cu un numr mare de intrri.

3.2.3.2. Decodificatoare piramidale

Decodificatorul piramidal permite de a nltura
neajunsurile celui liniar pe baza modificrii structurii. Tabelul de
adevr ce exprim legea de funcionare a decodificatorului cu 3
intrri este reprezentat n fig. 3.9.

38

X1
0
0
0
0
1
1
1
1

X2
0
0
1
1
0
0
1
1

X3
0
1
0
1
0
1
0
1

Y1
1
0
0
0
0
0
0
0

Y2
0
1
0
0
0
0
0
0

Y3
0
0
1
0
0
0
0
0

Y4
0
0
0
1
0
0
0
0

Y5
0
0
0
0
1
0
0
0

Y6
0
0
0
0
0
1
0
0

Y7
0
0
0
0
0
0
1
0

Y8
0
0
0
0
0
0
0
1

Fig. 3.9. Tabelul de adevr al decodificatorului cu 3 intrri

Conform valorilor tabelului de adevr se alctuiesc funciile
ieirilor sub forma FDNP:
Y1 = X 1 X 2 X 3 ;

Y2 = X 1 X 2 X 3 ;

Y3 = X 1 X 2 X 3 ;

Y4 = X 1 X 2 X 3 ; Y5 = X 1 X 2 X 3 ;

Y6 = X 1 X 2 X 3 ;

Y7 = X1 X 2 X 3 ;

(3.5)

Y8 = X 1 X 2 X 3

Se implementeaz funciile ieirilor i se obine structura

intern a decodificatorului piramidal (fig. 3.10).
Avantajul decodificatorului piramidal const n faptul c
se utilizeaz elemente I cu 2 intrri. Din punct de vedere
tehnologic decodificatorul piramidal este mai avantajos.
Neajunsul acestuia l prezint viteza de lucru mai mic,
deoarece semnalul de la intrare pn la ieire trece prin dou
elemente logice i respectiv timpul de reinere este dublu
comparativ cu structura liniar.

39

X3 X 3

X1 X2 X1 X 2

& Y1
&

X1 X 2

& Y2
& Y3
&

X1 X 2

& Y4
& Y5
&

X1 X 2

& Y6
& Y7
&

X1 X 2

& Y8
Fig. 3.10. Structura intern a decodificatorului piramidal

3.2.3.3 Decodificatoare dreptunghiulare

Decodificatorul dreptunghiular mbin viteza de lucru mare
a decodificatorului liniar cu avantajele tehnologice oferite de
decodificatorul piramidal. Acest decodificator se folosete cnd
numrul intrrilor e mai mare ca 4. Tabelul de adevr n acest caz
va avea aspectul (fig. 3.11).
X1
0
0
0
1

X2 X3
0
0
0
0
0
1
. . .
1
1

X4
0
1
0

Y1
1
0
0

Y2
0
1
0

Y3
0
0
1
. .
0
0

...
...
.

Y16
0
0
0
1

Fig. 3.11. Tabelul de adevr al decodificatorului cu 4 intrri

40

Conform valorilor tabelului de adevr se alctuiesc funciile

ieirilor sub forma FDNP:
Y1 = X1 X2 X3 X4 ; Y2 = X1 X2 X3 X4 ; Y3 = X1 X2 X3 X4 ;
Y4 = X1 X2 X3 X4 ; Y5 = X1 X2 X3 X4 ; Y6 = X1X2 X3 X4 ;
Y7 = X1X2 X3 X4 ; Y8 = X1 X2 X3 X4 ; Y9 = X1 X2 X3 X4 ;

(3.6)

Y10 = X1 X2 X3 X4 ; Y11 = X1 X2 X3 X4 ; Y12 = X1 X2 X3 X4 ;

Y13 = X1X2 X3 X4 ; Y14 = X1 X2 X3 X4 ; Y15 = X1X2 X3 X4 ;
Y16 = X1X2 X3 X4

Se implementeaz funciile ieirilor i se obine structura

intern a decodificatorului dreptunghiular (fig. 3.12).
X1 X2 X1 X 2

&
&
&
&
24

&

Y1

&

Y2

&

Y3

&

Y4

&

Y5

&

Y6

&

Y7

&

Y8

&

Y9

& Y10

&

Y11

& Y12

&

Y13

&

&

Y15

&

Y14

Y16

X3 X4 X 3 X 4

&
&
&
&
Fig. 3.12. Structura intern a decodificatorului dreptunghiular
41

3.2.4. Multiplexoare
Multiplexoarele prezint dispozitive digitale combinaionale utilizate pentru selectarea cu ajutorul unui cod binar de
comand a unui semnal numeric de date din mai multe semnale i
transmiterea acestuia pe un singur canal.
Reprezentarea funcional a unui multiplexor este
prezentat n fig. 3.13, unde: X1 Xn intrri a semnalelor de
date, Z1 Zm intrri a codului de comand, Y canalul de
ieire, n numrul intrrilor de date, iar m numrul intrrilor
de comand. ntre n i m exist relaia n 2m .

...

X1 MUX
X2
Xn
Z1
Z2

...

Zm

Fig. 3.13. Reprezentarea funcional a multiplexorului

Legea de funcionare a multiplexorului n cazul n care
m=2 este redat de tabelul de adevr din fig. 3.14.
Z1
0
0
1
1

Z2
0
1
0
1

Y
X1
X2
X3
X4

Fig. 3.14. Tabelul de adevr al multiplexorului

Conform valorilor tabelului de adevr se alctuiete
funcia ieirii sub forma FDNP:
Y = Z1 Z2 X1 + Z1Z2 X2 + Z1 Z2 X3 + Z1Z2 X4

42

(3.7)

Se implementeaz funcia ieirii i se obine structura

intern a multiplexorului (fig. 3.15).

Z1

X1

&

X2

&

X3

&

X4

&

DC

Z2

Fig. 3.15. Structura intern a multiplexorului

Multiplexorul ndeplinete funcia unui comutator
mecanic n care rolul contactul mobil este realizat de intrrile de
comand.

3.2.5. Demultiplexoare
Demultiplexoarele prezint dispozitive digitale combinaionale utilizate pentru transmiterea unui semnal de intrare pe
unul din cteva canale de ieire. Selectarea canalului de ieire se
efectueaz cu ajutorul unui cod de comand.
Reprezentarea funcional a demultiplexorului este prezentat n fig. 3.16., unde: X intrare de date, Z1 ... Zm intrri a
codului de comand, Y1...Yn ieiri de date, n numrul ieirilor
de date, iar m numrul intrrilor de comand. ntre n i m
exist relaia n 2m .

43

DMUX

...

...

z1
z2

y1
y2
yn

zm

Figura 3.16. Reprezentarea funcional a demultiplexorului

Legea de funcionare a demultiplexorului n cazul n care
m = 2 este redat de tabelul de adevr din fig. 3.17:
Z1
0
0
1
1

Z2
0
1
0
1

Y1
X
0
0
0

Y2
0
X
0
0

Y3
0
0
X
0

Y4
0
0
0
X

Fig. 3.17. Tabelul de adevr al demultiplexorului

Conform valorilor tabelului de adevr se alctuiesc
funciile ieirilor sub forma FDNP:
Y1 = Z1 Z 2 X, Y2 = Z1Z 2 X, Y3 = Z1 Z 2 X, Y4 = Z1Z 2 X

(3.8)

Se implementeaz funciile ieirilor i se obine structura

intern a demultiplexorului (fig. 3.18).
X
Z1

&
DC

&

Z2

&
&

Y1
Y2
Y3
Y4

Fig. 3.18. Structura intern a demultiplexorului

44

n tehnica contemporan se utilizeaz multiplexoare i

demultiplexoare pentru semnale analogice. n acest caz,
elementele logice prin care trece semnalul informaional sunt
nlocuite cu chei electronice pe baza tranzistoarelor MOS
(fig. 3.19.) sau tranzistoarelor bipolare.
X

Y1

DC
Z1

VT1
VT2
VT3

Z2

Y2
Y3
Y4

VT4

Fig. 3.19. Structura intern a demultiplexorului

semnalelor analogice

3.2.6. Sumatoare combinaionale

Sumatorul prezint dispozitiv digital combinaional utilizat
pentru efectuarea operaiilor de adunare n sistemul binar de
numeraie. El se utilizeaz n dispozitivele de calcul ce efectueaz
operaii asupra datelor.
Conform structurii interne sumatoarele sunt de dou tipuri:
1. Sumatoare elementare dispozitive pentru efectuarea
adunrii a dou numere a cte un bit.
2. Sumatoare complexe dispozitive pentru efectuarea
adunrii a dou numere de mai muli bii. Acest tip de sumatoare
se realizeaz pe baza sumatoarelor elementare.

45

3.2.6.1. Sumatoare elementare

Sumatoare elementare sunt dispozitive digitale utilizate
pentru efectuarea adunrii a dou numere binare a cte un bit (de
o poziie).
Reprezentarea funcional a unui sumator elementar este
prezentat n fig. 3.20., unde: a intrare a primului termen (bit),
b intrare a celui de al doilea termen (bit), Ti intrare a bitului
de transfer de pe poziia inferioar, S ieire pentru sum, iar
Ti+1 ieire a bitului de transfer pe poziia superioar.
a SM

b
Ti+1

Ti

Fig. 3.20. Reprezentarea funcional a sumatorului elementar

Legea de funcionare a sumatorului elementar este redat de
tabelul de adevr din fig. 3.21.
a
0
0
0
0
1
1
1
1

b
0
0
1
1
0
0
1
1

Ti
0
1
0
1
0
1
0
1

S
0
1
1
0
1
0
0
1

Ti+1
0
0
0
1
0
1
1
1

Fig. 3.21. Tabelul de adevr al sumatorului elementar

Din tabelul de adevr se pot obine funciile ieirilor. Pentru
aceasta se construiete tabelul Karnaugh a fiecrei funcie de
ieire. n tabelul Karnaugh se formeaz contururi (fig. 3.22.).
46

b Ti
a
0
1

00
0
1

01
1
0

11
0
1

10
1
0

b Ti
a
0
1

00
0
0

01
0
1

11
1
1

10
0
1

b)

a)

Fig. 3.22. Tabelul Karnaugh a) pentru ieirea S

b) pentru ieirea Ti+1
Conform tabelului Karnaugh obinem urmtoarele formele
algebrice ale funciilor de ieire:

S = abT i + abTi + abTi + abT i = a bTi + bT i +

+ a bT i + bTi = a(b Ti ) + a(b Ti ) = a b Ti

Ti + 1 = aTi + ab + bTi

(3.9)
(3.10)

Se implementeaz funciile ieirilor i se obine structura

intern a sumatorului elementar (fig. 3.23).
a

Ti
=1

&
&

=1

1
Ti+1

&

Figura 3.23 Structura intern a sumatorului elementar

47

3.2.6.2. Sumatoare complexe (pentru numere de n bii)

Sumatoare complexe sunt dispozitive digitale utilizate la
efectuarea operaiei de adunare a dou numere de mai muli bii
n sistemul binar. Ele sunt realizate pe baza sumatoarelor
elementare i se utilizeaz attea sumatoare elementare ci bii
au numerele adunate.
Pentru studierea acestui tip de sumatoare vom analiza un
caz particular cnd summ 2 numere A i B a cte 3 bii fiecare.
Deci A=a1a2a3, B=b1b2b3, iar rezultatul va fi:
a1 a 2 a 3
+ b1 b 2 b 3

S 0 S1 S 2 S 3
Structura intern a unui sumator complex ce realizeaz
aceast operaie conine 3 sumatoare elementare i este prezentat
n fig. 3.24.
b3 a3

b2 a2
a SM

a SM

a SM

b
Ti

b1 a1

Ti+1

b
Ti+1

Ti

Ti
S2

S3

Ti+1
S1 S0

Fig. 3.24 Structura intern a sumatorului complex de 3 bii

Neajunsul principal a acestui tip de sumator este timpul
mare de reinere a semnalului cauzat de transferul consecutiv
ntre sumatoare. Acest neajuns este nlturat n sumatoarele cu
transfer paralel n care semnalele de transfer se formeaz
concomitent n toate sumatoarele cu ajutorul unui circuit special.
48

3.3. Sarcin teoretic

1. Studiai materialul teoretic referitor la descrierea funcionrii decodificatoarelor, multiplexoarelor, demultiplexoarelor i
sumatoarelor.
2. Gsii destinaia, reprezentarea funcional i
numerotarea pinilor pentru circuitelor integrate ce se vor studia n
lucrare: 5555, 1554, 1557, 1552 (anexa 3).
3. Pregtii schemele ce realizeaz pe baza circuitelor
enumerate urmtoarele dispozitive:
5555: sumator pentru 1 bit;
sumator pentru 4 bii;
1554: decodificator de cod binar de 2 bii;
decodificator de cod binar de 3 bii;
1552: multiplexor;
1557: multiplexor;

3.4. Sarcina de laborator

1. Materializai schemele dispozitivelor menionate n
punctul 3 din sarcina teoretic.
2. Studiai aceste dispozitive prin metoda tabelar.
3. Comparai rezultatele obinute cu datele teoretice.

3.5. Coninutul drii de seam

1. Foaia de titlu.
2. Scopul lucrrii.
3. Rezultatele sarcini teoretice.
4. Schemele principiale a dispozitivelor studiate.
5. Rezultatele sarcinii de laborator
6. Concluzii referitor la rezultatele lucrrii.

49

3.6. ntrebri de verificare

1. Dispozitive numerice combinaionale. Definiia.
2. Codificatorul. Definiie i structura intern.
3. Clasificarea decodificatoarelor dup structura intern.
4. Structura intern a decodificatorului liniar.
5. Structura intern a decodificatorului piramidal.
6. Structura intern a decodificatorului dreptunghiular.
7. Structura intern a multiplexoarelor.
8. Structura intern a demultiplexoarelor.
9. Sumatoare elementare: structura, tabelul de adevr.
10. Structura intern a sumatorului complex.

BIBLIOGRAFIE
1. Gh. Toace. Introducere n microprocesoare. Bucureti, 1995.
2. Manualul inginerului electronist. Radiotehnica vol. III.
Coord. E.Nicolau, Bucureti 1989.
3. Manualul
inginerului
electronist.
Msurri
electronice. Coord. E.Nicolau. Bucureti 1989.
4. T.R. Blakeslee. Proiectarea cu circuite logice MSI i
LSI standard.
Bucureti, 1988.
5. . .
.. , 1991.
6. . .. .. k, 1992.
7. V. Nastas. Electronica digital n telecomunicaii .
Curs de prelegeri. Chiinu, 2007.
8. Gh. tefan. Circuite i sisteme digitale. Ed. TEHNICA,
Bucureti, 2000.
50

9. T. Murean, A. Gontean, ... Circuite integrate

numerice. Aplicaii i proiectare. ED. DE VEST,
Timioara, 2000.
10. Iu. Szekely, F. Sandu. Circuite electronice de conversie
a semnalelor analogice i digitale. Ed. MATRIX
ROM, Bucureti, 2001.

Anexa 1
CIRCUITE INTEGRATE STUDIATE N LUCRARE DE
LABORATOR NR. 1
n lucrarea de laborator nr. 1 se studiaz cteva
microcircuite integrate din seriile 155 i 555. Fiecare din aceste
microcircuite conin 14 pini, dintre care pinul 7 se conecteaz la
punctul comun (,,), iar la pinul 14 se aplic tensiunea de
alimentare (,,+5V). n fig. A.1.A.3. pe lng denumirea
cunoscut (ruseasc), n paranteze se mai indic i denumirea
euro-american a microcircuitelor studiate.
1
2

&

4
5

&

9
10

&

12
13

&
a)

3
6
8
11

&

1
2
13
3
4
5
9
10
11

12
&

&
b)

2
3

5
6

8
9

11
12

1
4
10
13

c)

Fig. A.1. Reprezentarea funcional a microcircuitelor:

a) 5553 (7400); b) 1554 (7410); c) 155E1 (7402)
51

1
2
13
3
4
5
9
10
11

1
1
1

12
6

2
3
5
6
8
9
11
12

a)

10

13

1
2
4
5
9
10
12
13

b)

&

&
&
&

6
8
11

c)

Fig. A.2. Reprezentarea funcional a microcircuitelor:

a) 155E4 (7427); b) 155E5 (7428); c) 1551 (7408)
1

11

10

13

12

1
2

4
5

9
10

12
13

a)

3
6
8
11

2
3

&

4
5
1
12
13
9
10
11

&

b)

&
&

1
6

1
8

c)

Fig. A.3. Reprezentarea funcional a microcircuitelor:

a) 5551 (7404); b) 1551 (7432); c) 55511 (7451)
Anexa 2
FUNCII LOGICE INIIALE PENTRU SARCINA
TEORETIC LA LUCAREA DE LABORATOR NR.2
1. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
2. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
3. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
4. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
52

5. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
6. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
7. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
8. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
9. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
10. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
11. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
12. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
13. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
14. Y = X 1 X 2 + X 1 X 2 X 3 + X 2 X 3
Anexa 3
CIRCUITELOR INTEGRATE STUDIATE N LUCRARE DE
LABORATOR NR. 3
n lucrarea de laborator nr. 3 sunt studiate cteva
microcircuite integrate care au n componena lor diverse
dispozitive digitale combinaionale i anume:
1. 5555 microcircuit integrat care are n componena
sa 2 sumatoare elementare. Reprezentarea funcional i
numerotarea pinilor sunt prezentate n fig. A.4.
1
3
4
13
12
11

a1
b1
T1i

SM

a2
b2
T2i

53

S1
T1i+1

6
5

S2
T2i+1

8
10

Fig. A. 4. Reprezentarea funcional i numerotarea pinilor pentru

microcircuitul 5555 (74183)
Destinaia pinilor microcircuitului 5555:
a1, a2 intrri a primului termen (bit),
b1, b2 intrri a celui de al doilea termen (bit),
T1i, T2i intrri a bitului de transfer de pe poziia inferioar,
S1, S2 ieiri pentru sum,
T1i+1, T2i+1 ieiri a bitului de transfer pe poziia superioar
Pentru microcircuitul 5555 tensiunea de alimentare se
aplic la pinul 14, iar punctul comun se conecteaz la pinul 7.

2. 1554 - microcircuit integrat care are n componena sa

2 decodificatoare a codului binar de 2 bii cu intrri (X1, X2)
comune (A1, A2) (fig. A.5.b). Fiecare din aceste 2 decodificatoare
au cte o intrare de activare (V) care permit (V=1) sau nu (V=0)
funcionarea respectivului decodificator. Semnalul de la intrrile
V depind de valorile semnalelor de la intrrile E1 E4.
Reprezentarea funcional i numerotarea pinilor sunt prezentate
n fig. A.5.a.
14
15

E1
E2

3
13

A1
A2

1
2

E3
E4

DC

a)

Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8

9
10
11
12
7
6
5
4

E1
E2

&

A1
A2

E3
E4

&

Y1
Y2
Y3
Y4

Y1
Y2
Y3
Y4

X1 DC Y1
X2 2 Y2
Y3
Y4
V

Y5
Y6
Y7
Y8

V DC
1
X1
X2

b)

Fig. A.5. Microcircuitul 1554 (74155): a) reprezentarea

funcional i numerotarea pinilor; b) structura intern
Destinaia pinilor microcircuitului 1554:
54

E1 ... E4 intrri de activare;

A1, A2 intrri a codului binar regulat;
Y1 ... Y8 ieiri a codului unitar.
Pentru microcircuitul 1554 tensiunea de alimentare se
aplic la pinul 16, iar punctul comun se conecteaz la pinul 8.

3. 1552 - microcircuit integrat care are n componena sa

2 multiplexoare a cte 4 canale de intrare fiecare (X1...X4), dotate
cu cte o intrare de activare (VX) (fig. A.6.b). Intrrile de
comand (Z1, Z2) sunt conectate mpreun formnd intrrile
comune C1, C2. Reprezentarea funcional i numerotarea pinilor
sunt prezentate n fig. A.6.a.

6
5
4
3
1
2
14
10
11
12
13
15

A1 MUX
A2
A3
A4
VA
C1
C2
B1
B2
B3
B4
VB

A1
A2
A3
A4
VA

X1 MUX
X2
1
X3
X4
VX

C1
C2

Z1
Z2

B1
B2
B3
B4
VB

X1 MUX
X2
2
X3
X4
VX

Z1
Z2
a)

b)

Fig. A.6. Microcircuitul 1552 (74153): a) reprezentarea

funcional i numerotarea pinilor; b) structura intern
Destinaia pinilor microcircuitului 1552:
A1 ... A4, B1 ... B4 intrri de date (informaionale);
C1, C2 intrri de comand;
55

VA, VB intrri de activare;

A, B ieiri de date (informaionale).
Pentru microcircuitul 1552 tensiunea de alimentare se
aplic la pinul 16, iar punctul comun se conecteaz la pinul 8.

4. 1557 - microcircuit integrat care are n componena sa

un multiplexor a 8 canale de intrare. Pe lng ieirea direct
multiplexorul mai conine i o ieire invers. Reprezentarea
funcional i numerotarea pinilor sunt prezentate n fig. A.7.
Destinaia pinilor microcircuitului 1557:
X1 ... X8 intrri de date (informaionale);
Z1... Z3 intrri de comand;
V intrare de activare;
Y ieire de date (informaional).
Y - ieire negat de date.
4
3
2
1
15
14
13
12
9
10
11
7

X1 MUX
X2
X3
X4
X5
Y
X6
Y
X7
X8
Z1
Z2
Z3
V

5
6

Fig. A.7. Reprezentarea funcional i numerotarea pinilor pentru

microcircuitul 1557 (74151)
Pentru microcircuitul 1557 tensiunea de alimentare se
aplic la pinul 16, iar punctul comun se conecteaz la pinul 8.

56

CUPRINS
Lucrarea de laborator nr.1
FUNCII LOGICE ELEMENTARE................................ 3
Lucrarea de laborator nr.2
TRANSFORMAREA I MATERIALIZAREA
FUNCIILOR LOGICE...................................................18
Lucrarea de laborator nr.3
DISPOZITIVE NUMERICE COMBINAIONALE ......17
BIBLIOGRAFIE...............................................................50
Anexa 1..............................................................................51
Anexa 2..............................................................................52
Anexa 3..............................................................................53

57