Proiectarea Circuitelor Integrate de Radio Frecventa

Dr. ing. Traian Visan

De ce? Proiectarea Circuitelor Integrate

O foarte mare capacitate de integrare:
Cu cat mai multe tranzistoare cu atat mai mare puterea de procesare a semnalului; Fiabilitate mai buna;

Dimensiuni mici:
Conexiuni mai scurte intre dispozitive:
Elemente parazite rezistive, capacitive si inductive de valori reduse; Viteza de procesare mai mare;

Tranzistoare de dimensiuni mici:

Consum de putere redus;

Avantajele Circuitelor Integrate la nivel de Sistem

Dimensiuni fizice reduse:

Miniaturizare;

Consum de putere redus:

Mai putina caldura disipata; Incurajeaza aplicatiile portabile, mobilitatea; Radiatii electromagnetice reduse;

Cost redus:
La circuitele propriu-zis ; La consum de putere; La incapsulare;

Ce numim inalta frecventa?

Inalta frecventa relativ la ce?

Spectrul RF si aplicatiile generice

Aplicatiile ce utilizeaza semnale de inalta frecventa

Wireless communication Radar

Navigation
Remote sensing RF identification Automotive and Highways Sensors

Medical
Radio-astronomy
6

Inalta/Joasa frecventa in circuitele electronice

Fenomenul propagarii undelor electromagnetice este descris in intregime prin rezolvarea ecuatiilor lui Maxwell in mediul si cu conditiile la limita precizate de fiecare situatie particulara in parte dar Atunci cand dimensiunea elementului de circuit este mult mai mica decat lungimea de unda a semnalului putem spune ca avem de a face cu un element de circuit cu parametri concentrati (lumped element) si rezolvarea ecuatiilor de circuit poate fi facuta conform legilor lui Kirchoff. Astfel separarea in Joasa sau Inalta frecventa va fi facuta relativ la cum se situeaza dimensiunea dispozitivului/circuitului fata de lungimea de unda a semnalului ce se propaga/proceseaza cu ajutorul acelui dispozitiv/circuit. Intr-un circuit integrat dimensiunile unui dispozitiv sunt de ordinul zecilor sau maxim sutelor de microni (10-4-10-5m) iar lungimea de unda la frecventa de 10GHz (in siliciu) ar fi de 10-2m. Aceasta face ca abordarea proiectarii pe baza legilor lui Kirchoff sa fie in general suficienta. Totusi, pentru interconexiuni lungi in interiorul chipului sau interconexiunile de interfatare a chipului cu exteriorul abordarea propagarii pe linii cu elemente distribuite va trebui luata in considerare;
7

Abordarea circuitelor functie de functionarea in frecventa

Joasa Frecventa f<100MHz
Circuite cu parametri concentrati; Descriere exclusiva prin intermediul matricei Z,Y, ABCD; Se analizeaza:
Analiza AC de semnal mic cu circuit echivalent; Liniaritate; Stabilitate; Zgomot;

Inalta Frecventa F>100MHz

Circuite cu parametri concentrati plus elemente parazite; Descriere cu matrice S; Se analizeaza:
Analiza AC de semnal mic cu circuit echivalent plus elemente parazite; Adaptare; Zgomot; Stabilitate; Liniaritate; Sensibilitate; Gama dinamica;

De ce? Circuite Integrate de Radio Frecventa, exista ceva specific acestora?

Pentru ca aplicatiile ce necesita utilizarea frecventelor inalte sa beneficieze de avantajele Circuitelor Integrate;

La frecvente foarte inalte dimensiunea elementelor de circuit devine comparabila cu lungimea de unda:
Astfel pe langa teoria circuitelor (analogice sau digitale) va trebui sa utilizam si teoria propagarii pe linii de transmisiune;

Elementele parazite, la inalta frecventa, incep sa capete valori care nu se mai pot neglija in functionarea nominala a circuitelor, ele trebuie modelate si luate in considerare; Materialele semiconductoare prezinta pierderi proportionale cu frecventa semnalului, astfel cu cat frecventa semnalului este mai mare cu atat pierderile trebuie luate in considerare; Insasi asigurarea functiilor de tranzistor este limitata la inalta frecventa astfel incat s-au dezvoltat tranzistoare si tehnologii noi dedicate functionarii circuitelor la inalta frecventa;

De ce proiectarea RFIC este dificila?

In timp ce in circuitele digitale compromisul de baza se va face intre viteza si consum in proiectarea RF compromisul este multidimensional: viteza, consum, castig, zgomot, liniaritate Circuitele de RF sunt mult mai semnsibile la zgomot si interferente fata de circuitele digitale; Efectele de ordin secundar in functionarea dispozitivelor influenteaza performantele circuitelor de RF mult mai puternic decat pe cele digitale; Proiectarea circuitele de RF performante poate fi foarte rar automatizata, uzual se cere dimensionarea manuala a fiecarui dispozitiv; In ciudat progresului enorm, modelarea si simularea multor efecte in functionarea la inalta frecventa ridica dificultati, fortand proiectantii sa se conduca pe baza experientei si intuitiei atunci cand analizeaza rezultatele simularilor; Tehnologiile actuale sunt din ce in ce mai mult dezvoltate si caracterizate pentru aplicatii digitale si nu pot fi utilizate cu multa usurinta la proiectarea circuitelor de RF, necesitand inovatii in circuite si arhitecturi pentru a obtine performante deosebite;
10

Domenii de optimizare in proiectarea CIRF

Frequency

Noise

Gain

Linearity

Supply Voltage Power

11

Domenii de cunostiinte necesare in proiectarea CIRF

Microwave Signal Propagation Theory

Communication Theory Random Signals

Fabrication Technology

Transceiver RFIC Design Architectures

Testing

Technology

Solid State Wireless Devices

Standards

CAD Tools

12

Etapele realizarii unui Circuit Integrat

Design; Tape-out; Front-end process; Back-end process; Wafer tests; Packaging; In package tests;

13

Comparatie intre Electronica pe Scara Larga si Electronica de Inalta Frecventa

VLSI:
Semiconductori:
Siliciu (Si);

RFIC:
Semiconductori:
Si, SiGe; III-V compounds (GaAs, InP) Wide bandgaps (SiC, GaN)

Tipuri de tranzistor:
MOSFET; BJT (pentru cateva aplicatii);

Tipuri de tranzistor:
MOSFET; BJT; HBT; MESFET; HEMT;

14

Comparatie intre Electronica pe Scara Larga si Electronica de Inalta Frecventa

VLSI
Guvernata de legea lui Moore urmareste cresterea continua a numarului de dispozitive pe chip; Scalabila; Tinde catre nanotehnologii dar MOSFET pe Siliciu inca este dominant;

RFIC
Legea lui Moore nu se respecta; Nescalabila; Tendinta de a urmari nodurile VLSI in Siliciu utilizand tehnologia CMOS doar din motive de cost pentru aplicatii comerciale de masa;

15

Problematici ale proiectarii IC

Multe niveluri de abstractizare:
Specificatiile Arhitectura Register-Transfer-Level Logic Level Transistor Level Layout (Physical Level)

Multiple cerinte conflictuale:

Viteza Arie de circuit Consum de putere Securitate

Scurtarea timpului de proiectare

16

Elementele de cost in producerea CI

Categoriile de cost generale:
Costurile de Proiectare; Costuri de Fabricatie:
Costuri cu fabricatia circuitelor; Costuri cu testarea circuitelor neincapsulate si incapsulate; Costuri cu testarea circuitelor;

Costuri dominante:
Pentru circuite produse in volum foarte mare:
Incapsularea este costul cel mai mare ; Testarea este al doilea cost important ;

Pentru circuite produse in volum mic:

Costul Proiectarii poate depasi toate celelate categorii la un loc;

17

Programe CAD necesare proiectarii CI

Proiectarea CI moderne nu poate fi imaginata fara existenta mediilor software de proiectare asistata. Astfel un mediu de proiectare asistata pentru CI va contine de regula:
Editor de scheme care poate produce un netlist, sau care defineste o structura logica RTL si sintetizeaza un netlist; Editor de Layout cu care se deseneaza mastile straturilor CI sau care face rutarea automata pornind de la un netlist; Verificator de reguli de proiectare DRC; Extractor de dispozitive din Layout care produce un netlist plecand de la Layout; Comparator de netlist LVS care compara identitatea dintre netlist-ul provenit din Schema cu cel provenit din Layout; Simulator de circuite analogice (SPICE) Simulator de circuite digitale (Logic Simulator); Biblioteci de modele pentru simulatoare;

18

Organigrama Proiectarii Circuitelor Integrate

19

Specificatiile
Specificatiile CI se refera la toate aspectele legate de: Funtionarea acestuia:
La nivelul sistemului din care face pare; La nivel de blocuri functionale si moduri de lucru;

Conditiile de mediu:
Gama de temperaturi de functionare si stocare; Alte conditii speciale de mediu;

Modul de operare si testare;

Standarde de asamblare, manipulare si testare;

Securitate si fiabilitate:
ESD; EMC;

Se colecteaza de catre echipa de proiectare in colaborare cu clientul;

20

Specificatiile generale ale standardului Bluetooth

21

Specificatiile de Sistem - exemplu

22

Specificatiile de consum in diverse moduri de functionare

23

Diagrama Bloc a Sistemului - exemplu

24

Definirea conceptului si arhitecturii

Inginerul de concept sau arhitectul creeaza schema bloc a CI:
Specificatiile de sistem se traduc in performante globale:
Frecvente de operare, Impedante de interfata; Castig, Liniaritate, Zgomot, Consum, etc.

Specificatiile globale se distribuie in specificatiile blocurilor componente; Se creeaza Modele Comportamentale descrise in limbaje de nivel inalt (HDL, VHDL, System Verilog, AMS-VHDL, System-C) ale blocurilor componente;

Se simuleaza functionarea intregului Sistem in medii CAD dedicate (Matlab, ModelSim, etc.);

25

Diagrama bloc a partii de procesare digitala

26

Diagrama bloc a partii RF/Analog

27

Alegerea Topologiei si Tehnologiei

In baza conceptului dezvoltat, datelor despre tehnologiile cunoscute, studiilor de cost si a experientei detinute se decide asupra topologiei circuitului si tehnologiei de implementare fizica:
Se stabileste aria circuitului; Dispunerea blocurilor functionale pe chip floorplan;

Se decide tipul de incapsulare a circuitului;

Conectarea circuitului la capsula bonding diagram; Solutiile ESD; Solutii EMC; Solutiile de alimentare;

28

Circuitul Integrat microfotografie si floorplan

29

Exemplu de floorplan si suprapunerea peste layout

30

Circuitul Integrat GPS microfotografie si floorplan

31

Circuit integrat GPS floorplan si bonding diagram

32

Modelarea Dispozitivelor dintr-o tehnologie

Tehnologia se refera la totalitatea proceselor necesare realizarii unui Circuit Integrat;

In faza de proiectare se lucreaza cu elemente abstracte care incearca sa emuleze functionarea reala (fizica) a circuitelor. Aceste elemente abstracte se numesc in general modele;
Exista o diversitate mare de modele functie de comportamentul pe care dorim sa-l simulam: Electric, Termic, Mecanic, Electromagnetic, etc. Chiar reprezentarea straturilor (layerelor) de procesare a CI in faza de proiectare se face pe baza unui model (geometric); Pentru proiectarea CI intr-un mediu de dezvoltare computerizat (CAD) fiecare tehnologie beneficiaza de biblioteci de modele necesare procesului de simulare si optimizare a circuitelor;
33

Ierarhia nivelurilor de modelare in circuitele integrate

34

Motivatia studiului modelarii dispozitivelor de RF

Elementele cheie ce trebuie modelate pentru proiectarea de RF: Dispozitivele active: FET, BJT; Dispozitive pasive: Rezistoare, Capacitoare, Inductoare;

Limitari ale modelelor de circuite active:

Efecte de inalta frecventa (pentru LNA) Efecte de curenti mari (pentru PA de joasa frecventa) Efecte de curenti mari si inalta frecventa (RF PA) Zgomot de poarta la FET si zgomot de baza la BJT;

Limitari ale modelelor de circuite pasive:

Efectele elementelor parazite la inalta frecventa; La Rezistoare: capacitatea parazita; La Capacitoare: rezistenta parazita; La inductoare: capacitatea parazita si rezistenta parazita;

35

Simulari CAD
Pe baza schemelor (electrice, logice, functionale, etc.) ale circuitelor concepute si a modelelor componentelor din tehnologia aleasa se simuleaza functionarea pe blocuri sau in intregime (Top Level) a CI in medii CAD dedicate cum sunt ADS de la Agilent sau Virtuoso Spectre de la Cadence:
Toti parametri relevanti vor fi : variati, ajustati si optimizati; Rutine automate de optimizare pot fi utilizate; In ciuda puterii mari de calcul existente interventia designerului este decisiva in aceasta etapa de creatie pentru gasirea compromisului intre cerinte contradictorii ale parametrilor functionali (zgomot-castig, arieconsum, etc.); Simularile vor lua in consideratie variatiile: Procesului tehnologic (P), tensiunilor de alimentare (V) si temperaturii (T); Se recomanda descompunerea complexitatii circuitului printr-o descriere ierarhica bazata pe sub-blocuri functionale;
36

Ce este un PDK? Process Design Kit

PDK este o biblioteca de date si programe specifica unui anumit proces tehnologic de fabricatie (tehnologie) pregatita pentru a fi utilizata intr-un mediu integrat de proiectare a circuitelor integrate;
Un PDK contine fisierele de tehnologie (LVS, DRC, LRC Parsitic Extraction, SPICE Models, etc.), simbolurile grafice ale dispozitivelor, celule de layout parametrizabile Pcells, fisierele cu reguli de variatie PVT (pentru simulari Monte Carlo sau de limite tehnologice corners), etc. Pe scurt, tot ce este necesar pentru proiectarea unui circuit integrat in tehnologia respectiva. Crearea de PDK-uri a ajutat la:
Accesul la tehnologie a firmelor de design fara fabrici (fabless); Sistematizarea si automatizarea procesului de design; Un management mai efficient (suport tehnic, consultanta si service) al dezvoltarii tehnologiilor;
37

Tipuri de simulari

38

Simulatoare Comerciale

39

Layout Design Reprezentare Fizica

Schemele electrice (reprezentare de model electric) trebuie convertite in layout-ul (reprezentare grafica fizica) necesar pentru fabricarea mastilor de fabricatie; Layout-ul este o reprezentare geometrica 3D a straturilor tehnologice, sub forma de sandwich, ce contine toate dispozitivele si conexiunile dintre ele;

Realizarea optima a unui layout trebuie sa tina cont de:

O corespondenta exacta intre schema electrica si reprezentarea ei fizica; O respectare exacta a regulilor tehnologice de proiectare ce specifica anumite distante minime intre dispozitive, intre conexiuni, intre suprapunerea anumitor conexiuni si dispozitive;

Seturile de proiectare mai avansate contin biblioteci denumite P-cells cu layout-ul unor dispozitive prerealizat si parametrizabil prin specificatii ale proiectantului (de exemplu lungimea si latimea unui tranzistor);
40

Layout-ul unui LNA in tehnologie BiCMOS SiGe

41

Sectiune transversala intr-o structura CMOS

42

Place and Route Tools

In cazul unui proiect in care toate dispozitivele dispun de celule parametrizabile standardizate (P-cells), asa cum se prezinta situatia unui circuit digital, utilizarea unui program care sa plaseze si sa conecteze automat aceste componente, pe baza netlist-ului generat din schema electrica sau din programul de sinteza logica, ar scurta mult timpul de layout si adesea ar economisi mult aria circuitului; In cazul circuitelor de RF, datorita nevoii de a controla foarte atent elementele parazite ale schemei, utilizarea programelor de place and route este exclusa si layout-ul este realizat in totalitate manual de ingineri experimentati in physical design; Totusi, din ce in ce mai mult, programele de layout moderne incearca introducerea de rutine automate de asistare a inginerului de layout in vederea cresterii productivitatii si calitatii proiectarii;
43

Verificari premergatoare fabricatiei

Asigurarea calitatii si functionalitatii reprezentarii fizice a proiectului se bazeaza pe o serie de verificari care isi propun: Verificarea faptului ca layout-ul corespunde schemei simulate; LVS (Layout vs Schematic); Verificarea faptului ca regulile de tehnologie nu sunt incalcate; DRC (Design Rule Check);

Verificarea faptului ca regulile electrice nu sunt incalcate; ERC (Electrical Rule Check);
Extragerea elementelor parazite datorate interconexiunilor dintre componente;
LRC Parasitic Extractor;

Verificarea disipatiei termice si a distributiei de temperatura; Fiecare tehnologie beneficiaza de un set de reguli de reprezentare fizica ce reflecta limitarile procesului de fabricatie;
44

Exemplu de reguli tehnologice de layout

45

Programul EXT
Programul EXT (EXTract tool) este utilizat pentru transformarea unui layout untr-o lista (netlist) de tranzistoare, rezistoare, capacitati, etc. pe scurt dispozitive si conexiunile dintre ele; Pentru utilizarea programului EXT trebuie sa existe un set de reguli de recunostere a dispozitivelor pe baza modului in care anumite straturi de layout sunt interconectate si/sau suprapuse; Astfel in programul de layout sunt definite straturi suplimentare ce reprezinta diverse operatii logice (intersectie, disjunctie, conjunctie, etc.) intre straturile de proces tehnologic pentru a identifica structuri de dispozitive; Un mare avantaj al programului EXT este acela ca netlistul generat poate fi livrat direct programului de simulare si simulat fara a exista o schema prealabila de foarte multe ori optimizarea unui circuit de RF se va face prin iteratii intre ajustarea layout-ului (reprezentare mai apropiata de realitatea fizica decat o schema electrica) si rularea simularii;
46

Exemplu de definitii utilizate de programul EXT

47

Programul LVS
Programul LVS (Layout Versus Schematic) compara intre ele netlist-ul obtinut pe baza schemei electrice si cel obtinut pe baza layout-ului prin programul EXT; In cazul in care exista coincidenta LVS clean! se pot continua alte verificari necesare (DRC, ERC, etc.); In cazul unor diferente, programul va incerca sa dea indicatii asupra elementelor ce nu coincid si aceste vor fi investigate de proiectant; In cazul unor necoincidente poate apare o serie lunga de indicatii cu privire la cauzele necoincidentei ce adesea sunt nerelevante si proiectantul trebuie sa se descurce intr-un noian de informatii confuze gasirea rapida a cauzei este dictata de experienta proiectantului de layout;
48

Programul DRC
Programul DRC (Design Rule Check) verifica layout-ul pe baza unor seturi de reguli de tehnologie care sunt definite intr-un fisier text; Definitiile regulilor pentru DRC se adreseaza spatiilor ce trebuie pastrate intre diferite zone tehnologice, pozitia relativa a contactelor, metalizarilor, implanturilor, difuziilor; Regulile pentru DRC se adreseaza nu numai straturilor necesare pentru generarea mastilor ci si straturilor ajutatoare/derivate in proiectarea layout-ului ce se obtin prin operatii logice (Boolean derivation) intre diverse straturi; Anumite reguli de tehnologie pot fi imposibil de interpretat de programul de DRC - in general cele care presupun distante de garda ce depind de arile ce se iau in consideratie in acest caz trebuie generate straturi logice suplimentare pentru a realiza comparatii si numarul acestora poate fi exagerat, conducand la timpi de rulare excesivi ai programului DRC;
49

Programul ERC
Programul ERC (Electrical Rule Check) este un program de verificare de nivel superior care verifica nu numai reguli care tin de respectarea unor geometrii tehnologice ci si reguli care tin de buna functionarea electrica a circuitului; Programul ERC are nevoie de informatii suplimentare care apar la simularea sau in specificatiile electrice ale circuitelor; Exista o diversitate foarte mare de verificari care pot fi imaginate in vederea cresterii increderii in buna functionare a circuitului dupa fabricatie; La definirea regulilor ce trebuie verificate de ERC participa inginerii tehnologi si inginerii proiectanti in egala masura deoarece domeniul acestor verificari acopera ambele domenii de competenta; Implementarea unui program ERC este absolut necesara pentru CI complexe cu mai multe domenii de tensiuni de alimentare si care functioneaza cu semnale analogice si digitale;
50

LRC Parasitic Extractor

Programul Parasitic Extractor este o extensie a programului EXT in sensul ca poate extrage din layout nu numai structurile plasate intentionat de proiectant ci si elementele parazite create inerent in structura fizica 3D;
Extragerea elementelor parazite se face pe baza unor reguli si definitii suplimentare dupa identificarea structurilor intentionate; In proiectarea circuitelor de RF Parazitic Extractor este aproape indispensabil;

In utilizarea programului exista optiuni diverse pentru a oferi o extragere graduala a elementelor parazite si a verifica influenta acestora prin simulare;
In platforme foarte avansate exista optiunea prin care anumite structuri parazite sunt adaugate in schema electrica in nodurile sau pe liniile de conexiune corespunzatoare (backannotation) astfel incat proiectantul poate fi prevenit de locul in care fenomenele parazite pot influenta functionarea circuitului;
51

Tape-Out
Dupa rularea cu success a rutinelor LVS si DRC (cel putin!) fisierele ce contin proiectul in format electronic se trimit la fabrica pentru realizarea mastilor tehnologice (Tape-Out) pe baza carora chipul sa fie realizat fizic;
Fisierele in format electronic ce contin reprezentarea fizica a circuitului (Layout-ul) se proceseaza pentru a obtine fisierele grafice pentru proiectarea mastilor necesare proceselor de fabricatie; In procesul de obtinere a fisierelor grafice pentru mastile de fabricatie se pot introduce operatii de completare a layoutului cu elemente necesare procesului tehnologic [markeri de aliniere, completari cu suprafete de metal (filing), decupari in suprafetele de metal (cheezing)] care scapa, adesea, posibilitatilor de simulare Acestea trebuie riguros controlate si verificate pentru a nu altera functionalitatea circuitului;

52

Mastile
Toate procesele aplicate la suprafata CI sunt realizate prin fotomascare; Fiecare strat tehnologic necesita una sau mai multe masti produse pe baza layout-ului proiectat; O masca este realizata dintr-o suprafata plana de sticla transparenta pe care se depune corespunzator un strat metalic (Crom) pentru a bloca selectiv trecerea luminii; Mastile sunt realizate la o dimensiune de 5 ori mai mare decat dimensiunea dorita pe siliciu astfel incat in productie expunerea se realizeaza printr-o lentila ce micsoreaza imaginea in raportul de 1:5; Fiecare masca este realizata cu un inscriptor de masti bazat pe un spot de electroni ce impresioneaza un strat fin de fotorezist care dupa developare permite o corodare selectiva a stratului subtire de metal (fotolitografie);
53

Costul Mastilor

54

Fabricarea Circuitelor Integrate

Suportul pentru fabricarea circuitelor integrate este placheta de semiconductor (wafer); Aceste plachete sunt placi circulare subtiri din material semiconductor avand diverse dimensiuni functie de materialul semiconductor si tehnologia utilizata pentru fabricatie (de exemplu pentru tehnologii pe siliciu avem diametre de 100, 200, 300 mm); In general o masca are dimensiunea patrata cu latura de 100mm si produce pe placheta o imagine patrata cu latura de 20mm aceasta este repetata prin expuneri succesive pe suprafata intregii plachete dispozitivul de expunere este adesea denumit stepper; Inainte de diferite expuneri placheta de semiconductor este acoperita cu un polymer photoresist acesta prin procesul de developare realizeaza mascarea zonelor de circuit la plicarea diverselor procese tehnologice (depuneri, corodari, implanturi)

55

Placuta de siliciu (wafer) de 8-in(200mm) - exemplu

Dimensiunea chipului (die) = 4.1mmx4.1mm Dimensiunea reticulului (imager) = 16.4mmx16.4mm

56

Continutul plachetei - exemplu

Asezarea unui chip (die) pe placheta (wafer)

57

Continutul plachetei - exemplu

Aria ocupata de chip pe placheta este de 4.1mmx4.1mm
Aria utilizata de circuite 3.3mmx3.3mm (65%); Spatiu de garda intre circuite scribe lane w=100um permite taierea plachetelor; Seal ring structura ce pastraza un spatiu de garda intre marginea fizica a chipului si zona padurilor de conectare; Pad ring zona cu padurilor de conectare w=100um; Power supply/ground distribution rings

Arie pierduta clamp area zone din placheta care nu sunt productive; Zone tehnologice neexpuse necesare alinierii optice a dispozitivelor de expunere OAT (optical alignment target); Process Control Monitors (PCM) zona de placuta dedicata culegerii datelor despre fabricatie aceste structuri sunt masurate dupa fabricatia plachetei cu wafer porbers si se strang date cu privire la: tensiuni de prag, rezistivitatea tuturor straturilor, etc.
58

Eficienta utilizarii ariei si Yield-ul fabricatiei

Functie de tehnologia folosita, gradul de puritate a materialelor si acuratetea proceselor exista o densitate de defecte pe suprafata ce caracterizeaza fiecare tehnologie de exemplu 0.1/cm2 astfel 1cm2 de placuta are 90% sanse sa nu aiba nici un defect si 10% sansa sa aiba; Cu cat chipurile sunt mai mari cu atat sunt mai scumpe si probabilitatea ca o suprafata mai mare din placuta sa fie inutilizabila datorita defectelor - tendinta ar fi ca sa se realizeze chipuri cat mai mici pentru ca o arie mai mica de circuit sa fie inutilizata datorita defectelor de structura si clamping area; Pe de alta parte, cu cat chipul este mai mic aria utila se afla intr-un raport mai prost fata de aria totala utilizata deoarece, in general, dimensiunile spatiilor de garda si dimensiunea padurilor sunt aceleasi pentru o anumita tehnologie;
59

Alte criterii care influenteaza utilizarea ariei

La proiectarea unui circuit care are nevoie de foarte multe paduri de I/O (intrare/iesire) este posibil ca padurile sa ocupe o periferie mare lasand un spatiu central excedentar aceste proiecte se numesc pad limited;
Proiectarii unui circuit care are nevoie de foarte putine paduri de I/O dar necesita arie centrala mai multa decat cea limitata de periferia pe care s-ar putea dispune padurile i se spune core limited; Functie de capsula in care se doreste incapsulat chipul este posibil ca zonele sensibile la stres mecanic (colturile chipului) sa fie omise de la dispunerea padurilor sau a circuitelor;

60

Optimizarea costului unui circuit integrat

Optimizarea costurilor unui circuit integrat se face in baza unei analize foarte riguroase a solutiilor tehnice de proiectare si fabricatie; Estimarea simplista a ariei necesare pentru realizarea circuitelor si a consumului de curent necesar va conduce de cele mai multe ori la erori mari in economia proiectului; Factorii de care se va tine cont:
Complexitatea circuitului; Volumul productiei (mic, mediu, mare); Fiabilitatea si siguranta necesara aplicatiei (militar, aeronautica, automotive, medicala, bun de larg consum); Tehnologiile disponibile; Solutiile de incapsulare; Solutiile de testare; Competitia pe piata (Time to Market);

61

Fabrici pentru Circuite Integrate (Foundries)

Pe baza capabilitatilor tehnologice si nivelul economic fabricile pot fi clasificate in 3 mari categorii:
Clasa I: Orientate pe urmarirea ultimelor nodurilor tehnologice. Acestea sunt si cele mai scumpe. Produc numai in volum mare si pe plachetele de dimensiunile cele mai mari. Sunt orientate catre aplicatiile pur digitale. Apartin unui mare producator de IC sau sunt independente (detinute de mari fonduri de investitii); Clasa II: Orientate in general pe procese mature. Ofera procese foarte stabile si foarte bine caracterizate. Sunt orientate catre aplicatii mixed-signal. Sunt adaptate modelului de lucru fabless deoarece provin in general din divizii in-house abandonate si preluate de investitori specializati;

Clasa III: Ofera cateva procese CMOS si cateva BIP. De obicei procese vechi dezvoltate pe baza unor proiecte. Sunt foarte mici si flexibile. Pot fi adesea echipate si pentru procese mai moderne.

62

Servicii pentru prototipuri

Multe fabrici ofera serviciul de prototipuri:
MPW MultiProject Wafer sau (Shared reticle) in care proiectele de la mai multe circuite sunt aranjate pe un singur set de masti. Astfel costul mastilor va fi impartit intre proiectele respective. Costul per proiect poate fi foarte avantajos undeva intre 5k$ si 60k$ depinzand de proces. Evident numai un numar limitat de chipuri poate fi procesat in acest fel; MLM MultiLayer Mask este un procedeu prin care 4 masti de process pot fi inscriptionate pe o singura masca. Procedeul de expunere este mai lent si circuitele sunt de dimensiuni mai reduse. Costul mastilor este insa redus considerabil.

Cel mai cunoscute organizatii pentru prototipuri sunt:

MOSIS (http://www.mosis.com/ ) EUROPRACTICE (http://www.europractice.com/ )
63

Masurarea si testarea Circuitelor Integrate

Odata proiectate si fabricate CI trebuie validate prin masuratori; In caracterizarea unui CI trebuie distinse doua etape distincte:
Etapa de testare dedicata validarii proiectarii in care se fac masuratori extensive ale blocurilor de circuit si a intregului ansamblu pentru a verifica daca specificatiile sunt respectate in toate conditiile de functionare se fac masuratori specifice la nivel de placheta si la nivel de circuit incapsulat; Etapa de testare post-fabricatie pentru a asigura nivelul de calitate a produsului in aceasta etapa sunt retinute masuratori care verifica daca circuitul fabricat respecta calitatea specificata, acestea se vor face in urma fabricatiei, pe loturi de CI sau pe toate CI se urmareste obtinerea unui yield al fabricatiei ridicat si un timp (cost) al testarii cat mai scazut;

64

Etape in validarea proiectarii unui CI

O multitudine de factori joaca un rol major in proiectarea unui CIRF. O parte dintre acestia sunt dificil de cuantificat si foarte putin descrisi in literatura. Daca acesti factori nu sunt luati in considerare corect pot apare bucle de reproiectare ineficiente si costisitoare ducand la falimentul realizarii CI;

Acesti factori sunt:

Modele precise ale elementelor pasive utilizate in CI descrise in gama de frecvente in care sunt asteptate sa lucreze bobinele integrate, varactoarele si padurile de RF cu protectiile ESD sunt elementele cheie de luat in considerare; Influenta substratului asupra performantelor diferitlor blocuri de circuit de exemplul cuplajul zgomotului prin substrat; Influenta cuplajului intre diverse blocuri de circuit alaturate de exemplu pulsuri de curent produse de partea digitala cuplate prin alimentare cu VCO; Influenta conexiunilor cu capsula - firele de bonding sau interpozerul de exemplu inductanta parazita si cuplajele acestora;
65

Etape in validarea proiectarii unui CI - cont.

Pentru a identifica daca un circuit este afectat de unul din factorii mentionati anterior, proiectantii trebuie sa stabileasca o metodologie de validare in urmatoarele etape:
Validarea modelelor elementelor pasive; Validarea separata pe blocuri cu celelalte blocuri nealimentate; Validarea pe blocuri ce interactioneaza intre ele; Validarea intregului circuit in toate modurile de functionare;

66

Tendinte in dezvoltarea Circuitelor Integrate

67

Evolutia CI datorate legii lui Moore

68

System on Chip (SoC)

69

Miniaturizarea in viitor

70

Diversificarea datorita conceptului More than Moore

71

Conceptul de Electronica Omniprezenta

72

SiP (System in Package) Un concept nou?

In noua generatie de circuite integrate conceptul SoC nu mai este de ajuns; Industria microelectronica de incapsulare trebuie sa migreze catre solutii de interconectare complexa pentru a se asigura raportul optim cost/beneficiu prin utilizarea tehnologiei celei mai potrivite pentru fiecare parte a sistemului;

Proiectezi elementele sistemului in cea mai potrivita tehnologie:

Utilizezi SiGe pentru logica de foarte mare viteza; Folosesti GaAs pentru RF de Putere; Folosesti InP pentru semnal mic si zgomot foarte redus; Folosesti procese DRAM pentru DRAM; Folosesti 0.35um CMOS pentru Analog la 5V;

73

System in Package (SiP) vs System on Chip (SoC)

74

75

Bibliografie
http://public.itrs.net/home.html International Technology Roadmap for Semiconductors; The VLSI Handbook 2nd, Wai-Kai Chen, CRC Press, 2007; ASIC DESIGN in the SILICON SANDBOX, Keith Elliot Barr, McGraw-Hill, 2004; Radio Frequency Integrated Circuits and Technologies, Frank Ellinger, Springer, 2007;

76