ELECTRONIC III

Mecatronic

Cursul nr. 10 C10.1 Numrtoare asincrone n circuitele numrtoare asincrone celulele flip-flop nu sunt declanate de un semnal de clock comun. Primul flip-flop este comandat de un semnal de clock extern iar circuitele flip-flop urmtoare sunt comandate fiecare de ieirea Q sau Q negat a circuitului flip-flop anterior. n figura 10.1 este propus spre analiz un numrtor asincron pe 2 bii.

Fig. 10.1 Numrtor asincron pe 2 bii Numrtorul const din dou circuite flip-flop i are doi bii de ieire (Q0 i Q1); circuitul este un numrtor pe dou nivele. Semnalul clock aplicat la intrare nu declaneaz ambele celule flip-flop, de aceea este un asincron. Circuitele flip-flop sunt active pe frontul pozitiv al semnalului de clock. Intrrile J i k sunt conectate mpreun la 1 logic, astfel bistabilele vor comuta alternativ dintr-o stare n cealalt. Diagrama de timp asociat circuitului din figura 10.1 este prezentat n figura 10.2 (presupunem c starea iniial a ieirilor este 0, Q0 = Q1= 0).

Fig. 10.2 Diagrama de timp pentru numrtorul din figura 10.1 Secvena de numrare este 00, 01, 10, 11, 00, 01, ... unde Q0 este LSB (Last Significant bit). Circuitul este un numrtor direct modulo 4. Direct se refer la ordinea de numrare - numrare cresctoare. Semnalul clock aplicat din exterior este conectat doar la intrarea de sincronizare a primului flipflop. Primul flip-flop va schimba starea pe fiecare front cresctor al impulsului de clock, iar al doilea flip-flop va schimba starea doar atunci cnd ieirea Q a primului flip-flop va face o tranziie din 0 n 1. Din cauza ntrzierilor de propagare prin flip-flop inerente, tranziiile ieirii Q nu vor avea niciodat loc n acelai moment cu tranziiile semnalului clock aplicat la intrare, prin urmare, circuitele flip-flop nu vor fi declanate sincron, ci acestea vor opera n mod asincron. Pentru ca Page 1 of 10

ELECTRONIC III

Mecatronic

explicarea funcionrii s fie mai clar, n diagramele de timp prezentate n figura 10.2 tranziiile pentru Q0, Q2 i CLK sunt considerate simultane, dei numrtorul este un numrtor asincron. Numrtoarele asincrone sunt cunoscute i ca numrtoare cu propagare deoarece efectul semnalului clock aplicat primei celule nu este resimit imediat de circuitul flip-flop de la nivelul urmtor, fapt datorat ntrzierilor de propagare. Efectul se semnalului clock de intrare se propag din celul n celul pn ce ultima celul din structur "simte" efectul. Propagarea poate fi asemnat cu cea a valurilor pe ap. Din analiza formelor de und se poate observa c ieirea Q0 este ieirea mai puin semnificativ (LSB) i c frecvena semnalului la aceast ieire este egal cu 1/2 din frecvena semnalului clock. Se poate observa n continuare c ieirea Q1 este ieirea mai semnificativ (MSB) i frecvena acestui semnal este 1/4 din frecvena semnalului clock de la intrare. Numrtorul asincron pe doi bii din figura 10.1 poate avea patru stri distincte, fiecare din ele corespunde unei valori de numrare. Prin extensie, un numrtor format cu n celule flip-flop poate avea 2n stri. Numrul de stri distincte posibile este cunoscut ca numr modulo. Un numrtor pe 2 bii poate fi un numrtor modulo-4. Un numrtor modulo-n poate fi referit i ca divizor cu n deoarece la ieirea circuitului flip-flop cel mai ndeprtat de intrarea clock se produce un puls la fiecare n pulsuri ale semnalului clock aplicat primei celule flip-flop. Numrtorul exemplificat n figura 10.1 este un divizor cu 4. }n figura 10.3 este prezentat un numrtor asincron pe 3 bii i diagrama de semnal asociat unui ciclu de numrare. Ieirile sunt Q0Q1Q2 i circuitele flip-flop sunt active pe front negativ. Circuitul funcioneaz la fel ca i numrtorul asincron pe 3 bii, cu excepia c acest circuit are 8 stri datorit prezenei celui de-al treilea flip-flop.

Fig. 10.3 Numrtor asincron pe 3 bii: (a) Circuit logic; (b) Diagram de semnal Numrtoarele binare prezentate pn n acest punct au 2n stri. Exist i numrtoare care au mai puin de 2n stri; acestea sunt proiectate s aib un numr de stri diferit de 2n. Aceste numrtoare sunt numrtoare cu secven de numrare trunchiat. Trunchierea secvenei de numrare se obine prin forarea numrtorului s reia secvena de la nceput nainte de a parcurge toate strile. Un numrtor cu secven trunchiat des ntlnit este numrtorul modulo 10. Un numrtor cu 10 stri este numit numrtor decadic. Circuitul prezentat n figura 10.4 este un numrtor decadic.

Fig. 10.4 Numrtor decadic Cnd numrtorul ajunge la zece (1010 - binar), toate circuitele flip-flop sunt terse. Page 2 of 10

ELECTRONIC III

Mecatronic

Observai c pentru decodificarea cifrei 10 sunt utilizate doar ieirile Q1 i Q3. Acest mod de decodificare este numit decodificare parial. Acest lucru este posibil deoarece prima stare dup 0 care are Q1 i Q3 n 1 simultan este starea ce corespunde numrului zece n anumite aplicaii, exist necesitatea de a numra att cresctor ct i descresctor; acest numrtor este numit numrtor reversibil. Circuitul din figura 10.5 prezint o implementare posibil a unui numrtor pe trei bii reversibil. Circuitul numr cresctor sau descresctor, n funcie de starea semnalelor aplicate la o intrrile de comand UP i DOWN.

Fig. 10.5 Numrtor pe 3 bii reversibil Cnd intrarea UP este 1 i DOWN este 0, circuitul NAND dintre FF0 i FF1 va permite propagarea ieirii neinversate Q a celulei FF0 spre intrarea clock a celulei FF1. n mod asemntor, trecerea ieirii Q a celulei FF1 spre intrarea clock a urmtoarei celule va fi controlat prin poarta NAND dintre FF1 i FF2. Prin aceast condiionare a aplicrii semnalelor la intrrile clock numrtorul va numra cresctor. Cnd intrarea UP este 0 i DOWN este 1, se va permite trecerea ieirilor inversate ale celulelor FF0 i FF1 ctre intrrile clock ale celulelor FF1, respectiv FF3. Dac starea iniial a celulei flip-flop este 0, atunci numrtorul va parcurge, pe msur ce se aplic pulsuri la intrarea clock, secvena redat n tabelul 10.1 dintre FF0 i FF1 Tabelul 10.1 Q1 Q0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1

Q2 0 1 1 1 1 0 0 0

Este de reinut faptul c un numrtor reversibil asincron este mai lent dect un numrtor direct (cresctor) sau un numrtor invers (descresctor) din cauza ntrzierilor suplimentare introduse de circuitele NAND. C10.2 Numrtoare sincrone La numrtoarele sincrone, toate intrrile clock ale tuturor celulelor flip-flop sunt conectate mpreun i sunt declanate de acelai semnal. n acest fel toate circuitele flip-flop schimb starea simultan (n paralel). Prin urmare, n acest tip de numrtoare nu sunt ntrzieri cumulative datorit propagrii efectului prin toate celulele. Page 3 of 10

ELECTRONIC III

Mecatronic

Numrtoarele sincrone pot fi i ele proiectate s numere direct sau invers; n plus acestea pot fi proiectate s parcurg secvene de numere neconsecutive. Circuitul din figura 10.6 este numrtor sincron pe 3 bii.

Fig. 10.6 Numrtor sincron pe 3 bii Intrrile J i K ale celulei FF0 sunt conectate la 1 permanent. Intrrile J i K ale celulei FF1 sunt comandate de ieirea Q a celulei FF0; intrrile J i K ale celulei FF2 sunt comandate de ieirea unei pori AND care opereaz ieirile Q ale celulelor FF0 i FF1. Dup al treilea impuls de clock, ambele ieiri ale FF0 i FF1 sunt 1 i frontul pozitiv al celui de-al patrulea clock va determina celula FF2 s comute datorit prezenei porii AND. Secvena de numrare a numrtorului din figura 10.6 este redat n tabelul 10.2. Tabelul 10.2 Puls de clock 0 1 2 3 4 5 6 7

Q2 0 0 0 0 1 1 1 1

Q1 0 0 1 1 0 0 1 1

Q0 0 1 0 1 0 1 0 1

Principalul avantaj al unui numrtor sincron este faptul c nu exist ntrzieri cumulative deoarece toate circuitele flip-flop sunt declanate simultan. Din acest motiv frecvena de numrare posibil cu un numrtor sincron va fi multa mai mare dect cea posibil cu un numrtor asincron. Ca i n cazul unui numrtor decadic asincron, un numrtor decadic sincron va numra de la 0 la 9 dup care va relua ciclul de la 0. Reluarea ciclului este posibil prin forarea comutrii n starea 0000 atunci cnd este atins starea 1010. Circuitul din figura 10.7 realizeaz o astfel de numrare cu secven trunchiat.

Fig. 10.7 Numrtor decadic sincron Secvena de numrare a circuitului din figura 10.7 este redat n tabelul 10.3.

Page 4 of 10

ELECTRONIC III

Mecatronic

Tabelul 10.3 Puls de clock 0 1 2 3 4 5 6 7 8 9

Q3 0 0 0 0 0 0 0 0 1 1

Q2 0 0 0 0 1 1 1 1 0 0

Q1 0 0 1 1 0 0 1 1 0 0

Q0 0 1 0 1 0 1 0 1 0 1

Urmrind secvena din tabelul 10.3 pot fi notate urmtoarele observaii: Q0 comut la fiecare puls de clock Q1 se modific la pulsul de clock ce urmeaz de fiecare dat cnd Q0=1 i Q3=0 Q2 se modific la pulsul de clock ce urmeaz de fiecare dat cnd Q0= Q1=1 Q3 se modific la pulsul de clock ce urmeaz de fiecare dat cnd Q0= Q1=Q2=1 i Q0= Q3=1 Circuitul este implementat cu pori Si i SAU aa cum este prezentat n figura 10.7 n figura 10.8 este prezentat un circuit numrtor reversibil pe 3 bii. Asemntor cu numrtorul reversibil asincron, un numrtor sincron reversibil este prevzut cu o intrare de comand up/down.

Fig. 10.8 Numrtor sincron reversibil pe 3 bii n tabelul 10.4 este redat secvena de numrare pentru circuitul din figura 10.8. Tabelul 10.4 Q3 0 0 0 0 1 1 1 1

Q2 0 0 1 1 0 0 1 1

Q1 0 1 0 1 0 1 0 1

Analiznd secvena din tabelul 10.4 se poate constata c: Page 5 of 10

ELECTRONIC III

Mecatronic

att n numrare direct ct i n numrare invers, Q0 comut la fiecare puls de clock n numrare direct, Q1 comut doar la primul puls de clock dup ce Q0=1 n numrare invers, Q1 comut doar la primul puls de clock dup ce Q0=0 n numrare direct, Q2 Q1 comut doar la primul puls de clock dup ce Q0=Q1=0 n numrare invers, Q2 comut doar la primul puls de clock dup ce Q0=Q1=0 Circuitul este implementat cu pori AND, OR i NOT interconectate ca n figura 10.8. C10.3 Registre paralele Registrele paralele elemente de baz utilizate pentru a memora cuvinte binare. Fiecare bit al unui cuvnt este depozitat ntr-o celul flip-flop. Att intrrile ct i ieirile sunt paralele, toi biii de date apar la ieirile paralele imediat dup ce a avut loc citirea simultan a intrrilor paralele. Circuitul din figura 10.9 este un registru paralel de 4 bii construit cu celule flip-flop D.

Fig. 10.9 Registru paralel pe 4 bii Intrrile D ale fiecrui flip-flop constituie intrrile paralele; ieirile Q ale fiecrui flip-flop constituie ieirile paralele. Dendat ce registrul primete front activ de clock, toate datele de la intrrile D sunt nscrise n celulele bistabile i apar la ieirile Q corespunztoare simultan. Ieirile pot fi resetate n mod asincron dac se aplic un 1 la intrarea CLEAR. Caracteristica reprezentativ a acestor registre este faptul c toate datele sunt memorate i transferate la ieire sincron. EXEMPLUL 10.1 Registrele sunt implementate pentru cuvinte de 4 bii sau pentru cuvinte de 8 bii. Exist registre care dispun de intrri asincrone de tergere, ca cel din figura 10.9, i registre care dispun de intrare de validare (ENABLE). Circuitul integrat 74x377 este un registru cu intrare de validare. Simbolul logic al circuitului integrat i schema logic pentru calea unui bit sunt prezentate n figura 10.10.

Fig. 10.10 74x377: (a) Simbol; (b) schem parial Page 6 of 10

ELECTRONIC III

Mecatronic

Pulsul de clock este aplicat tuturor celor 8 celule flip-flop. Cnd intrarea EN (ENABLE) este 0, intrarea 8D este conectat la intrarea circuitului flip-flop prin reeaua de pori AND, OR. Primul front cresctor al semnalului clock va transfera intrarea 8D la ieirea 8Q (acelai lucru se ntmpl la fiecare din cele 8 circuite flip-flop). Dac intrarea EN este 1, nu au loc modificri ale strii circuitelor flip-flop deoarece ieirea Q este adus la intrarea D prin reeaua de pori AND, OR. C10.4 Registre seriale i combinaii ale acestora Un registru capabil s deplaseze la un moment dat informaia cu o poziie este numit registru de deplasare. Registrele seriale sunt registre de deplasare. Configuraia logic a unui registru de deplasare const dintr-un ir de circuite flip-flop conectate n cascad; ieirea unui flip-flop este conectat la intrarea celulei flip-flop vecine. n registrele de deplasare operaia are loc sincron; toate circuitele flip-flop sunt declanate de un acelai semnal de clock. Micrile de baz posibile ntr-un registru de deplasare pe 4 bii sunt prezentate n figura 10.11.

Fig. 10.11 Micri de baz ntr-un registru de deplasare pe 4 bii Un registru de deplasare pe 4 bi poate fi construit utiliznd 4 celule flip-flop D dup exemplul prezentat n figura 10.12.

Fig. 10.12 Registru serial pe 4 bii S presupunem c n stare iniial circuitele flip-flop sunt resetate (Q0=Q1=Q2=Q3=0) i c bitul de intrare este aplicat celei mai din stnga celule. nainte de primul front cresctor al semnalului clock, intrarea de date este conectat la 1 i coboar n 0 n timpul primei perioade al semnalului clock. Diagrama de timp a circuitului este artat n figura 10.13.

Page 7 of 10

ELECTRONIC III

Mecatronic

Fig. 10.13 Diagrama de timp pentru circuitul din figura 10.12 Dei ntrzierile de propagare nu sunt reprezentate n diagram, acestea trebuiesc totui considerate pentru a obine rezultatul dorit. La fiecare moment de timp ncepnd cu t1, o deplasare la dreapta a informaiei corespunde unei schimbri de stare care este echivalent cu o operaie de mprire la 2. Dac se opereaz n ordine cronologic invers (de la t4 la t1), deplasarea la stnga va fi echivalent cu o operaie de nmulire cu 3. Un registru de deplasare bidirecional care este capabil s deplaseze informaia la dreapta (Shift Right) sau la stnga (Shift Left), va fi capabil s proceseze nmuliri cu 2 sau mpriri la 2. Registrele de deplasare pot procesa informaia prin deplasarea ei urmat de livrarea la ieire n aceast form. Registru cu Intrare serial - Ieire paralel n cazul acestor registre datele sunt nscrise serial, n acelai mod ca n cazul registrelor seriale. Difer modul n care biii de date sunt scoi la ieire. Datele sunt disponibile la ieire simultan, din toate celulele, dendat ce informaia a fost preluat n celulele flip-flop. Un registru cu intrare serial i ieire paralel este prezentat n figura 10.14.

Fig. 10.14 Registru de 4 bii cu intrare serial i ieire paralel n animaia de mai sus putei urmri cum numrul binar 1001 este deplasat i cum este accesibil la ieirile Q ale registrului. Page 8 of 10

ELECTRONIC III

Mecatronic

Registru cu intrare paralel - Ieire serial Un registru de deplasare pe 4 bii cu intrare paralel i ieire serial este prezentat n figura 10.15. Circuitul utilizeaz celule D i pori NAND pentru a nscrie datele.

Fig. 10.15 Registru cu intrare paralel i ieire serial pe 4 bii D0, D1, D2 i D3 reprezint intrrile paralele, iar D0 este cel mai semnificativ bit i D3 este cel mai puin semnificativ bit. Pentru a nscrie date n registru este necesar ca linia de comand de mod (nWrite/Shift) s fie 0; datele sunt nscrise n flip-flop pe frontul activ al semnalului de clock. Informaia nscris n celulele flip-flop poate fi deplasat dac linia de control de mod este 1. La fiecare front activ al semnalului de clock registrul va procesa o deplasare la dreapta. Registre de deplasare bidirecionale Registrele de deplasare prezentate pn acum pot opera doar deplasarea la dreapta a informaiei. Fiecare deplasare la dreapta are efectul unei mpriri la 2. Dac se schimb sensul de deplasare, la stnga, aceasta are efectul unei nmuliri cu 2 a informaiei. Cu o reea de pori logice interconectate convenabil este posibil ca un acelai registru serial s poat procesa att deplasri la dreapta ct i deplasri la stnga. Un astfel de registru dispune de o linie de control numit nLeft/Right. Registrul poate opera oricare din combinaiile posibile amintite (intrare serial - ieire serial, intrare serial ieire paralel, intrare paralel - ieire serial). EXEMPLUL 10.2 Registrele sunt ntlnite n multe aplicaii cum ar fi: stocarea temporar de cuvinte binare, executarea de conversii serie-paralel, pentru a produce ntrzieri de timp, pentru a opera nmuliri sau mpriri cu 2n, sau pentru a simplifica logica combinaional. Un exemplu de registru care poate s fac toate operaiile amintite este circuitul integrat 74x194. Schema logic a circuitului este prezentat n figura 10.16. D, C, B, A sunt intrrile paralele i QD, QC, QB, QA sunt ieirile paralele. LIN i RIN sunt intrrile seriale pentru cazul n care se efectueaz o deplasare la stnga, respectiv la dreapta. Intrarea CLEAR terge simultan toate celulele flip-flop. Prin intrarea CLK se aplic semnal de clock tuturor celulelor simultan. S1 i S0 sunt decodificate n interiorul circuitului prin pori I. n funcie de combinaia aplicat la intrrile S1 i S0, registrul va executa diferite operaii, aa cum este artat n tabelul 10.5. Tabel 10.5 S1 S0 Operaie 0 0 Pstreaz starea 0 1 Deplasare dreapta 1 0 Deplasare stnga 1 1 ncrcare paralel Page 9 of 10

ELECTRONIC III

Mecatronic

Cnd registrul efectueaz deplasare la dreapta, ieirea serial este QD; cnd registrul efectueaz deplasare la stnga, ieirea serial este QA. Circuitele SAU permit transferarea ctre intrrile celulelor flip-flop a semnalelor potrivite operaiei selectate prin combinaia aplicat la liniile de comand S1 i S0.

Fig. 10.16 Registru universal 74x194

Page 10 of 10