39

Circuite logice CMOS

LUCRAREA NR.5

CIRCUITE LOGICE CMOS

Scopul lucrrii const n cunoaterea elementelor de baz n utilizarea circuitelor CMOS,
efectundu-se msurtori care s pun n eviden avantajele acestei familii de circuite logice, cu
aplicaii largi.
1. Schema de baz a circuitelor logice CMOS o constituie inversorul CMOS a crui schem
este prezentat n figura 5.1. Caracteristica de transfer a circuitului este puternic dependent de
tensiunea de alimentare V
DD
; n figura 5.2 sunt reprezentate cazurile cnd V
DD
> V
pn
+V
pp
(figura 5.2.a)
i cnd V
DD
< V
pn
+V
pp
(figura 5.2.b).









Figure 5.1.1 Starea tranzistoarelor in functie de intrare
Cand intrarea este in starea LOW(Zero), tranzistorul P este in conductie, tranzistorul N
este blocat, iar iesirea este in starea HIGH(Unu). Cand intrarea este in starea HIGH (Unu),
tranzistorul P este blocat, tranzistorul N este saturat, iar iesirea este in starea LOW(Zero).



Fig. 5.1 Inversorul CMOS


ndrumar laborator Electronic Digital

Figure 5.2.1 Determinarea marginilor de zgomot









Tranzistoarele MOS complementare sunt caracterizate prin tensiunile de prag V
pn
i V
pp
i prin
factorii de curent k
n
i k
p
. n continuare se presupune c sunt valabile relaiile:

(5.1)

(5.2)
n cazul cnd V
DD
>

, se definete o tensiune de transfer a inversorului, ca n figura 5.2.a,

conform relaiei:

(5.3)
unde a este raportul

V
oH
= V
DD
(5.4)
V
oL
= 0 (5.5)
atunci cnd circuitul funcioneaz n gol.


v
o
v
i
V
pn
V
pp
MZL

MZH

V
T

V
DD

V
OH

v
o
v
i
V
OH
V
DD
V
pn
V
pp
Fig. 5.2 a) Caracteristica de transfer a inversorului CMOS
(V
DD
> V
pn
+ V
pp
)
Fig. 5.2 b) Caracteristica de transfer a inversorului CMOS
(V
DD
< V
pn
+ V
pp
)




41

Circuite logice CMOS
Dac circuitul are o sarcin R
s
cuplat la mas, tensiunea corespunztoare nivelului logic "1",
V
oH
va deveni:

(5.6)
iar dac aceeai sarcin este cuplat la tensiunea de alimentare, V
DD
, tensiunea corespunztoare
nivelului logic "0", V
oL
, devine:

(5.7)
Marginile de zgomot, definite conform figurii 5.2.1, vor fi:
MZL = V
iL
V
oL
= 0,5 V
DD
(5.8)
MZH = V
oH
V
iH
= 0,5 V
DD
(5.9)
Valoarea maxim a tensiunii perturbatoare, care nsumat cu semnalul util aplicat la intrare, n
cazul cel mai defavorabil, nu influeneaz negativ nivelul de tensiune de la ieire (comportarea
circuitului) Se constat c valorile marginilor de zgomot statice au, teoretic, valorile maxim posibile;
pentru circuitele CMOS fabricate se garanteaz o margine de zgomot static de cel puin 0,45 V
DD
.
n cazul n care tensiunea de alimentare, V
DD
, este mai mic dect 2 V
p
, se obine caracteristica
de transfer din figura 5.2.b, cu histerezis, care nu este corect pentru circuite logice.
2. Inversorul CMOS nu consum curent de la bateria de alimentare n nici una din strile
logice staionare, cu excepia unui curent rezidual foarte mic neglijabil; dac tensiunea de intrare ia i
alte valori dect nivelurile logice, apare un curent absorbit de la bateria de alimentare; comportarea
circuitului este descris de caracteristica de alimentare I
DD
= I
DD
(v
i
), prezentat n figura 5.3. Se
absoarbe curent de la bateria de alimentare numai atunci cnd V
p
< v
i
< V
DD
V
p
, ceea ce presupune i
V
DD
> 2 V
p
.
Se determin valoarea maxim a curentului de alimentare obinut pentru v
i
= V
T
:

(5.10).
Se remarc o dependen parabolic a vrfului de curent de alimentare de tensiunea de
alimentare,
DD
V
.







3. Inversorul cu CMOS asigur valori aproximativ egale pentru cele dou fronturi (i deci
i pentru timpii de propagare) datorit simetriei funcionrii circuitului la cele dou sensuri de variaie a
tensiunii de ieire. n figura 5.4 este prezentat rspunsul circuitului din figura 5.1, ncrcat cu o
capacitate de sarcin, C
S
, la un impuls de comand cu fronturi ideale, cu amplitudinea egal cu V
DD
i
cu durata suficient de mare.
Fig. 5.3 Caracteristica de alimentare Fig. 5.4Rspunsul inversorului la impulsul dreptunghiular
V
p
v
i
V
pL
I
DD max
i
DD
V
DD
V
p
v
o
t

t
f
-
t
f
+
v
o
t

0.9V
OH
t
p
-
t
p
+
V
T
V
OH
V
OL
0.1V
OH


ndrumar laborator Electronic Digital
Considernd c sunt valabile relaiile (5.1) i (5.2), se obin urmtoarele expresii pentru timpii
de comutare ai circuitului definii ca n figura 5.4:

(5.11)

(5.12)
Se remarc dependena fronturilor impulsurilor de la ieire i a timpilor de propagare (pn la
atingerea tensiunii de transfer V
pL
) de tensiunea de alimentare, constatndu-se scderea acestora la
creterea tensiunii de alimentare.
n cazul n care inversorul CMOS este comandat n impulsuri de frecven joas, curentul
consumat de la bateria de alimentare este neglijabil (se consum curent numai n intervalul de timp n
care tranzistorul MOS, T
n
, ncarc capacitatea de sarcin). La creterea frecvenei, intervalul de timp n
care tranzistorul MOS, T
n
, este n conducie, ncepe s conteze n comparaie cu perioada impulsurilor i
se deduce relaia:

(5.13)
adic o dependen liniar de frecvena impulsurilor de comand a puterii disipate de circuit.Puterea
disipat de circuit (deci puterea absorbit de la bateria de alimentare) depinde foarte puternic de
valoarea V
DD
a tensiunii de alimentare.
4. Cu ajutorul inversoarelor CMOS se pot realiza circuite cu diferite funcii.

Figure 5.5.1 Poarta NAND (stanga) si poarta NOR(dreapta) realizate folosind CMOS
A B Out NAND Out NOR
L L H(ambele tranzistoare P in conductie,
abele tranzistoare N blocate)
H(ambele tranzistoare N blocate,
ambele tranzistoare P in conductie)
L H H(unul dintre tranzistoarele P in
conductie unul dintre tranzsitoarele N
blocate)
L(unul dintre tranzistoarele N in
conductie, unul dintre tranzistoarele
P blocate)
H L H(unul dintre tranzistoarele P in
conductie unul dintre tranzsitoarele N
blocate)
L(unul dintre tranzistoarele N in
conductie, unul dintre tranzistoarele
P blocate)
H H L(ambele tranzistoare P blocate,
ambele tranzistoare N in conductie)
L(ambele tranzistoare N in
conductie)


43

Circuite logice CMOS
n figura 5.5 este reprezentat schema unui multivibrator cu inversoare CMOS pentru care
formele de und n principalele puncte ale schemei sunt desenate n figura 5.6.
Presupunnd c R
p
>>
R
(R
p
are rolul de a limita curentul prin diodele de protecie ale
inversorului CMOS care se afl pe intrarea sa; aceste diode de protecie, care nu apar n figura 5.1, au
rolul de a nu permite tensiunii de intrare s ia valori n afara domeniului 0V
DD
), se obine relaia:

(5.14) .
Stabilitatea formei de und depinde de stabilitatea, de altfel, foarte bun, a caracteristicii de
transfer a inversorului CMOS.






















Fig. 5.5 Circuit astabil realizat cu inversoare CMOS
Fig. 5.6 Forme de und n diferite puncte ale circuitului
Fig. 5.7 Circuit cu prag i histerezis realizat cu inversoare CMOS
T
1
t
v
A

V
DD
t
v
B

V
DD
T
2
t
v
E

V
DD

V
pL

-V
pL

t
v
D

V
DD

V
pL



ndrumar laborator Electronic Digital







5. Cu dou inversoare CMOS conectate n cascad se poate realiza un circuit cu prag i cu
histerezis, util pentru prelucrarea semnalelor de tip analogic (circuit de formare de impulsuri, circuit
comparator de tensiune). Circuitul este desenat n figura 5.7, iar caracteristica sa de transfer n figura
5.8.
Nivelurile logice la ieirea circuitului sunt cele ale inversorului CMOS (eventual ncrcat cu
sarcina R
2
+ R
1
), adic: V
oH
= V
DD
i V
oL
= 0, iar pragurile de basculare vor avea expresiile:

(5.15)

(5.16)
6. De multe ori n cadrul unui circuit digital, este necesar realizarea unei comenzi, prin
acionarea unui buton sau nchiderea unui alt circuit. Comanda const n aducerea unei intrri de la
0 logic la 1 logic sau vice-versa.
Mai jos sunt prezentate dou modaliti de folosire a unui ntreruptor la intrarea unui circuit
digital cu rezistena de pull-up i cu rezisten de pull-down (pentru intrare cu stare implicit de 1
logic, respectiv pentru intrare cu stare implicit de 0 logic).



n cazul circuitului cu rezisten de pull-up, n starea implicit, intrarea este dus la Vcc prin
rezistena R. n momentul n care comutatorul K se nchide, intrarea este dus la mas direct.
n cazul circuitului cu rezisten de pull-down, n starea implicit, intrarea este dus la mas prin
rezistena R. n momentul n care comutatorul K se nchide, intrarea este dus la Vcc.

Rezistena este necesar pentru a preveni punerea n scurt a alimentrii n momentul nchiderii
comutatorului.
n general, pentru R se recomand valori mari, de minim 10K. Ca o regul general, valoarea
trebuie s fie mai mare cu cel puin un ordin de mrime fa de restul rezistenelor din circuit, evitnd
astfel influenarea negativ a restului circuitului.
v
o

v
i

V
DD
V
DD
V
pH
V
pL
Fig. 5.8 Caracteristica de transfer a circuitului cu prag i histerezis


45

Circuite logice CMOS

DESFURAREA LUCRRII

Se identific circuitul din figura 5.9 care conine un circuit integrat cu inversoare CMOS
pentru care legturile la pini sunt date n anex. Alimentarea circuitului se poate face cu tensiuni de
alimentare de pn la 20 V.


Se identific, de asemenea, circuitul din figura 5.10, care conine dou circuite integrate de tip
CMOS precum i o serie de elemente ce vor fi discutate ulterior.


Fig. 5.9 Montajul de laborator 1
Fig. 5.10 Montajul de laborator 2


ndrumar laborator Electronic Digital
1. Se traseaz caracteristica de transfer a unui inversor CMOS pentru V
DD
= 12 V, variind
tensiunea de la intrare ntre 0 i 12 V. Se determin nivelurile logice n cele dou stri (V
oH
i V
oL
),
tensiunea de transfer i marginile de zgomot statice, mrimi definite conform figurii 5.2.a.
Se determin tensiunile de prag ale celor dou tranzistoare MOS, conform figurii 5.2.a i se va
adopta, n continuare, ca tensiuni de prag identice (n valoare absolut) pentru cele dou tranzistoare,
media aritmetic a mrimilor determinate anterior.
Se verific (5.3), (5.4) i (5.5) pentru tensiunea de transfer a circuitului i pentru nivelurile
logice ale inversorului.
2. Se traseaz caracteristica de transfer pentru V
DD
< 2 V
P
. Tensiunea de intrare se va regla ntre
0 i V
DD
i invers.
3. Se va determina influena sarcinii asupra nivelurilor logice ale circuitului. Pentru aceasta,
rezistena de sarcin, R
S
, se va conecta la mas i se va msura tensiunea V
oH
(cu intrarea la mas); apoi,
R
S
se va conecta la + V
DD
i se va msura V
oL
(cu intrarea la + V
DD
). Din relaiile (5.6) i (5.7) se vor
determina k
p
i k
n
i, n continuare, se va adopta pentru k media aritmetic a valorilor astfel determinate.
4. Se alimenteaz circuitul cu V
DD
= 12 V i se aplic impulsuri de comand de amplitudine V
DD

i cu durata i perioada suficient de mari.
Se vizualizeaz formele de und de la ieirea circuitului i se msoar timpii de comutare,
verificndu-se relaiile (5.11) i (5.12) pentru fronturile impulsurilor de la ieire i pentru timpii de
propagare, definii ca n figura 5.4. Se va lua C
S
= 200 pF. Se va lua n considerare i capacitatea de
intrare a osciloscopului.
5. Se determin dependena timpilor de comutare de tensiunea de alimentare. Pentru V
DD
se vor
lua valorile 6, 8, 10, 12, 14 i 16 V. Determinrile se vor face pentru o capacitate de sarcin C
S
= 200
pF.
6. Se identific pe montajul de laborator:
- intrrile cu rezistene de pull-up
- intrrile cu rezistene de pull-down
- ieirile cu LED-uri
- generatorul de semnal dreptunghiular cu 555
- inversorul realizat cu un circuit integrat 74HC04
Sub ndrumarea asistentului, se vor experimenta diferite montaje cu circuite integrate
CMOS ce implementeaz funcii logice: INVERSOR, NAND, NOR.
Circuitele integrate CMOS disponibile n laborator sunt prezentate n anex.






47

Circuite logice CMOS
Cerine
Referatul va conine:
- scopul lucrrii (0,5p);
- schema montajelor de laborator (0,5p);
- schemele realizate la fiecare punct, acolo unde este cazul, cu explicaii privind
conexiunile realizate (1p);
- Rezultatele msurtorilor realizate la fiecare punct, acolo unde este cazul, inclusiv
grafice i forme de und (2p);
- Rezultatele calculelor teoretice, acolo unde este cazul (1p);
- Rezultatele simulrilor (1p);
- Comparaii ntre rezultate i observaii care ofer un rspuns cerinelor punctuale
ale fiecrui paragraf (2p);
- Concluzii (2p).



ndrumar laborator Electronic Digital
ANEX
74HC04 (INVERSOR):

74HC00 (NAND):



49

Circuite logice CMOS
74HC02 (NOR):