3

Capitolul 10

Dispozitive logice programabile


10.1 Noiuni introductive i istoric

Implementarea unor circuite logice chiar de complexitate mic
prin metodele discutate anterior presupune interconectarea unor
circuite integrate pe scar mic (SSI), pe scar medie (MSI) sau pe
scar larg (LSI). O astfel de abordare are cteva dezavantaje majore:

volum mare al implementrii;
consum mare;
disipare mare de cldur;
numr foarte mare de interconexiuni;
vitez de lucru relativ sczut datorit lungimii conexiunilor
externe i a punctelor de sudur;
fiabilitate care scade proporional cu creterea complexitii.

Din aceast cauz metoda se mai utilizeaz doar pentru circuite
de mic complexitate i pentru producia de serie mic sau unicate.
n cazul unor circuite logice de mare complexitate i/sau
produse n numr foarte mare, realizarea sub forma de circuit integrat
este mult mai atractiv.
Exist dou variante de abordare i anume:

1) Realizarea unor circuite integrate dedicate, a cror proiectare
la nivel fizic este realizat la productor.
4

2) Realizarea unor circuite integrate de uz general a cror
structur poate fi configurat n funcie de necesiti prin
programarea la utilizator.

Prima abordare conduce la realizarea unor circuite integrate
specifice unei aplicaii (Application Specific Integrated Circuits
ASIC). Acestea asigur performanele cele mai bune pentru aplicaia
considerat deoarece prin proiectarea la nivel fizic se are n vedere
tocmai optimizarea vitezei de lucru, fiabilitii, disiprii de energie,
imunitii la perturbaii electromagnetice. De asemenea, n cazul
unor producii de serie mari, preul de cost unitar devine foarte bun.
Principalele dezavantaje ale ASIC sunt durata mare a ciclului de
dezvoltare a circuitului i preul ridicat al proiectrii circuitului
integrat, estimat ntre 50000$ i 1000000$ n funcie de
complexitatea i performanele circuitului proiectat.
Orice modificare dup nceperea produciei de serie este practic
imposibil. Eliminarea unor greeli de proiectare logic costnd
aproape tot att ct i proiectarea iniial. Din aceast cauz utilizarea
ASIC nu este posibil n faza de proiectare/dezvoltare a unui
dispozitiv logic.
Metoda devine rentabil doar pentru producia de serie mare
deoarece n acest caz costul proiectrii tehnologice a circuitului se
distribuie pe toate modulele realizate.

O alternativ la utilizarea ASIC o reprezint utilizarea
circuitelor logice programabile (Programmable Logic Devices -
PLDs), cu o structur foarte general, configurabil la utilizator
introduse la mijlocul anilor `70 cu scopul de a oferi circuite integrate
foarte flexibile n utilizare la un pre de cost rezonabil.
Este necesar s facem distincie ntre utilizarea termenului
programare n software i n hardware. n primul caz un program
este ncrcat i executat pe un hardware cu structura bine definit
(vezi paragraful 6.6.4) n timp ce n al doilea caz programarea
presupune tocmai configurarea circuitului la nivel fizic.
5

Primele PLDuri au fost numite PAL (Programmable Array
Logic) respectiv PLA (Programmable Logic Array). Ele utilizau
numai pori logice AND i OR permind doar implementarea unor
CLC de complexitate medie.
Destul de repede aceast limitare a fost nlturat prin includerea
ntr-un singur modul a unei structuri PAL/PLA cu cte un bistabil
pentru fiecare ieire, asigurnd implementarea ntr-un singur modul a
unor CLS simple.
La nceputul anilor `80 au fost introduse aa numitele
macrocelule (macrocell) care includ pe lng un bistabil i pori
logice i multiplexoare. Structura unei macrocelule este la rndul ei
programabil ceea ce permite implementatrea mai multor regimuri de
lucru.
Dispozitivele a cror ieire este prevzut cu o macrocelul au
primit ulterior numele de GAL (Generic PAL). Uneori se utilizeaz
i denumirea PALCE (PAL CMOS Electrically erasable/
programmable).
La ora actual circuitele de tip PAL, PLA, GAL sunt referite n
literatura de specialitate ca SPLDs (Simple PLDs). De fapt, sub
form de circuit integrat independent mai sunt produse doar
circuitele GAL/PALCE.
O etap important o reprezint trecerea la producerea unor
circuite cu mai multe GAL pe aceeai pastil de siliciu. Aceste
circuite nglobeaz i logic auxiliar pentru interconectarea GAL-
urilor dar i pentru a oferi faciliti suplimentare. Astfel de circuite
au fost denumite CPLD (Complex PLD) i au devenit populare
datorit performanelor foarte bune la un pre sczut (chiar i sub 1$).
Tot la mijlocul anilor `80 au fost introduse i circuitele FPGA
(Field Programmable Gate Array). Cu o structur total diferit de
SPLD i CPLD. Ele sunt utilizate pe scar larg pentru
implementarea unor circuite de mare complexitate i cu performane
ridicate.
Un sumar cu evoluia i clasificarea PLD este prezentat n
tabelul din Fig. 10.1.

6

Dispozitive
logice
programabile
(PLD)
PLD simple (SPLD)
PAL
PLA
PAL/PLA cu CBB
GAL
PLD complexe (CPLD)
FPGA

Fig. 10.1

nainte de introducerea pe scar larg a PLD prezentate anterior,
pentru implementarea unor CLC uzuale cu o vitez de lucru relativ
mic se utilizau frecvent module de memorie a cror coninut poate
fi programat n funcie de necesiti.
Chiar dac la ora actual utilizarea direct a memoriilor n
sinteza schemelor logice este rar folosit, nelegerea tehnologiilor de
realizare a acestora i a modului de utilizare n diverse aplicaii este
important pentru nelegerea funcionrii unor PLD moderne care
includ i blocuri de memorie pentru implementarea diverselor CLC.
Din aceast cauz n cadrul acestui capitol vor fi prezentate
principalele tipuri de memorie i modul lor de interconectare i de
utilizare n diverse situaii practice.

10.2 Memorii

10.2.1 Definiii, clasificri, caracteristici

Prin memorie vom nelege un circuit integrat pe scar larg
sau foarte larg care permite nscrierea, pstrarea i redarea unei
cantiti mari de date codificate binar.

Schema bloc cea mai general a unui circuit de memorie este
prezentat n Fig. 10.1, unde

A
n-1
...A
0
intrrile de adres;
O
0
...O
k-1
ieirile/intrrile de date
C
1
, C
2
, C
3
comenzi pentru validarea modulului, activarea
ieirilor i selecia regimului de lucru (citire, tergere sau scriere).
7

Numrul i funciile realizate de semnalele de comand depind de
tehnologia de realizare i de tipul concret de memorie.



Fig. 10.2

Elementul constructiv de baz al unei memorii l reprezint
celula de memorie care poate memora un bit.

O celul de memorie este un circuit electronic care are dou
stri stabile interpretate ca 0 respectiv 1.

n cazul general manipularea biilor nu se face la nivel de celul
de memorie ci la nivel de grup de celule.

O colecie de celule de memorie care pot fi citite sau scrise
simultan poart numele de locaie sau cuvnt.

Numrul de celule care formeaz o locaie reprezint lungimea
locaiei.

Din punctul de vedere al utilizatorului memoria poate fi privit
ca o list de locaii cu aceeai lungime (Fig. 10.3). Fiecare locaie
este identificat printr-un numr ntreg unic numit adresa locaiei.
Din motive de optimizare a structurii memoriei, numrul locaiilor
dintr-o memorie este ntotdeauna 2
n
, unde n este numrul liniilor de
adres. De asemenea, din acelai motiv, adresele sunt numere ntregi
binare consecutive n plaja 00...0 11...1, adic n zecimal n
intervalul 0(2
n
-1).
8


0

. . .

1

. . .


.
.
.
.
.
.
. . .
.
.
.

i

. . .


.
.
.
.
.
.
. . .
.
.
.


2
n
-1

. . .


O
0
O
1

. . .
O
k-1

Fig. 10.3

Observaie! O celul de memorie nu este necesar a fi un bistabil
n sensul celor discutate n paragraful 8.3, ea putnd fi un fuzibil sau
antifuzibil, un condensator, un domeniu feromagnetic etc.

Organizarea memorie ca n Fig. 10.3 reprezint organizarea
logic a memoriei. Aa cum se va vedea n continuare, structura
intern a memoriei poate s difere puternic de organizarea logic a
acesteia, dar interesele utilizatorului nu sunt afectate, diferena fiind
transparent pentru acesta.

Schema bloc general a unui modul de memorie este prezentat
n Fig. 10.4.

Aria celulelor de memorie este elementul central al oricrui
circuit de memorie.
Diferena ntre organizarea logic a memoriei i structura ariei
de memorie este dictat de aspecte tehnologice. Se prefer ca aria
celulelor de memorie s fie ct mai echilibrat posibil. De exemplu
pentru o memorie cu organizarea 131072x8 bii se va prefera
9

probabil o structur intern de forma 512x256x8 bii deoarece este
mult mai simplu s se realizeze decodificarea n dou etape (selecia
a 512 linii cu un decodificator n prima etap i apoi selecia
cuvntului de 8 bii din 256 cuvinte posibile cu un multiplexor
vectorial n a doua etap) dect s se construiasc un decodificator
DEC 17/131072.


Fig. 10.4

Circuitele de control scriere/citire genereaz toate semnalele
necesare operaiilor de scriere, citire, tergere, refresh. La memoriile
actuale aceste circuite sunt foarte sofisticate i performante. Difer
fundamental n funcie de tipul de memorie, tehnologia utilizat i
chiar productor.
MUX i DEMUX sunt multiplexoare respectiv demultiplexoare
vectoriale [24].
Circuitele tampon de intrare/ieire (input/output buffers)
reprezint interfaa ntre memoria propriu-zis i mediul nconjurtor
i realizeaz urmtoarele funcii:

10

controleaz sensul de transfer al datelor ctre exterior
n cazul citirii i ctre interior n cazul scrierii;
compatibilizeaz nivelul tensiunilor interne cu nivelul
tensiunilor externe;
controleaz trecerea ieirilor n stare de impedan
ridicat n scopul conectrii la o magistral.

Din punctul de vedere al necesitii conectrii memoriei la o
surs de alimentare pentru pstrarea informaiei, se disting:

1) memorii fixe (nevolatile, NVRAM) n care datele odat
nscrise sunt pstrate un timp nedeterminat chiar n absena
susei de alimentare.
2) memorii volatile a cror coninut se altereaz ntr-un timp
foarte scurt dup deconectarea de la sursa de alimentare.

Memoriile fixe pot fi clasificate dup numrul de reprogramri
pe care-l accept n:

memorii OTP (one-time programmable) n care datele
pot fi nscrise o singur dat;
memorii reprogramabile MTP (multi-time
programmable) n care datele pot fi rescrise de un numr
oarecare de ori. Scrierea ntr-o memorie fix este o
operaie complex care implic tergerea vechiului
coninut i apoi reprogramarea memoriei. Acest ciclu
stergere/scriere duce n timp la degradarea memoriei.
Chiar i n cazul memoriilor moderne numrul de
rescrieri este limitat (ntre 1000 i 1000000 ori). Pentru
detalii vezi paragraful 10.2.2.

Memoriile volatile Cunoscute i sub numele de memorii RAM
(Random Access Memory) pot fi grupate n dou mari categorii:

11

memorii RAM statice (SRAM) care pstreaz
coninutul nemodificat att timp ct sunt conectate la
sursa de alimentare;
memorii RAM dinamice (DRAM) al cror coninut se
altereaz destul de repede chiar i n cazul n care
circuitul este alimentat i din aceast cauz este necesar
mprosptarea periodic a coninutului memoriei
(operaia de refresh). Dei necesitatea operaiei de
refresh complic schema de control i logica extern,
memoriile RAM dinamice s-au impus n implementarea
calculatoarelor datorit densitii mult mai mari a
celulelor de memorie pe 1mm
2
de pastil de siliciu.

n cadrul lucrrii vor fi detaliate numai memoriile fixe, dar
multe dintre concluziile formulate sunt valabile i n cazul utilizrii
memoriilor volatile utilizate n sinteza unor circuite logice.
Indiferent de tipul de memorie considerat, exist cteva
caracteristici pe care utilizatorul trebuie s le aib n vedere atunci
cnd decide utilizarea unei anumite memorii.
Principalele caracteristici ale unei memorii sunt:

Capacitatea memoriei numrul maxim de bii ce pot
fi pstrai n memorie la un moment dat. Se msoar de
obicei n bii dar pentru memoriile mari se accept i
Kibibit, Mebibit sau Gibibit.
Organizarea logic a memoriei adic numrul de
locaii i lungimea unei locaii (toate locaiile au aceeai
lungime). Este o caracteristic foarte important n
practic deoarece memorii cu aceeai capacitate pot avea
organizri diferite. De exemplu, o memorie cu
capacitatea 4096 bii poate fi organizat ca o memorie
1024x4 bii sau ca o memorie 512x8 bii.
12

Timpul de acces adic timpul scurs n procesul de citire
a datelor ntre momentul modificrii adresei i momentul
n care se garanteaz valori corecte la ieire.

Ali parametri utili n practic sunt:

Tensiunile de alimentare;
Tipul ieirilor (cu colector n gol sau tri-state). La ora
actual ieirile memoriilor sunt tri-state.
Viteza de nscriere a datelor.
Andurana numrul maxim garantat de scrieri ntr-o
memorie fix reprogramabil.
Durata de pstrare a datelor adic timpul maxim
garantat pentru pstrarea nealterat a coninutului unei
memorii fixe n condiii bine precizate de exploatare i
pstrare. Alterrile pot s apar datorit scurgerii
sarcinilor, modificrii structurii materialelor din care este
realizat circuitul, ocurilor mecanice sau electro-
magnetice, expunerea la radiaii etc. Datele din literatura
de specialitate sunt destul de vagi i se refer n special
la condiiile care favorizeaz alterarea coninutului
memoriei. n general se accept ca termen limit un
interval de 1020 ani.
Nivelul la care se poate modifica informaia (bit,
locaie, bloc).

Circuitele de memorie fac parte dintre cele mai complexe
circuite integrate i larga lor utilizare a impus ncercarea
standardizrii de ctre marile firme productoare n colaborare cu
asociaia Joint Electron Device Engineering Council (JEDEC).
Standardizarea se refer la asignarea pinilor i caracteristicile
semnalelor externe i nu la tehnologia de realizare. De aceea module
compatibile la nivelul interfeei cu mediul pot s difere substanial n
13

ceea ce privete structura intern, valorile unor tensiuni, flexibilitate,
filosofia de scriere a datelor etc.
Noile linii de circuite integrate introduse ncepnd cu anii `90 au
un pronunat caracter de proprietar totui majoritatea circuitelor
produse respect nc standardele JEDEC.
O clasificare a memoriilor este prezentat n Fig. 10.5.


Fig. 10.5

10.2.2 Memorii fixe

O memorie fix are ca funcii de baz pstrarea i redarea
datelor aa c eforturile de mbuntire a acestui tip de memorie au
fost orientate n special ctre creterea capacitii i scderea
timpului de acces. Deoarece scrierea se realizeaz foarte rar, timpul
de scriere este n unele situaii (mai ales la modelele vechi) cu mult
mai mare dect timpul de acces iar procesul de nscriere a datelor a
implicat mult timp dispozitive speciale (programatoare de memorii).
Dezvoltarea unor noi tehnologii de realizare a memoriilor fixe i n
special rspndirea memoriilor flash a schimbat complet prioritile
i la ora actual se dezvolt un mare numr de noi variante
14

constructive (multe n faz de cercetare) care permit nscrierea
datelor direct la locul de utilizare, la viteze comparabile cu viteza de
scriere a memoriilor volatile.

Memoriile fixe sunt cunoscute n general ca memorii ROM
(Read Only Memory).
Corect aceast denumire se aplic celor mai vechi circuite de
memorie OTP, al cror coninut era nscris la productor n procesul
de fabricaie. Datele nscrise nu mai puteau fi modificate niciodat.

Utilizarea acestor memorii implic cteva dezavantaje majore:

utilizarea nu este rentabil dect n cantiti mari deoarece
utilizatorul trebuie s suporte toate cheltuielile de proiectare
tehnologic;
timpul scurs ntre proiectarea logic a coninutului memoriei
i momentul n care memoria este disponibil e mare;
nu pot fi utilizate n activitatea de cercetare/dezvoltare
deoarece nici o modificare nu mai este posibil dup
producerea unui modul dect prin reproiectare.

Aceste dezavantaje au determinat abandonarea utilizrii ROM
dup anul 2000.

O alt variant OTP sunt memoriile PROM (Programmable
ROM) al cror coninut poate fi nscris o singur dat, la utilizator,
cu ajutorul unui dispozitiv special numit programator de memorii.
Memoriile PROM au fost inventate n 1956 de ctre Wen Tsing
Chow la cererea United States Air Force. Patentul a fost inut secret
deoarece echipau rachete balistice fiind folosite pentru pstrarea
coordonatelor intei.
Termenul de ardere (burn) a memoriei folosit frecvent ca
sinonim pentru programarea memoriilor fixe, apare n patentul
original deoarece programarea presupunea distrugerea unor diode
interne printr-un supracurent cu scopul ntreruperii unor conexiuni.
Acelai colectiv a creat i primul programator de memorii.
15

Din punct de vedere tehnologic exist dou variante de PROM:

PROM cu fuzibile formate n principiu dintr-o matrice
de linii i coloane interconectate prin elemente ce pot fi
distruse n timpul programrii prin aplicarea unei
tensiuni cu valori mult mai mari dect tensiunea de
alimentare (tipic 1221V)
PROM cu antifuzibile cu o structur asemntoare cu
acelor prezentate anterior numai c legtura ntre linii i
coloane este realizat prin antifuzibile. Antifuzibilul este
un circuit electronic format din doi electrozi metalici
separai de un strat semiconductor care n faza iniial nu
conduce curent dar, dup aplicarea unui cmp electric
puternic, n materialul semiconductor dintre cei doi
electrozi metalici se formeaz un canal conductor
permanent.

Principalele avantaje ale memoriilor PROM sunt:

sigurana n funcionare;
pstrarea datelor pe un termen nelimitat;
pre de cost redus;
posibilitatea de utilizare n activiti de cercetare/
dezvoltare;
timp de acces ntre 35ns i 65ns (acceptabil n multe
aplicaii).

n Fig. 10.6 este prezentat o memorie PROM ipotetic cu
fuzibil i organizare 8x4 bii. Fuzibilul simbolizat n schem poate fi
realizat ntr-una dintre cele dou forme din Fig. 10.7. Rezistenele
joac rolul de limitatoare de curent.
Programarea acestei memorii pentru coninutul figurat n tabelul
din Fig. 10.8 este cea din Fig. 10.9.

16


Fig. 10.6



Fig. 10.7

O
0
O
1
O
2
O
3

0
0 1 1 0
1 1 0 1 0
2 1 1 0 0
3 1 0 0 0
4 0 1 1 0
5
1 0 1 1
6
1 1 1 1
7 1 1 0 1

Fig. 10.8

17


Fig. 10.9

Principalul dezavantaj care a condus practic la eliminarea
memoriilor PROM tradiionale din aplicaiile moderne const n
imposibilitatea modificrii coninutului memoriei dup programare.

n cadrul lucrrii, pentru exemplificri, se va utiliza modulul de
memorie PROM cu organizarea 32x8 tip 82S123. Modulul are 8
ieiri 3-State controlate cu semnalul de selecie a modulului CE#.
Celulele neprogramate sunt n starea logic 0.
Schema bloc a modulului este prezentat n Fig. 10.10.
Diagrama de evoluie a semnalelor este cea din Fig. 10.11.


Fig. 10.10
18


Fig. 10.11

Notaiile din Fig. 10.11 au urmtoarele semnificaii:

t
CE
timpul de stabilizare a datelor dup activarea semnalului de
selecie;
t
AA
timpul de acces adic timpul scurs ntre momentul
modificrii adreselor i momentul n care datele sunt stabile la ieire;
t
CD
timpul de dezactivare a ieirilor (trecerea n stare de
impedan ridicat) dup dezactivarea semnalului de selecie a
modulului;
Hi-Z starea de impedan ridicat;

Memoria EPROM (Erasable Programmable ROM) este o
memorie fix reprogramabil inventat n 1971 de inginerul Dov
Frohman. nscrierea datelor se realizeaz cu un dispozitiv special la
beneficiar. Pentru a putea rescrie coninutul memoriei este necesar ca
vechiul coninut s fie ters prin expunerea la raze ultraviolete
(lungimea de und i timpul de expunere depind de firma
productoare i nerespectarea lor poate conduce la distrugerea
prematur a modulului). Pentru a realiza tergerea este necesar ca
fiecare modul s fie prevzut cu o fereastr de cuar ceea ce crete
sensibil preul de cost pe modul. Din aceast cauz pentru producia
de serie mare au fost create memorii EPROM fr fereastr de cuar
care funcioneaz n regim OTP la un pre de cost foarte bun. Acestea
au nlocuit practic pn n ultimii ani memoriile PROM clasice
prezentate anterior, fiind acum nlocuite la rndul lor de memoriile
EEPROM. Timpul de pstrare a datelor ntr-o memorie EPROM
19

variaz ntre 10 i 20 de ani n funcie de productor (datele furnizate
n literatur sunt incerte, aproape imposibil de verificat).
Expunerea la lumina natural sau artificial i ocurile termice
pot duce la alterarea coninutului memoriei ntr-o perioad mult mai
scurt. Din aceast cauz pe durata utilizrii fereastra de cuar va fi
acoperit cu o band adeziv opac.
Numrul maxim de cicluri tergere-rescriere acceptat reprezint
o dat de catalog important.
Spre deosebire de memoriile PROM fabricate n variante cu
capacitate mic (zeci-sute bii), memoriile EPROM au fost fabricate
n variante cu capacitate ntre 2 Kbii i 512 Kbii.
Timpul de acces variaz n general ntre 35ns i 60ns.

Memoriile EEPROM notate uneori i E
2
PROM (Electrically
Erasable Programmable ROM) sunt memorii fixe reprogramabile.
Spre deosebire de memoriile EPROM, tergerea se realizeaz pe cale
electric deci se elimin fereastra de cuar. Ele au fost create n 1983
de ctre colectivul condus de George Perlegos la firma Intel, folosind
iniial tehnologia utilizat anterior pentru memoriile EPROM
Ulterior acesta a creat firma Seeq Technology care a mbuntit
tehnologia de fabricare, prin introducerea n fiecare modul a unor
circuite electronice speciale care genereaz tensiunea ridicat
necesar programrii modulului, ceea ce a simplificat n mod
deosebit utilizarea acestui tip de memorie n activitile de cercetare/
proiectare i chiar n produsele de serie mare.
Exist diferite tipuri de interfee electice la dispozitivele
EEPROM. Principalele tipuri de interfee sunt:

magistral serial;
magistral paralel.

Avantajul magistralei seriale const n numrul mic de pini pe
modul (cel mult 8 pini) dar se complic mult modul de operare.
Exist un numr de interfee seriale tipizate, dintre care cele mai
cunoscute sunt SPI, I
2
C, Microwire, UNI/O i 1-Wire. n [33] pot fi
20

gsite detalii privind modul de utilizare a modulelor cu interfa
serial.
EEPROM cu interfa paralel ofer o magistral de date de 8
bii i o magistral de adrese al crei numr de bii variaz n funcie
de capacitatea modulului. Suplimentar exist frecvent un semnal de
selecie a modulului (chip select) i un semnal de protecie la scriere
(write protect pin). Viteza de lucru este mai bun dect la interfeele
seriale i modul de operare este foarte natural i simplu. Dezavantajul
l reprezint numrul mare de pini (uzual peste 28) ceea ce crete
gabaritul circuitelor i implicit preul de cost al aplicaiilor.
Timpul de pstrare a datelor este garantat de firmele
productoare la cel puin 10 ani.
Valoarea minim a numrului rescrierilor, garantat de
productori, este n general de ordinul 10
6
.

Memoriile Flash reprezint o form modern avansat de
memorii EEPROM. Pentru a elimina confuziile de limbaj, termenul
EEPROM se utilizeaz pentru memoriile programabile la nivel de
octet n timp ce denumirea flash este rezervat pentru memoriile
programabile la nivel de bloc de octei.
Au fost inventate de Dr. Fujio Masuoka la firma Toshiba n
prima jumtate a anilor 1980.
Avantajul memoriilor Flash este dat n primul rnd de faptul c
fa de varianta EEPROM clasic crete substanial densitatea
celulelor de memorie pe unitatea de suprafa a pastilei de siliciu pe
care este implementat memoria. Acest lucru se datoreaz n mare
msur faptului c circuitul de tergere nu mai este implementat
pentru fiecare celul ci pentru un bloc de celule (frecvent 512x8
celule). Preul de cost al memoriilor Flash este mult mai mic dect al
memoriilor EEPROM cu aceeai capacitate i reprezint soluia de
baz i tehnologia dominant ori de cte ori este necesar o memorie
fix de capacitate mare sau foarte mare. Din punctul de vedere al
implementrii circuitelor logice nu prezint interes, aa c nu vor fi
prezentate detalii constructive sau de operare.
21

La ora actual se afl n diverse faze de cercetare un numr mare
de noi tehnologii pentru realizarea memoriilor integrate non-volatile,
realizate pe principii diferite de cele ale memoriilor clasice
prezentate anterior. Dei ca structur se apropie mai mult de
memoriile DRAM, aceste memorii au avantajul unui consum practic
nul de putere pentru pstrarea informaiei i o vitez de scriere
superioar memoriilor EEPROM sau Flash. Chiar dac pentru
viitorul apropiat nu se ntrevede o nlocuire a memoriilor
EEPROM/Flash de ctre noile variante, pentru diverse segmente ale
pieii ele prezint un interes destul de mare. n continuare vor fi
prezentate pe scurt cele mai cunoscute tehnologii dezvoltate n
ultimii ani.

Memoriile FeRAM sau FRAM (Ferroelectric RAM) sunt
similare constructiv memoriilor DRAM ns stratul dielectric este
nlocuit cu un strat feroelectric cu scopul eliminrii volatilitii
datelor. Comparativ cu memoriile Flash au cteva avantaje:

consum mai mic
vitez de lucru mai bun;
suport un numr mai mare de cicluri tergere/scriere
(peste 10
16
la 3,3V);

dar i dezavantaje:

densitate de stocare mai mic;
pre de cost mai mare.

Efectul ferelectric care st la baza acestei tehnologii a fost
descoperit n 1920 iar dezvoltarea ei a nceput din 1980. Producia de
serie a acestui tip de memorie a nceput n 1999 la firma Fujitsu.
Dup anul 2000 mai multe firme s-au artat interesate de
producerea acestor memorii, fiind dezvoltate diverse variante
constructive mai ales dup anul 2001.
22

Principalele aplicaii n care aceste memorii se utilizeaz sunt:
instrumente inteligente, echipamente medicale, imprimante,
controlere RAID, microcontrolere etc.

Memoria MRAM (Magnetoresistive RAM) este o memorie
NVRAM a crei dezvoltare a nceput n anii 1990. A fost prezentat
de ctre productor ca o memorie universal datorit avantajelor pe
care le ofer. Deosebirea fundamental fa de tipurile curente de
memorii const n aceea c elemetul de memorie este de natur
magnetic i nu electric. Fiecare celul este format din dou
straturi feromagnetice i un strat izolator. Unul dintre straturile
feromagnetice este un magnet permanent n timp ce cellalt strat i
poate schimba polaritatea n funcie de un cmp extern. Citirea datei
dintr-o celul se realizeaz prin msurarea rezistenei electrice a
fiecrei celule. Tipic, dac cele dou straturi feromagnetice au
aceeai polaritate se consider 0 iar dac au polariti diferite se
consider 1.
Principalul dezavantaj l reprezint densitatea mic a celulelor
pe suport, dar cercetrile continu.
Avantaje:

puterea necesar pentru scriere este cu foarte puin mai
mare dect pentru citire;
tensiunea la scriere este aceeai cu cea pentru citire;
vitez de lucru bun;
viaa foarte lung.

Chiar dac viteza de lucru nu este la fel de bun ca la SRAM, n
anumite domenii n care capacitatea memoriei este mai important
dect viteza de lucru memoriile MRAM pot prezenta interes.
Prototipul unei memorii MRAM a fost livrat n iunie 2004 de
ctre firma Infineon.
n 2008 satelitul japonez SpriteSat utilizeaz memorii MRAM n
locul memoriilor SRAM i Flash.
23

Dezvoltatorii de memorii MRAM au n vedere n special
urmtoarele categorii de aplicaii:

sisteme militare;
camere digitale;
notebooks;
carduri inteligente;
telefoane mobile;
calculatoare personale;
etc.

Memoriile PMC (Programmable Metallization Cell) reprezint
o nou tehnologie de memorii NVRAM, dezvoltat de Arizone State
University i Axon Technologies. Se bazeaz pe relocarea ionilor
ntr-un electrolit solid. Mai multe firme mari i-au artat deja
interesul pentru aceast tehnologie.

Memoriile PCM (Phase-Change Memory) cunoscute i sub
denumirile PRAM, PCRAM, Ovonic Unified Memory, Chalcogenide
RAM (C-RAM) se bazeaz pe proprietatea anumitor materiale din
categoria sticle de a trece din stare cristalin n stare amorf i invers
n funcie de temperatura la care sunt supuse.
Forma amorf cu rezisten electric mare este utilizat pentru a
materializa valoarea 0 n timp ce forma cristalin cu rezisten
sczut materializeaz valoarea 1. Conform unui patent din ianuarie
2006, timpul de modificare a strii este de 5 nanosecunde,
comparabil cu cel al memoriilor DRAM (2 ns).
Proprietile acestor materiale au fost studiate prima oar n anii
1960, totui calitatea materialelor utilizate i consumul mare de
putere au mpiedicat pn n prezent comercializarea tehnologiei.
Versiunile cele mai noi realizate de firmele Intel i
Microelectronics ofer chiar 4 stri distincte (o stare amorf una
cristalin i dou stri semicristaline) ceea ce dubleaz capacitatea de
stocare a fiecrei celule.
24

Primul circuit multinivel a fost prezentat n februarie 2008 de
specialitii de la Intel n colaborare cu cei de la STMicroelectronics.
Tot n februarie 2008 au fost livrate primele prototipuri PCM
sub forma unor module de 128 Mb cunoscute sub numele comercial
Alverstone.
Tehnologia pare promitoare n industriile aerospaiale i
militare datorit deosebitei tolerane la radiaii i a unei andurane
foarte bune care s-ar putea s nlocuiasc memoriile EPROM n
sistemele spaiale.

Memoriile SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) sunt
similare memoriilor Flash dar ofer un consum mai redus i un timp
de via mai lung. Producia este, cel puin teoretic, mai simpl.
Principiul a fost cunoscut din anii 1960 dar tehnologiile necesare nu
au existat pn de curnd.
Se au n vedere aplicaii militatare i n industria spaial
datorit rezistenei deosebite la radiaii.
Exist firme care livreaz dispozitive ce ncorporeaz diverse
variante de memorii SONOS.

Memoria RRAM (Rezistive RAM) este un nou tip de memorie
NVRAM dezvoltat de mari firme ca Fujitsu, Sharp, Samsung,
Micron Technology etc.
Ideea de baz este aceea c anumite materiale dielectrice,
izolatoare n principiu, pot deveni conductoare local prin formarea
unui filament conductor dup aplicarea unei tensiuni suficient de
ridicate. Acest filament poate fi ulterior distrus sau refcut prin
aplicarea unor nivele de tensiune adecvate. Lucrri din 2007 arat
pentru prima oar c memoriile RRAM pot necesita cureni de
programare mai mici dect memoriile MRAM sau PRAM fr a fi
afectate celelalte caracteristici (viteza de scriere, andurana, timpul de
pstrare).

Alte tipuri de memorii fixe se afl n stadii timpurii de cercetare
i nu se poate nc ti ce ofer pentru viitorul apropiat. Evident,
25

numrul mare de firme i instituii de cercetare i nvmnt de
prestigiu implicate n procesul descoperirii de noi tehnologii n
domeniu ne arat c variantele actuale nu acoper toate segmentele
de pia, n special n domeniile militar, spaial i de telecomunicaii.

10.2.3 Modificarea organizrii unei memorii

10.2.3.1 Mrirea numrului de ieiri

Se presupune c dorim o memorie cu organizarea nxp i
dispunem doar de module cu organizarea nxm (m<p). Pentru
rezolvarea problemei se procedeaz n felul urmtor:

1. Se calculeaz numrul de module ce vor fi interconectate cu
relaia k=/;
2. Se conecteaz n paralel cele k module n felul urmtor:
a. Intrrile de adres cu aceeai pondere se conecteaz la
aceeai linie de adres;
b. Intrrile de selecie ale modulelor se leag la acelai
semnal de selecie;
c. Intrrile de control a ieirilor se conecteaz la acelai
semnal de comand;
d. Ieirile rmn independente.

Exemplu: Se dorete implementarea unei memorii cu organizarea 32x24
folosind numai module cu organizarea 32x8. Schema bloc a modulului de memorie
virtual implementat este cea din Fig. 10.12. Pentru implementarea blocului sunt
necesare 24/8=3 module. Schema de interconectare este prezentat n Fig. 10.13.


Fig. 10.12
26


Fig. 10.13

10.2.3.2 Mrirea numrului de locaii

Se consider c este necesar implementarea unui bloc de
memorie cu organizarea pxn folosind numai module cu organizarea
mxn (m<p).
Din punct de vedere practic mrirea numrului de locaii se
reduce la mrirea numrului de intrri de adrese. Se presupune c
adresele locaiilor blocului sunt ca i adresele locaiilor modulelor de
memorie numere ntregi consecuive, ncepnd cu 000.
Avnd n vedere c numrul locaiilor este ntotdeauna o putere
a lui 2, dac m=2
q
i p=2
r
, rezult imediat c pentru implementare
vor fi necesare k=p/m=2
r-q
module i apar r-q intrri de adres
suplimentare.
Interconectarea modulelor se face pe baza urmtoarelor reguli:

1. cele mai puin semnificative q linii de adres se conecteaz
fiecare pe linia de adres corespunztoare ca pondere;
2. se adaug un decodificator DEC (r-q)/2
r-q
;
3. cele mai semnificative r-q linii de adres se conecteaz pe
liniile de adres ale decodificatorului pstrnd ponderile;
4. fiecare ieire a decodificatorului se conecteaz la intrarea de
selecie a unui modul de memorie;
5. ieirile cu acelai nume sunt conectate la aceeai linie a
magistralei de date. Din aceast cauz, la un moment dat,
27

doar cel mult unul dintre cele k module de memorie poate
avea ieirile activate.

Pentru a putea utiliza schema propus, este necesar s se
cunoasc plasarea fiecrui modul n spaiul de adrese aferent blocului
de memorie. n acest scop se construiete harta memoriei ca n
exemplul urmtor.
Exemplu: Presupunnd c dispunem numai de module de memorie cu
organizarea 32x8 se cere proiectarea unui bloc de memorie cu organizarea 128x8.
Sunt necesare k=128/32=4=2
2
module i apar dou noi linii de adres.
Schema bloc a memoriei proiectate este cea din Fig. 10.14 iar schema de
principiu a interconectrii modulelor este prezentat n Fig. 10.15.


Fig. 10.14

Fig. 10.15
28


Harta memoriei se obine innd cont de semnificaia biilor de adres. Biii
superiori plasai pe intrrile de adres i menin valoarea constant pentru un
modul de memorie i o combinaie a valorilor acestor bii identific n mod unic un
modul de memorie.
Rezult imediat c adresele pentru care fiecare modul este activat pot varia n
plaja din Fig. 10.16.

modulul a
6
a
5
a
4
a
3
a
2
a
1
a
0
Hexa
M0
0 0 0 0 0 0 0 00H

0 0 1 1 1 1 1 1FH
M1
0 1 0 0 0 0 0 20H

0 1 1 1 1 1 1 3FH
M2
1 0 0 0 0 0 0 40H

1 0 1 1 1 1 1 5FH
M3
1 1 0 0 0 0 0 60H

1 1 1 1 1 1 1 7FH
Fig. 10.16

10.2.3.3 Mrirea simultan a numrului de ieiri i
a numrului de locaii

n multe situaii concrete, modificarea organizrii unei memorii
presupune att mrirea numrului de ieiri ct i mrirea numrului
de locaii. n acest caz se procedeaz n felul urmtor:

1. Se creaz un modul virtual prin mrirea numrului de ieiri
(vezi 10.2.3.1).
2. Folosind modulele virtuale create la pasul anterior se
construiete blocul de memorie corespunztor ca numr de
locaii (vezi 10.2.3.2).
3. Se construiete harta memoriei la nivel fizic.
29


Exemplu: Se dorete realizarea unui bloc de memorie cu organizarea
128x16 utiliznd module cu organizarea 32x8.
Pentru mrirea numrului de ieiri sunt necesare dou module conectate n
paralel conform schemei din Fig.10.13 .
Cu acest modul virtual cu 16 ieiri se obine schema de interconectare din
Fig. 10.17 .
Harta memoriei este dat prin diagrama din Fig. 10.16 .
MEM
00
MEM
01
DEC
A
0
A
1
O
3
O
2
O
1
O
0
MEM
10
MEM
11
MEM
20
MEM
30
MEM
31
16
16
16
16
8 8
MEM
21
8 8
8 8
8
8
5 7
a
5
a
6
a[4..0]
D[15..0]
sel0#
sel1#
sel2#
sel3#
D[7..0] D[15..8]
D[7..0]
D[7..0]
D[15..8]
D[15..8]
D[15..8]
D[7..0]
16
CE CE
CE CE
CE CE
CE CE
A
4
-A
0
A
4
-A
0
A
4
-A
0
A
4
-A
0
A
4
-A
0
A
4
-A
0
A
4
-A
0
A
4
-A
0
O
7
-O
0
O
7
-O
0
O
7
-O
0
O
7
-O
0
O
7
-O
0 O
7
-O
0
O
7
-O
0
O
7
-O
0
M0
M1
M2
M3
Fig. 10.17


30

10.2.3.4 Modificarea organizrii unei memorii
cu ajutorul multiplexoarelor

n multe situaii este necesar ca din punctul de vedere al
utilizatorului organizarea unui modul de memorie s fie diferit de
cea oferit de productor i anume o memorie cu mai puine coloane
i mai multe locaii. De exemplu, utilizatorul dispune de o memorie
cu LxC bii dar are nevoie de memorii cu organizarea nLx(C/m)
bii. Memoriile cu organizarea vzut de utilizator le vom numi
memorii virtuale deoarece la nivel fizic ele nu exist. n astfel de
situaii se utilizeaz o structur combinat, format din multiplexoare
i memorii. Multiplexoarele permit ca din punctul de vedere al
utilizatorului mai multe coloane ale memoriei s fie vzute ca o
singur coloan de lungime nL unde:

L lungimea coloanei n memoria iniial;
n - numrul intrrilor de date pentru memoria utilizat.

Numrul de multiplexoare utilizate este dat de numrul de
coloane n noua organizare. Ieirea fiecrui multiplexor reprezint o
ieire din memoria virtual.

Evident capacitatea noii memorii este identic cu cea a
memoriei iniiale, deci utilizarea optim a memoriei implic m=n.
O problem important este aceea a modului n care
programm coninutul memoriei fizice pornind de la coninutul
memoriilor virtuale.

Exemplu: Se consider c utilizatorul dispune de o memorie cu
organizarea 32x8 dar are nevoie de o memorie cu organizarea 256x1. n acest caz
se poate utiliza schema din Fig. 10.18.

31


Fig. 10.18

10.3 Dispozitive logice programabile simple

Necesitatea introducerii unor circuite de complexitate mai
mare, uor configurabile pentru a nlocui circuitele integrate pe scara
mic sau medie a aprut nc din anii 1970.
Logica programat apare pentru prima dat n 1975 o dat cu
introducerea de ctre firma Signetics a circuitelor logice
programabile la locul de utilizare, (FPLA Field Programmable
Logic Array). FPLA conin o arie de pori I programabile i o arie
de pori SAU programabile, devenind o alternativ puternic pentru
logica combinaional realizat cu TTL (Transistor Transistor
Logic). Adugarea de elemente de memorare a condus la apariia
circuitelor logice secveniale programabile, (FPLS - Field
Programmable Logic Sequencer), care acopereau i cerinele
proiectrii CLS.
Ulterior, n denumirea lor s-a renunat la litera F, devenind PLA
(matrice logic programabil) respectiv PLS.
Succesul lor n rndul proiectanilor de sisteme digitale a fost
redus datorit complexitii i lipsei unui suport pentru proiectarea
asistat de calculator.
Introducerea circuitelor PAL n martie 1978, produse de firma
Monolithic Memories Inc. a reprezentat primul succes de pia al
PLD. Datorit uurinei programrii i a suportului CAD (Computer
32

Aided Design) disponibil n mas, circuitele PAL s-au impus ca o
alternativ important la proiectarea tradiional cu circuite TTL sau
CMOS i a condus la dezvoltarea unor familii de circuite integrate de
complexitate medie i mare deosebit de rspndite. Aceste
dispozitive conineau un nucleu de memorie PROM i logic
auxiliar putnd s realizeze, prin configurarea lor la utilizator cu
ajutorul unui dispozitiv special, diverse funcii logice fr a mai fi
necesare alte componente. Astfel de dispozitive fceau parte din
categoria OTP deoarece nu puteau fi reconfigurate. A existat i o
variant configurabil la productor (HAL Hardware Array
Programmable).

10.3.1 Circuite PLA

Un circuit PLA are structura din Fig. 10.19. Se observ c este
format dintr-o arie de pori I, precum i o arie de pori SAU, fiecare
programabil.















Fig. 10.19


33

Fiecare variabil apare n interiorul circuitului att n forma
direct ct i negat.
Fiecare poart I poate genera un termen P (nu neaparat un
mintermen ca n cazul memoriilor) n funcie de variabilele conectate
pe intrrile porii. Fiecare poart SAU reprezint o funcie. Un
termen P poate fi ataat la oricte funcii este necesar.
O astfel de structur este foarte flexibil dar n acelai timp i
complex ceea ce conduce la creterea preului de cost pe modul i la
scderea vitezei de lucru. Din aceast cauz astfel de circuite nu mai
sunt produse la ora actual.

10.3.2 Circuite PAL

Structura unui circuit PAL (Fig. 10.20) este foarte asemntoare
structurii unui circuit PLA dar numai matricea de pori I este
programabil, fiecare poart I fiind conectat la intrarea unei
singure pori SAU. Aceast scdere a flexibilitii n utilizare a
permis obinerea unor circuite cu un pre de cost atractiv i cu o
vitez de lucru foarte bun.








Fig. 10.20

Flexibiltatea n utilizare a fost mrit n primul rnd prin
adugarea unor circuite suplimentare de control a ieirilor. n Fig.
10.21 este prezentat structura detaliat a unui PAL ipotetic. Porile
XOR lucreaz n regim de inversor comandat. Dac fuzibilul de pe
intrarea de comand este intact, la ieire va fi transmis funcia
direct. Dac fuzibilul este distrus, la ieire se obine funcia
34

complementat. Dezactivarea semnalului CE (Chip Enable) trece
circuitele tampon de la ieire n stare de impedan ridicat pentru
deconectarea de la magistral.

Fig. 10.21

O mbunire major a PAL-urilor a constat n introducerea
unor macrocelule care permit alegerea mai multor regimuri de lucru.
n principiu o macrocelul este format dintr-un bistabil,
multiplexoare i circuite tampon cu ieire tri-state. Circuitele PAL
moderne sunt realizate n tehnologie EPROM, i conin macrocelule
programabile. Astfel de circuite, cunoscute sub numele de circuite
GAL, au fost introduse de firma Lattice Semiconductor. O variant
asemntoare a fost propus de International CMOS Technology
O
1
O
3
O
2
x0 x1 x2 x5 x4 x3 x6
CE
35

(ICT) Corporation sub numele PEEL (Programmable Electrically
Erasable Logic). Alte firme utilizeaz denumirea de PALCE (PAL
CMOS Electrically erasable/ programmable).
Datorit apariiei unor circuite integrate pe scar foarte larg
reprogramabile, la un pre de cost relativ mic i cu o vitez de lucru
care acoper necesitile din foarte multe domenii, la ora actual se
mai produc doar circuite GAL/PALCE.
Probabil cel mai cunoscut circuit din aceast categorie este
circuitul GAL 22V10, oferit n diverse variante constructive.
Circuitul are maxim 22 intrri i 10 ieiri (unele ieiri pot fi
utilizate i ca intrri) ceea ce permite crearea unor CLC i SLC de
complexitate medie.
Schema bloc a unui circuit PAL CE22V10 este prezentat n
Fig. 10.22 iar schema de principiu n Fig. 10.23.












Fig. 10.22

Se observ c intrarea de date de pe pinul 1 poate fi utilizat i
ca intrare de tact. Semnalul de tact (CP), semnalul de tergere
asincron (AR) i semnalul de setare sincron (SP) sunt comune
tuturor macrocelulelor. Controlul ieirilor se face independent pentru
fiecare ieire, cu ajutorul unui semnal OE.
Semnalele AR, SP i OE sunt programabile sub forma unui
termen P.
36



Fig. 10.23
37


Structura unei macrocelule este prezentat n Fig. 10.24 iar cele
4 regimuri de lucru n Fig.10.25.


Fig. 10.24


Fig. 10.25
38


Regimurile de lucru se stabilesc prin programarea celor dou
fuzibile S0 i S1.
Se observ c att timp ct S1=0, prin multiplexorul MUX4 se
transfer la ieire informaia din bistabilul tip D acionat pe frontul
pozitiv al impulsului de tact. Dac S1=1, prin multiplexorul MUX 4
este selectat ieirea direct sau inversat a porii SAU, deci se
genereaz o schem combinaional. n acest caz, dac circuitul
tampon de la ieire este n stare de impedan ridicat, pinul de ieire
va putea fi conectat la un semnal de intrare.
Fuzibilul S0 are rolul de a selecta ieire direct (S0=1) sau ieire
inversat (S0=0).
Programul pentru configurarea circuitului este generat automat
cu programe CAD speciale. Acestea primesc descrierea funcionrii
schemei implementate - sub forma grafic sau sub forma unui
program ntr-un limbaj de descriere a hardwareului (HDL Hardware
Description Language) - i ofer un fiier care poate comanda direct
dispozitivul de programare dar i alte informaii utile proiectantului.
Foarte important este faptul c proiectantul poate simula funcionarea
circuitului nainte de implementare, ceea ce permite eliminarea unor
greeli de proiectare ntr-o faz timpurie.

10.4 Dispozitive logice programabile complexe

CPLD (Complex PLD) extinde conceptul de PLD la un nivel
de integrare superior, ceea ce are ca rezultat o mbuntire a
performanelor:

crete randamentul n utilizarea pastilelor de siliciu;
crete fiabilitatea schemelor;
scade preul de cost;
scade complexitatea implementrilor;
scade gabaritul;
crete viteza de lucru;
39

scade durata ciclului de via a proiectelor.

Un CPLD conine mai multe blocuri logice asemnatoare ca
structur unui PAL 22V10, care comunica ntre ele prin semnale
rutate printr-un bloc de interconectare programabil (BIP) ca n
Fig. 10.26.


Fig. 10.26

Structura general a unui bloc logic este este prezentat n Fig.
10.27.
Bloc
logic
Bloc
logic
Bloc
logic
Bloc
logic
Bloc
logic
Bloc
logic
Bloc
logic
Bloc
logic
B
l
o
c

d
e

i
n
t
e
r
c
o
n
e
c
t
a
r
e

p
r
o
g
r
a
m
a
b
i
l
I
/
O
I
/
O
40



Fig. 10.27

10.5 Circuite FPGA

FPGA (Field Programmable Gate Array) este un dispozitiv
logic programabil care conine o matrice bidimensional de celule
logice generice i comutatoare (switches) programabile.
Fiecare celul logic poate fi configurat (programat) s
realizeze o funcie simpl.
Fiecare comutator poate fi programat pentru a asigura o anumit
legtur ntre celulele logice. Exist comutatoare pentru legturi
scurte (ntre celule vecine) i comutatoare pentru legturi la distan.
Schema bloc general a unui FPGA este prezentat n Fig. 10.28.
n Fig. 10.29 este prezentat structura detaliat cu punerea n
eviden a celulelor logice i a celor dou tipuri de comutatoare iar n
Fig. 10.30 este schiat schema de principiu a unei celule logice. n
esen orice celul logic conine circuite LUT (Look Up Table) i
bistabile tip D. LUT este un circuit de memorie care poate fi
41

programat pentru realizarea unor funcii de comutaie depinznd de
un numr mic de variabile. Conexiunile interne ale celulei de
memorie pot fi reconfigurate printr-un sistem de multiplexoare.
Structura concret a unei celule logice difer puternic n funcie
de productor i de familia de circuite FPGA utilizat.


Fig. 10.28



42



Fig. 10.29

Fig. 10.30



LUT
y
q D Q
clk
clk
i
0
i
n-1
i
1
.
.
.
43

10.6 ntrebri recapitulative

E10.1 Cum definii un circuit de memorie?
E10.2 Care sunt parametrii de care trebuie s inem cont la
alegerea unui anumit circuit de memorie?
E10.3 Ce deosebire exist ntre o memorie NVRAM i o
memorie OTP?
E10.4 Care sunt la ora actual cele mai cunoscute memorii
MTP?
E10.5 Cum se definete timpul de acces t
AA
?
E10.6 Care este structura unei memorii cu organizarea 1024x24
realizat cu module de memorie cu organizarea 128x8?
E10.7 Care este deosebirea ntre un circuit PAL i un circuit
PLA?
E10.8 Ce deosebire exist ntre un circuit PAL i un circuit
GAL?
E10.9 Care este structura unei macrocelule?
E10.10 Care este structura unui CPLD ?
E10.11 Cum definii un circuit FPGA ?
E10.12 Ce rol joac LUT ntr-un circuit FPGA ?

44