Capitolul 7

INTERFAA SCI
7.1. Introducere
Microcontrolerele HCS12 pot comunica prin intermediul interfeei seriale
SCI (Serial Communications Interface), modulul care controleaz aceast interfa
este S12SCI. Interfaa lucreaz numai n modul asincron. Interfaa se caracterizeaz
prin: posibilitatea de a funciona n modul duplex, comunicaie n standard NRZ
(non-return-to-zero) i format 8 sau 9 bii pentru date, 13 bii rezoluie de
programare a ratei de transfer, calcul automat al paritii la emisie, validare
separat pentru emisie i recepie, dou posibiliti de scoatere a microcontrolerului
din modurile cu consum redus, posibilitate de funcionare n ntreruperi, detectarea
erorilor de cadrare, verificare paritate i detectarea zgomotului la recepie. Interfaa
SCI utilizeaz urmtoarele registre: SCIBDH i SCIBDL registre pentru fixarea
ratei de transfer, SCICR1 i SCICR2 registre de control, SCISR1 i SCISR2
registre de stare i SCIDRH i SCIDRL registre de date. Conexiunile externe
utilizate de interfaa sunt: TXD/PS1 emisie de date i RXD/PS0 recep ie de
date.
7.2. Descrierea interfeei SCI
Pentru codificarea datelor se utilizeaz un cod NRZ unipolar (mark/space),
nivelul logic 1 este reprezentat de tensiunea nalt (mark) iar nivelul logic 0 de
tensiunea sczut (space). Avnd n vedere c la comunicaiile asincrone nu se
transmite un tact de sincronizare i c la bii succesivi de aceeai valoare nu apar
tranziii, la aceste coduri apar dificulti de sincronizare. n figura 7.1 este dat un
exemplu de codificare NRZ.
Mark Mark
Space
0 1 0 0 0 1 1 0
Figura 7.1. Exemplu de cod NRZ monopolar.
n contrast cu codurile NRZ, la codurile RZ (return-to-zero), dup fiecare
bit se revine la nivelul zero ceea ce elimin necesitatea unui tact de sincronizare.
Codurile RZ au totui dezavantajul c, la aceeai rat de transfer, ocup o lrgime
de band dubl fa de codurile NRZ. Un exemplu de cod RZ bipolar este dat n
figura 7.2.
5
0
7.2. Descrierea interfeei SCI
nivel 0
1 0 1 1 1 0 0 1
Figura 7.2. Exemplu de cod RZ bipolar.
Interfaa SCI vehiculeaz informaia pe cadre (frame), fiecare cadru este
format din 10 sau 11 bii, astfel: bitul de Start, 8 sau 9 bii de date i bitul de Stop.
Dup bitul de Stop poate urma un nou cadru sau se st ntr-o stare inactiv (mark),
figura 7.3. Alegerea lungimii cadrului se realizeaz din bitul SCICR1_M
(SCICR1_M=0/1-lungime cadru 10/11 bii). Ultimul bit de date dintr-un cadru
(bitul 7 din cadrul de 10 bii, respectiv, bitul 8 din cadrul de 11 bii) poate fi: bit de
date, bit de paritate sau bit de adres. La emisie, pentru inserarea automat a bitului
de paritate trebuie setat bitul SCICR1_PE (SCICR1_PE=1/0-funcia de paritate
validat/invalidat). Tipul de paritate se va preciza din bitul SCICR1_PT
(SCICR1_PT=1/0-paritate impar/par, paritate impar/par-numrul total de bii
de date inclusiv bitul de paritate este impar/par). La recepie, dac funcia de
paritate este validat, se va verifica prin hardware paritatea cadrului recepionat. n
cazul n care nu este respectat tipul de paritate selectat se va seta automat bitul de
eroare paritate SCISR1_PF (SCISR1_PF=1- eroare de paritate la recepie). n cazul
comunicaiilor multiprocesor, fiecrui procesor i se aloc cte o adres . La cadrul
care conine o adres de procesor, bitul cel mai semnificativ (bitul 7/8) trebuie s
fie setat.
Mark Mark
LSB MSB
sau
Start
Start Bit0 Bit1 Bit2 Bit3 Bit4 Bit5 Bit6 Bit7 Stop
Mark
Cadru de 10 bii
Mark
LSB MSB
sau
Start
Start Bit0 Bit1 Bit2 Bit3 Bit4 Bit5 Bit6 Bit7 Bit8 Stop
Cadru de 11 bii
Figura 7.3. Formatul cadrelor de 10 i 11 bii.
Rata de transfer este aceeai pentru emisie i recepie i se determin cu
relaia (7.1). n aceast relaie f
BUS
este frecvena magistralei microcontrolerului iar
k este o constant de 13 bii determinat de biii SCIBDH_[SBR12SBR8]:
SCIBDL_[SBR7SBR0].
Rata
SCI
=
f BUS
16k
Receptorul eantioneaz continuu linia de recepie, frecvena de
eantionare este de 16 ori mai mare dect rata de tra nsfer (16Rata
SCI
). Pentru a
51
INTERFAA SCI
reduce eroarea datorat diferenelor de rat de transfer dintre emisie i recepie,
receptorul se sincronizeaz cu emitorul. Aceast sincronizare are loc n dou
cazuri: dup detecia frontului negativ cu care ncepe bitul Start i dup fiecare
tranziie de la un bit 1 la un bit 0 din cadrul celor 8 sau 9 bii de date.
Pentru detectarea unui nivel logic se iau n calcul trei eantionri succesive.
n cazul detectri nivelului logic al unui bit de date se consider eantionrile din
mijlocul intervalului bitului. Nivelul logic este determinat de valoarea majoritii
eantioanelor, dac numai dou valori coincid se consider recepia zgomotoas
(acest aspect este indicat de setarea bitului SCISR1_NF, NF-Noise Flag).
Avnd n vedere sincronizarea recep iei cu fiecare bit de Start, ntre emisie
i recepie poate s existe o anumit diferen de rat de transfer. Diferena de rat
tolerat se consider aceea care nc asigur achiziia corect a bitului de Stop. n
cazul n care cadrul recepionat este mai lent trebuie asigurat detecia corect a
nceputului bitului de Stop (eroarea tolerat este de 4,63 % pentru un cadru de 10
bii i de 4,19 % pentru un cadru de 11 bii). n cazul n care cadrul recepionat este
mai rapid trebuie asigurat detecia corect a sfr itului bitului de Stop (eroarea
tolerat este de 3,75 % pentru un cadru de 10 bii i de 3,40 % pentru un cadru de
11 bii). n cazul n care se depesc aceste erori se consider c a aprut eroarea de
cadrare deoarece cadrul recepionat apare ca i cum nu ar conine bitul de Stop.
Acest aspect este indicat prin setarea automat a bitului SCISR1_FE (FE- Framing
Error Flag).
Pentru a implementa simplu protocolul interfeei LIN (Local Interconnect
Network), interfaa SCI poate genera automat secvene de Break. Aceste secvene
sunt formate din 10/11 bii 0 (pentru bitul SCICR1_M=0/1 i bitul
SCISR2_BK13=0), respectiv 13/14 bii 0 (pentru bitul SCICR1_M=0/1 i bitul
SCISR2_BK13=1). Generarea secvenei de Break implic bascularea bitului
SCICR2_SBK. n figura 7.4 este dat structura cadru, ce respect specificaiile
protocolului LIN, n care un dispozitiv Master apeleaz un dispozitiv Slave.
Timp de rspuns
t
byte
Secvena Secvena Identi- Data 1 Data 2 Data N Suma de
Break sincronizare ficator control
(>13 bii 0) (0x55) (PID) (cheksum)
Header (Master) Rspuns (Slave)
Figura 7.4. Structura unui cadru LIN.
Un cadru LIN este format dintr-un header i un mesaj sau rspuns.
Header-ul este generat totdeauna de Master i este format din: secvena de Break
(cel puin 13 bii 0) care indic nceputul transmiterii unui cadru; secvena de
sincronizare (caracterul 0x55) care poate fi folosit de dispozitivele Slave pentru
sincronizare i eventual detectarea ratei de transfer; un identificator protejat (PID
52
7.2. Descrierea interfeei SCI
Protected Identifier) care conine 6 bii ce specific tipul cadrului i 2 bii de
paritate calculai asupra primilor 6 bii. Dup trecerea timpului de rspuns,
dispozitivul Slave va genera mesajul de rspuns constituit din 1 pn la 8 octei de
date (Data 1 Data N) i din suma de control calculat asupra octeilor de date sau
asupra octeilor de date i a octetului PID (suma de control este complementul fa
de 1 al octetului inferior al sumei octeilor).
n cazul comunicaiilor multiprocesor, o parte din receptoare pot fi puse n
stare inactiv pentru a nu recepiona mesaje care nu le sunt destinate. Punerea n
stare inactiv a unui receptor se realizeaz prin setarea bitului SCICR2_RWU. n
aceast stare receptoarele continu s recepioneze caractere dar nu cer ntrerupere
la terminarea recepiei unui caracter. Scoaterea unui receptor din starea inactiv
(wake-up) se poate face prin dou moduri: prin recepionarea unui caracter de
adres (bitul MSB de date este 1) sau prin recepionarea secvenei Idle. Selecia
modului se realizeaz cu ajutorul bitului SCICR1_WAKE (SCICR1_WAKE=1/0-
weke-up la recepie adres/Idle).
Recepionarea unei secvenei Idle (10/11 bii consecutivi n 1 logic) este
indicat de setarea automat a bitului SCISR1_IDLE. nceperea numrrii biilor
Idle se poate face dup bitul de Start sau dup bitul de Stop, selecia se face cu bitul
SCICR1_ILT (SCICR1_ILT=0/1- contorizare bii Idle dup Start/Stop). Dac un
receptor inactiv recepioneaz condiia de trezire (wake-up) se terge automat bitul
SCICR2_RWU. Dac trezirea a fost realizat prin recepionarea unei adrese,
receptorul analizeaz adresa primit i dac este cazul va trece la recepionarea
mesajelor. Dac trezirea s-a fcut prin recepionarea secvenei Idle, urmtorul
caracter recepionat trebuie s fie o adres etc.
Emitor emisie prin TXD (SCISR2_TXDIR=1)
TXD
recepie prin TXD (SCISR2_TXDIR=0)
Receptor RXD
emisie prin TXD Emitor TXD
Comunicaie pe un singur fir (semiduplex)
(SCICR1_LOOPS=1, SCICR1_RSRC=1,
Receptor RXD
recepie prin RXD SCICR2_TE=1, SCICR2_RE=1)
Comunicaie normal pe dou fire (duplex)
Emitor TXD emisie prin TXD
(SCICR1_LOOPS=0, SCICR1_RSRC=X,
SCICR2_TE=1, SCICR2_RE=1)
Receptor RXD
Comunicaie n bucl (simplex)
(SCICR1_LOOPS=1, SCICR1_RSRC=0,
SCICR2_TE=1, SCICR2_RE=X)
Figura 7.5. Structura modurilor de comunicaie.
n ceea ce privete conexiunile externe, interfaa SCI utilizeaz pinul
PS1/TXD pentru emisie i PS0/RXD- pentru recepie. Prin utilizarea celor doi
pini se poate realiza o legtur duplex (emisie i recepie simultan). Pe de alt
parte exist i alte dou moduri de comunicaie: n bucl (loop operation) i pe un
53
INTERFAA SCI
singur fir (single wire operation). n ambele moduri se utilizeaz numai conexiunea
TXD, conexiunea RXD este deconectat de la interfaa SCI. Selecia celor dou
moduri cade n sarcina biilor SCICR1_LOOPS i SCICR1_RSRC. Structura
modurilor de comunicaie este prezentat n figura 7.5.
La comunicaii pe un singur fir se pot realiza legturi semiduplex (emisie i
recepie dar nu simultan) prin intermediul pinului TXD. Specificarea direcie de
comunicaie este dat de bitul SCISR2_TXDIR (SCISR2_TXDIR=0/1-pinul TXD
este intrare/ieire de date). La comunicaiile n bucl se pot realiza numai legturi
simplex (numai emisie), ceea ce se emite se i recepioneaz.
Pentru emisia i recepia datelor, interfaa SCI utilizeaz aceeai pereche de
registre SCIDRH:SCIDRL. Datele care vor scrise n aceste registre vor fi emise,
datele recepionate pot fi citite din aceste registre. Registrul SCIDRL conine 8 bii
cei puin semnificativi ai datelor. Registrul SCIDRH este folosit n comunicaiile pe
9 bii, astfel: bitul 7 al registrului conine bitul 9 recepionat (R8) iar bitul 6 al
registrului conine bitul 9 ce va fi transmis (T8).
Pentru validarea emisiei trebuie setat bitul SCICR2_TE (SCICR2_TE=1/0-
emisie validat/invalidat). Facem precizarea c la trecerea bitului SCICR2_TE din
0 n 1 se genereaz automat o secven Idle. Data care va fi emis trebuie scris n
registrele SCIDRH:SCIDRL. Aceasta este imediat transferat intern n registrul de
deplasare de emisie. Aici se face ncadrarea datei cu biii de Start i Stop i ncepe
emisia bit cu bit, bitul LSB se transmite primul. Tot la nceperea emisiei se seteaz
automat bitul SCISR1_TDRE (SCISR1_TDRE=1 registre le SCIDRH:SCIDRL
sunt disponibile). Aceasta permite o nou ncrcare a registrelor de date n vederea
emisiei continue de caractere. La terminarea emisiei unui caracter se seteaz
automat bitul SCISR1_TC (SCISR1_TC=1/0- transmisie terminat/transmisie n
progres).
Validarea recepiei se face prin setarea bitului SCICR2_RE
(SCICR2_RE=1/0 recep ie validat/invalidat). La recepia unui caracter acesta
se transfer automat n registrele de date SCIDRH:SCIDRL, moment n care se
seteaz automat i bitul SCISR1_RDRF (SCISR1_RDRF=1/0 data este
disponibil/indisponibil n registrele de date). Dac se mai recepioneaz o dat
nainte de a fi citit data anterioar va fi setat bitul SCISR1_OR (SCISR1_OR=1-
caracterul recepionat n registrul de deplasare nu se transfer n registrele de date
SCIDRH:SCIDRL i este pierdut).
Emisia i recepia pot fi controlate prin testarea indicatorilor prezentai dar
i prin ntrerupere. Modul de control al ntreruperilor este dat n tabelul 7.1.
Tabelul 7.1. Controlul ntreruperilor de la emisie i recepie.
Sursa de ntrerupere Bit de validare Bit indicator de
ntrerupere ntrerupere
Emisie Registrele de date disponibile SCICR2_TIE SCISR1_TDRE
Emisie complet caracter SCICR2_TCIE SCISR1_TC
Recepie Recepie complet caracter SCICR2_RIE SCISR1_RDRF
Suprapunere recepie SCISR1_OR
Recepie secven Idle SCICR2_ILIE SCISR1_IDLE
5
4
7.3. Registrele ataate blocli SCI
Pentru gestionarea ntreruperilor de la interfaa SCI este alocat un singur
vector de ntrerupere. ntreruperea de la interfaa SCI este mascabil de tip CCR_I.
Prin subrutina de ntrerupere trebuie testai indicatori pentru a depista cauza care a
generat ntreruperea. n cazul recepiei este util s fie verificai i ali indicatori:
SCISR1_NF indic prezena zgomotului la recepie, SCISR1_FE indic o
eroare de cadrare la recepie, SCISR1_PF indic o eroare de paritate la recepie.
7.3. Registree ata!ate "ocuui SCI
SCIBDH x
0
x
0
x
0
SBR12
0
SBR11
0
SBR10
0
SBR9
0
SBR8
0
SCIBDL SBR7
0
SBR6
0
SBR5
0
SBR4
0
SBR3
0
SBR2
1
SBR1
0
SBR0
0
SCICR1 LOOPS
0
SCISWAI
0
RSRC
0
M
0
WAKE
0
ILT
0
PE
0
PT
0
SCICR2 TIE
0
TCIE
0
RIE
0
ILIE
0
TE
0
RE
0
RWU
0
SBK
0
SCISR1 TDRE
0R
TC
0R
RDRF
0R
IDLE
0R
OR
0R
NF
0R
FE
0R
PF
0R
SCISR2 x
0
x
0
x
0
x
0
x
0
BK13
0
TXDIR
0
RAF
0R
SCIDRH R8
0R
T8
0
x
0
x
0
x
0
x
0
x
0
x
0
SCIDRL R7
0R
/T7
0W
R6
0R
/T6
0W
R5
0R
/T5
0W
R4
0R
/T4
0W
R3
0R
/T3
0W
R2
0R
/T2
0W
R1
0R
/T1
0W
R0
0R
/T0
0W
Legend: notaia biilor Bit
a
din registre: Bit numele bitului, x bit neimple mentat (se citete 0 iar
scrierea nu are efect); a valoare de reset, R/W bit de tip read only/write only.
7.#. $rogra%area interfeei SCI
nainte de utilizarea interfeei SCI aceasta trebuie configurat.
Configurarea emisiei i recepiei poate fi fcut independent sau simultan. La fel,
exist bii separai pentru validarea emisiei i recepiei. Paii care trebuie urmai
pentru programarea i operarea cu interfaa SCI sunt prezentai n continuare.
Primul pas presupune configurarea interfeei SCI, astfel:
- selectarea ratei de transfer (calcularea i ncrcarea constantei k n registrele
SCIBDH:SCIBDL , se va utiliza relaia (7.1));
- programarea comunicaiei (normal, bucl sau pe un singur fir), programarea
lungimii datelor (8/9 bii), utilizarea paritii etc. Se utilizeaz biii
SCICR1_[LOOPS, SCIWAI, RSRC, M, WAKE, ILT, PE, PT];
1- validarea emisiei, recepiei sau wake-up dac este cazul, a funcionrii prin
ntreruperi. Se utilizeaz registrul SCICR2_[TIE, TCIE, RIE, ILIE, TE,
RE, RWU, SBK]. Facem precizarea c la trecerea bitului SCICR2_TE din
0 n 1 se transmite automat o secven Idle.
Pentru a realiza transmiterea datelor caracter cu caracter se procedeaz
astfel:
1- se testeaz bitul SCISR1_TDRE sau se rspunde la ntreruperea generat
de acesta. Dac acest bit este setat se va scrie urmtorul caracter n
registrele de date SCIBDH:SCIBDL (operaiile de citire a registrului
5
5
INTERFAA SCI
SCISR1 i de scriere n registrele de date terg automat bitul
SCISR1_TDRE);
- se repet operaiile anterioare pn la transmiterea ultimului caracter;
- se terge bitul SCICR2_TE.
Pentru a transmite mai multe mesaje separate ntre ele cel puin printr-o
secven Idle se va proceda astfel:
- dup ndeplinirea condiiei SCISR1_TDRE=1, se scrie n registrele
SCIBDH:SCIBDL ultimul caracter din mesajul n curs de transmitere;
- se ateapt ndeplinirea condiiei SCISR1_TDRE=1 (aceasta asigur
transmisia complet a caracterului curent);
1- se terge i apoi se seteaz bitul SCICR2_TE (aceasta asigur transmiterea
unei secvene Idle dup terminarea transmiterii caracterului curent);
2- se scrie n registrele SCIBDH:SCIBDL primul caracter din mesajul
urmtor etc.
Pentru recepia continu a caracterelor se procedeaz astfel:
3- se testeaz bitul SCISR1_RDRF sau se rspunde la ntreruperea generat
de acesta. Dac acest bit este setat se va face o citire din registrele de date
SCIBDH:SCIBDL (operaiile de citire a registrului SCISR1 i de citire din
registrele de date terg automat bitul SCISR1_RDRF);
4- se repet operaiile anterioare pn la achiziia ultimului caracter (facem
precizarea c la recepionarea unui caracter nainte ca precedentul caracter
s fie citit din registrul de date, noul caracter recepionat se pierde i se
seteaz bitul de eroare SCISR1_OR).
5- se terge bitul SCICR2_RE.
7.&. A'icaii
Pentru a utiliza interfaa SCI trebuie concepute funciile: de
iniializare a interfeei, de scriere i citire a unui caracter, de scriere i citire
a unui ir de caractere etc. n scopul afirilor i conversiilor de date este
comod utilizarea funciei !rintf. Aceast funcie utilizeaz fiierul ter"io.c din
mediul de programare CodeWarrior care trebuie modificat. Structura fi ierul
ter"io.c modificat este dat n continuare. Acest fiier trebuie inclus n fiecare
proiect n care se utilizeaz funcia !rintf.
#incl$e %ter"io.&'
#incl$e %"c(s)2c32.&'
#$efine SCI*+A,D*RATE -2 .. ba$ Rate / (011
..scrie n caracter la SCI
2oi$ TER3I4*5tC&ar6c&ar c&7 8
9&ile 6:SCISR)*TDRE7;
SCIDR< / c&;
=
..initiali>are SCI
2oi$ TER3I4*Init62oi$7 8
SCI+D< / SCI*+A,D*RATE; .. setare rata $e transfer
SCICR2*RE / ); .. 2ali$are rece!ie
56
7.-. A!licaii
SCICR2*TE / ); .. 2ali$are e"isie
=
..citeste n caracter
c&ar TER3I4*?etC&ar62oi$7 8
9&ile 6:SCISR)*RDRF7;
retrn SCIDR<;
=
Se consider c frecvena de tact a microcontrolerului este 16 MHz (f
BUS
=8
MHz) i rata de transfer dorit 9600 baud. Conform relaiei (7.1), pentru rata de
transfer de 9600 baud i f
BUS
=8 MHz, pentru constanta k se determin valoarea
52,083. Cea mai apropiat valoare ntreag este 52. Cu aceast valoare se obine o
rat de 9615 baud. Eroarea de rat este de 0,16% i deci se ncadreaz n eroarea
admis. Fixarea ratei se realizeaz n funcia TER3I4*Init@ tot aici se valideaz
emisia i recepia. n rest, pentru configurarea interfeei SCI se utilizeaz valorile
implicite (dup resetare) ale biilor de control (comunicaie normal duplex pe 8
bii de date, fr paritate, nu se utilizeaz ntreruperile, recepie normal etc.).
Funcia TER3I4*5tC&ar6c&ar c&7 permite emisia unui caracter, caracterul se
ncarc n registrul de date de emisie SCIDRL numai cnd r egistrul este disponibil
(SCISR1_TDRE=1). Funcia c&ar TER3I4*?etC&ar67 returneaz caracterul
recepionat. Citirea caracterului se face numai dup ce bitul SCISR1_RDRF este
setat.
Dac fiierul ter"io.c modificat este inclus n proiect putem utiliza funcia
!rintf ca n exemplul care urmeaz. Pentru ca funcia !rintf s prelucreze variabile
floating trebuie inclus n proiect fiierul ansis.lib sau ansisf.lib i nu fiierul
ansisi.lib. Alegerea fiierului din librrie care se include se realizeaz n pasul 5 de
la crearea proiectului (opiunea None fi ier ansisi.lib; opiunea float is
IEEE32,double is IEEE32 fi ier ansis.lib; opiunea float is IEEE32,double is
IEEE64 fi ier ansisf.lib). Un fiier de acest gen poate fi scos din sau introdus n
proiect i dup crearea acestuia.
2oi$ "ain62oi$7 8
float reslt*a$c;
TER3I4*Init67; ..iniiali>are SCI
AAAA.
a$c*init67;
for6;;7 8
if6ATDSTAT)*CCF17 ..sfBr it con2ersieC
reslt*a$c / 6ATDDR1DE2-0.1FATDDR1<7E-.1.)12G;
62oi$7!rintf6HTensinea "asrata la canall AN1 este / I1.2f JKrH@reslt*a$c7;
AAAAAA.
=
=
Deoarece puncia !rintf consum mult memorie, acolo unde este posibil,
este bine de evitat utilizarea acestei funcii. Pentru afiarea unui ir de caractere
nregistrat ntr-un vector poate fi folosit funcia !rint*string6c&ar sLM7, prezentat
n continuare. Afiarea se face pn la ntlnirea caracterului 0x00.
5
7
INTERFAA SCI
AAAAAAAAAA.
2oi$ !rint*string6c&ar sLM7; ..!rototi! fncie
c&ar !LM/6HDeter"inarea !o>itiei crsorliKnKrH7; .."esaNl $e afiat
.............................................
..scrie irl $e caractere la consola !ana la 1O11
2oi$ !rint*string6c&ar sLM7 8
nsigne$ c&ar i/1;
9&ile 6:SCISR)*TDRE7;
9&ile6sLiM7 8
SCIDR< / sLiFFM;
9&ile 6:SCISR)*TDRE7;
=
=
.................................................
2oi$ "ain62oi$7 8
...............................................
TER3I4*Init67; ..iniiali>are SCI
!rint*string6!7; ..afiare "esaN
.............................................
=
Note bibliografice
[1] 3C(S)2C Fa"ilP.3C(S)2?C Fa"ilP Reference 3anal 6C&a!ter )3 Serial
Co""nications Interface 6S)2SCIJ27 +locQ Descri!tion7 +locQ Descri!tion7@
Re2 1).2G@ 1-.21)1@ Freescale Se"icon$ctors.
5
8
PDF to Word